SU886314A1 - Синхроселектор - Google Patents

Description

(54) СИНХРОСЕЛЕКТОР

1

Изобретение относитс  к средствам селекции синхроимпульсов из полного телевизионного сигнала.

Известен синхроселектор, содержащий входной конденсатор, соединенный вто|рым выводом с параллельно включенными ограничителем и ключевым блоком фиксирующий диод, резонансный контур и усилитель-ограничитель I.

Наиболее близким к предлагаемому  вл етс  синхроселектор, содержащий входной конденсатор, первый вывод которого через предварительный селектор, дифференцирующий блок, формирователь и ключ подключен к первому входу порогового блока, а второй вывод подключен через буферный усилитель, пик-детектор, фильтр и делитель 5 напр жени  ко второму входу порогового блока, а непосредственно - к первому его входу 2.

Недостатком известных синхроселекторов  вл етс  нарущение выделени  синхроим,пульсов при их малой величине.20

Цель изобретени  - повышение устойчивости селекции синхроимпульсов при их малой величине- в защумленном сигнале.

Поставленна  цель достигаетс  тем, что в синхроселекторе, содержащем входной конденсатор, второй вывод которого подключен к последовательно .соединенным усилителю и пик-детектору, а также к первому входу порогового блока, дифференцирующий блок, делитель напр жени , выход которого подсоединен ко второму входу порогового блока, и, ключ, усилитель выполнен дифференциальным, неинвертирующий бход его заземлен, выход пик-детектора через резистор обратной св зи соединен со вторым выводом входного конденсатора, который подключен также к первому входу ключа, выход которого соединен со входом делител  напр жени , а управл ющий вход которого подключен к выходу дифференцирующего блока, вход которого соединен с выходом дифференциального усилител .

Claims (2)

1. При этом делитель напр жени  выполнен на конденсаторе с параллельно подключенными к нему двум  последовательно соединенными резисторами, средн   точка подключени  которых  вл етс  выходом делител . Предлагаемый селектор позвол ет обеспечить выделение синхроимпульсов прр. их малой величине в ТВ сигнале и при наличии значительного уровн  помех за счет фиксации уровн  синхронизирующих импульсов ТВ сигнала методом компенсационного детектировани  и изменени  уровн  ограничени  в зависимости от размаха синхроимпульсов в ТВ сигнале. На фиг. 1 представлена структурна  схема синхроселектора; на фиг. 2 - диаграммы , по сн ющие его работу. Синхроселектор содержит на входе 1 конденсатор 2, второй вывод которого подключен к одному из входов дифференциального усилител  (ДУ) 3, второй вход которого заземлен. Выход ДУ подключен к упом нутому выводу конденсатора 2 через пиковый детектор (ПД) 4 и резистор 5. Кроме того, выход ДУ соединен через дифференцирующий блок (ДБ) б с управл ющим входом ключа 7. Ключ 7 соедин ет первый вход ДУ 3 с параллельно включенными вторым конденсатором 8 и резисторами 9 и 10 делител  И напр жени . Первый вход ДУ подключен также к первому входу порогового блока 12, на второй вход которого поступает напр жение с делител  напр жени . На выходе порогового блока 12 выдел ютс  синхроимпульсы. Синхроселектор работает следующим образом . На вход 1 поступает полный ТВ сигнал (фиг. 2а). Этот сигнал подаетс  через конденсатор 2 на инверсный вход ДУ 3, пр мой вход которого заземлен. Инверсный вход ДУ соединен с его выходом через ПД и 4 и резистор 5. Схема, содержаща  ДУ 3, ПД 4 и резистор 5, представл ет собой компенсационный детектор . В начальный момент подачи ТВ сигнала на вход ДУ, обладающего больщим коэффициентом усилени , на его выходе выдел етс  усиленный и ограниченньш ТВ сигнал обратной пол рности. При этом пиковый детектор зар жаетс  и положительное напр жение обратной св зи через резистор 5 поступает на вход ДУ. Указанное положительное напр жение будет измен ть положение уровн  синхроимпульсов ТВ сигнала (фиг. 2а) до тех пор, пока он не станет равным уровню нулевого потенциала, соответствующего потенциалу пр мого входа ДУ. В этом случае на выходе ДУ 3 сигнал станет малым по величине и ПД 4 начнет разр жатьс . Таким образом, в установивщемс  режиме уровень синхроимпульсов на входе ДУ 3 будет соответствовать уровню нулевого потенциала. Точность этого соответстви  определ етс  коэффициентом усилени  ДУ и коэффициентом обратной св зи. На выходе ДУ выдел ютс  усиленные и ограниченные верщины синхроимпугьсов ТВ сигнала, которые подаютс  на ДБ 6. На выходе ДБ формируетс  двухпол рный сигнал (фиг. 26). Импульсы отрицательной пол рности этого сигнала несколько смещены относительно срезов синхроимпульсов ТВ сигнала за счет частотных свойств ДУ и соответствуют передаче задних площадок строчных гас щих импульсов. Эти импульсы обеспечивают замыкание ключа 7. Во врем  замыкани  ключа конденсатор 8 зар жаетс  до уровн  гас щих импульсов и на-пр жение на нем оказываетс  равным размаху синхроимпульсов в ТВ сигнале. Выделенное посто нное напр жение делитс  пополам резисторами 9 и 10 и поступает на второй вход порогового блока 12, на другой вход которого подаетс  ТВ сигнал, уровень синхроимпульсов которого соответствует нулевому потенциалу. Таким образом , пороговый блок 12 всегда обеспечивает ограничение ТВ сигнала на уровне половины размаха синхроимпульсов (фиг. 2а) и их выделение на выходе 13 (фиг. 20). Использование компенсационного детектировани  дл  фиксации уровн  синхроимпульсов ТВ сигнала позвол ет обеспечить нормальное выделение синхроимпульсов при значительных низкочастотных помехах Изменение уровн  ограничени  в зависимости от размаха синхроимпульсов во входном ТВ сигнале обеспечивают высокую помехоустойчивость синхроселектора. Испытани  -предлагаемого синхроселектора показывают, что он обеспечивает устойчивое выделение синхроимпульсов при уменьщении их размаха во входном ТВ сигнале до 10-20 мВ (при размахе ТВ сигнала до 2В), а также при наличии фоновой помехи размахом до 1 В и квазипиковом размахе флуктуационной помехи, равном размаху синхроимпульсов. Это позвол ет использовать предлагаемый Синхроселектор в устройствах, в которых необходимо выделение синхроимпульсов при значительных изменени х ТВ сигнала. Формула изобретени  1. Синхроселектор, содержащий входной конденсатор, первый вывод которого предназначен дл  подачи полного телевизионного сигнала, а второй вывод подключен к последовательно соединенным усилителю и пикдетектору , а также к первому входу порогового блока, дифференцирующий блок, делитель напр жени , выход которого подключен ко второму входу порогового блока, и ключ, отличающийс  тем, что, с целью повыщени  устойчивости селекции синхроимпульсов при их малой величине в защумленном сигнале, усилитель выполнен дифференциальным , причем неинвертирующий вход его заземлен, выход пик-детектора через резистор обратной св зи соединен со вторым выводом входного конденсатора, который подключен также к первому входу клю ча , выход которого соединен со входом делител  напр жени , а управл ющий вход которого подключен к выходу дифференцирующего блока, вход которого соединен с выходом дифференциального усилител .
2. 2. Синхроселектор по п. 1, отличающийс  тем, что делитель напр жени  выполнен на конденсаторе с параллельно подключенными к нему двум  последовательно соединенными резист/Орами, средн   точка подключени  которых  вл етс  выходом делител .

   Источники информации, прин тые во внимание при экспертизе

   1.Авторское свидетельства СССР № 437246, кл. Н 04 N 5/08, 1971.

   2.Processing amplif. Ampex catalog number 168130.01. Схема амплитудного синхроселектора видеомагнитофона VR-2000 (прототип).