SU803111A1

SU803111A1 - Детектор качества частотно-мани-пулиРОВАННОгО СигНАлА

Info

Publication number: SU803111A1
Application number: SU792719957A
Authority: SU
Inventors: Виктор Кузьмич Рындак; Егор Яковлевич Бабенко; Элла Викторовна Тахтерина
Original assignee: Научно-Исследовательский И Опытно- Конструкторский Институт Автоматизациичерной Металлургии
Priority date: 1979-02-01
Filing date: 1979-02-01
Publication date: 1981-02-07

Description

(54) ДЕТЕКТОР КАЧЕСТВА ЧАСТОТНО-МАНИПУЛИРОВАННОГО

СИГНАЛА

Изобретение относитс к электросв зи и может использоватьс в аппаратуре nejpeдачи данных и устройствах телемеханики, в которых дл передачи информации по каналу св зи используетс метод частотной манипул ции без разрыва фазы.

Известен детектор качества частотно-манипулированного сигнала, содержащий первый и второй таймеры, выход каждого из которых подключен к одному из входов элемента И к одному из входов первого элемента ИЛИ, выход которого через последовательмо соединенные элемент НЕ и регулируемый пороговый селектор подключен к одному из входов второго элемента ИЛИ, второй вход которого соединен с выходом элемента И 1 .

Однако известный детектор имеет невысокую помехоустойчивость.

Цель изобретени - повышение помехоустойчивости детектора.

Дл этого в детектор качества частотно-манипулированного сигнала, содержащий первый и второй таймеры, выход каждого из которых подключен к одному из входов элемента И и одному из входов первого элемента ИЛИ, выход которого через

последовательно соединенные элемент НЕ и регулируемый пороговый селектор подключен к одному из входов второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, введены аервый и второй интеграторы и дополнительный элемент НЕ, при этом вход дополнительного элемента НЕ и вход первого интегратора объединены , выход первого интегратора подключен к входу первого таймера, а зыход дополнительного элемента НЕ подключен через второй интегратор к входу второго таймера.

На фиг. 1 представлена структурна электрическа схема предлагаемого детектора; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Детектор содержит элемент НЕ 1, интеграторы 2 и 3, таймеры 4 и 5, элемент И 6, первый элемент ИЛИ 7, элемент НЕ 8, регулируемый пороговый селектор 9 и второй элемент ИЛИ 10.

Детектор работает следующим образом.

Claims

На вход детектора качества поступают сигналы с выхода усилител -ограничител , имеющие вид пр моугольных импульсов, длительность которых соответствует длительноси полупериодов принимаемых частот ( фиг. 2, а). Интеграторы 2 и 3 интегрируют поступающие на их входы значени импульсов , причем интегратор 3 (фиг. 2,6) интегрирует инвертированные по отношению к входу интегратора 2 импульсы (фиг. 2, в). Врем интегрировани выбираетс равным времени максимального положени сигнала , значением которого можно пренебречь. За это врем интегрируемый импульс достигает своего максимального значени и если это произойдет, то интегратор вырабатывает сигнал, запускающий соответствующий таймер . Импульсы с выходов таймеров 4 и 5 подаютс на входы элементов И 6 и ИЛИ 7. Длительность импульсов, вырабатываемых таймерами, одинакова и выбрана меньше полупериода верхней из рабочих частот принимаемогочастотно-манипулированного (ЧМ) сигнала (фиг. 2 г, д), поэтому при отсутствии вли ни помех на принимаемый сигнал, эти импульсы по времени не перекрываютс (фиг. 2, е), и на выходе элемента И 6 сигнала нет. Импульсы, поступающие на вход селектора 9, должны быть короче порогового значени , при котором он срабатывает (фиг. 2,ж) Это возможно, если пороговое значение селектора больше разности между длительностью полупериода нижней из рабочих частот принимаемого ЧМ-сигнала и длительностью импульсов таймеров 4 и 5. Выход элемента И 6 и выход селектора 9 подсоединены к входам элемента ИЛИ 10, выход которого вл етс выходом устройства. Таким образом, при отсутствии помех сигнал ошибки на выходе устройства не вырабатываетс (фиг. 2, з). С другой стороны, при поражении принимаемого сигнала достаточно сильной помехой или прерыванием с длительностью, которой нельз пренебречь, интервалы времени между импульсами на выходах интеграторов 2 и 3, запускающих таймеры 4 и 5, могут либо уменьшатьс настолько, что импульсы таймеров, подаваемые на входы элемента И 6, перекрываютс во времени, либо могут увеличитьс настолько, что интервалы между импульсами таймеров станут слишком велики. В первом случае по вл етс сигнал на выходе И 6, а во втором - на выходе селектора 9 и в обоих случа х - на выходе детектора. Если же длительность пораженной части сигнала невелика и ею можно пренебречь, т. е. она не достигает порогового значени выходной величины интегратора, то в этом случае на выходах интеграторов не по в тс сигналы, запускающие таймеры, т. е. на выходе детектора качества не будет сигнала ощибки. Формула изобретени Детектор качества частотно-манипулированного сигнала, содержащий первый и второй таймеры, выход каждого из которых подключен к одному из входов элемента И и одному из входов первого элемента ИЛИ, выход которого через последовательно соединенные элемент НЕ и регулируемый пороговый селектор подключен к одному из входов второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, отличающийс тем, что, с целью повышени помехоустойчивости , введены первый и второй интеграторы и дополнительный элемент НЕ, при этом вход дополнительного элемента НЕ и вход первого интегратора объединены, выход первого интегратора подключен к входу первого таймера, а выход дополнительного элемента НЕ подключен через второй интегратор к входу второго таймера. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 554627, кл. Н 04 L 3/04, 1973 (прототип ).

XilXHT XlIZT

7

иLJLJU

Вкод

Л