SU951690A1 - Демодул тор импульсного сигнала,модулированного методом расщепленной фазы - Google Patents
Демодул тор импульсного сигнала,модулированного методом расщепленной фазы Download PDFInfo
- Publication number
- SU951690A1 SU951690A1 SU802989053A SU2989053A SU951690A1 SU 951690 A1 SU951690 A1 SU 951690A1 SU 802989053 A SU802989053 A SU 802989053A SU 2989053 A SU2989053 A SU 2989053A SU 951690 A1 SU951690 A1 SU 951690A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- bus
- signal
- input
- comparator
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
(5) ДЕМОДУЛЯТОР ИМПУЛЬСНОГО СИГНАЛА,
МОДУЛИРОВАННОГй МЕТОДОМ РАСЩЕПЛЕННОЙ Изобретение относитс к импульсной технике и может быть Использовано при создании кабельных линий св зи с трансформаторной разв зкой. И|3вестно устройство, содержащее элемент И и триггер СОИзвестно устройство, содержащее интегратор, первый вход которого со единен с шиной.входного сигнала, триггер, выход которого соединен с шиной выходного информационного СИ1- нала, элемент И, выход которого соединен с шиной выходного тактового сигнала С. Недостатком известных устройств вл етс низка помехозащищенность. Цель изобретени повышение помехозащищенности . Поставленна цель достигаетс те что в устройство, содержащее интегр тор, первый вход которого соединен с шиной входного сигнала, триггер, выход которого соединен с шиной выходного информационного сигнала, эл ФАЗЫ мент И, выход которого соединен с шиной выходного тактового сигнала, введены два компаратора, источник положительного смещени , источник отрицательного смещени и формирователь уровней, причем выход интегратора соединен-с инвертирующим входом первого компаратора и с неинвертирующим входом второго компаратора, выходы которых соединены с соответствующими входами элемента И и триггера, выход которого через формирователь уровней соединен с вторым входом интегратора, неинвертирующий вход первого компаратора соединен через источник положительного смещени с общей шиной, инвертирующий вход второго компаратора соединен через источник отрицательного смещени с общей шиной. На фиг. 1 представлена схема демодул тора импульсного сигнала, модулированного методом расщепленной фазы; на фиг. 2 - временные диаграммы, по сн ющие его работу. Демодул тор импульсного сигнала, модулированного методом расщепленной фазы, содержит интегратор 1, первый вход которого соединен с шиной 2 вход ного сигнала, триггер 3 выход которого соединен с шиной k выходного информационного сигнала, элемент 5 И, .выход которого соединен с шиной 6 вы ходного тактового сигнала, выход интегратора 1 соединен с инвертирующим входом компаратора 7 и с неинвертирую щим входом компаратора 8, выходы каждо го из которых соединены с соответствующими входами элемента 5 И и триггера 3 выход которого через формирова тель 9 уровней соединен с вторым вхо дом интегратора 1 , неинвертирующий вход компаратора 7 соединен через источник 1,0 положительного смещени с общей шиной, инвертирующий вход компаратора 8 соединен через источник 11 отрицательного смещени с общей шиной. На шину 2 входного сигнала с внешнего источника поступает кодовый сигнал, представленный кодом с расщепленной фазой. I На фиг. 2а на примере кодовой последовательности 001101 изображен сигнал, закодированный двухфазным кодом с расщепленной фазой. Этот си1- нал квантован во времени и может принимать положительный или отрицательны уровень. Передача информации двухфазным кодом осуществл етс по тактам, При этом каждой 1 кодовой последова тельности соответствует переход с верхнего уровн на нижний, расположенный в центре соответствующей разр дной ПОЗИЦИИ, а каждому О - переход с нижнего уровн на верхний, также расположенный в центре разр дной позиции При передаче последовательности нулей или последовательности единиц используютс добавочные переходы, рас положенные на границах соответствующих разр дных позиций. Интеграл по текущему значению времени от этого сигнала соответствует пилообразной функции (инверсна форма показана на фиг. 26), котора колеблетс в положительной области при передаче единиц и в отрицательной области - при передаче нулей и обращаетс в ноль на границах тактов. Сигнал на выходе интегратора измен етс под воздействием сигнала 2а поступающего на шину 2 устройства, и сигнала 2в, поступающего по цепи обратной св зи. Выбор параметров схемы производитс так, чтобы установившеес значение составл ющей этого сигнала, соответствующее сигналу обратной св зи, и приращение составл ющей , соответствующей входному кодовому сигналу, за врем равное 1/ Т, где Т - длительность периода тактовой частоты, были равны по абсолютным значени м порогам срабатывани компараторов 7 и 8. Устройство работает следующим образом . В момент времени, соответствующий началу очередного такта, состо ни триггера 3 (фиг. 2 г) и сигнала обратной св зи (фиг. 2 в) соответствуют значению предыдущего разр да информации , а сигнал на выходе интегратора 1 ( фиг. 2,6 равен нулю. В течение такта этот сигнал достигает предельного отклонени от нулевого значени и вновь возвращаетс к нулю со знаком , соответствующим значению текущего разр да поступающей информации. При этом он выходит за пределы, определ емые уровн ми срабатывани компараторов 7 и 8 (на фиг. 2,б )обозначены пунктиром), что приводит к формированию сигналов (фиг. 2,д, е) на их выходах . Благодар объединению этих сигналов на элементе 5 И формируетс последовательность выходных тактовых импульсов Сфиг. 2,ж). Эти же сигналы, воздейству на входы триггера 3, устанавливают его в состо ние, соответствующее значению текущего разр да информации Сфиг. 2,г), если это значение не совпадает со значением предыдущего разр да. Состо ние триггера 3 передаетс на шину k и через формирователь 9 на второй вход интегратора 1. Таким образом к началу следующего такта исходное состо ние устройства восстанавливаетс . При поступлении длинной последовательности единичных или нулевых раз р дов состо ние триггера сохран етс неизменным, а сигнал обратной св зи фиксирует на выходе интегратора средний уровень, относительно которого совершаютс тактовые колебани его выходного сигнала. Значение этого уровн (в соответствии с указанными выше услови ми выбора парччметров ) совпадают с уровнем срабатывани соответствующего компаратора. Это обеспечивает неограниченно долгое сохранение прив зки к начальной фазе кодового сигнала. Первоначальна прив зка к начальной фазе осуществл етс автоматически при первой смене значений разр дных символов (01 или Iff).
Использование предлагаемого устройства позвол ет существенно повысит помехозащищенность кодовой-/ линии св зи.
формула изобретени
Демодул тор импульсного сигнала, модулированного методом расщепленной фазы, содержащий интегратор, первый вход которого соединен с шиной входного сигнала, триггер, выход которого соединен с шиной выходного информационного сигнала, элемент И, выход которого соединен с шиной выходного тактового сигнала, отличающийс тем, что, с целью
повышени помехозащищенности, в него введены два компаратора, источник полоухительного смещени , источник от рицательного смещени и формирователь уровней, причем выход интегратора соединен с инвертирующим входом первого компаратора и с неинвертирующим входом второго компаратора, выходы которых соединены с соответству0 ющими входам/1 элемента И и триггера, выход которого через формирователь уровней соединен с вторым входом интегратора , неинвертирующий вход первого компаратора соединен через ис5 точник положительного смещени с общей шиной, инвертирующий вход второго компаратора соединен через источник отрицательного смещени с общей шной.
0
Источники информации, прин тые во внимание при экспертизе
1.Патент США If 3820031, кл. 328/119, 25i06.47.
2.Патент США № 3506923, ;кл. 329/10, И.Of.70.
5
д
L-TIl
;к
г LJ.
I
Риг.2
Claims (1)
- Формула изобретенияДемодулятор импульсного сигнала, модулированного методом расщепленной фазы, содержащий интегратор, первый вход ного рого формационного выход которого соединен с шиной выкоторого сигнала, соединен соединен с шиной входтриггер, выход котос шиной выходного инсигнала, элемент И,951690 6 повышения помехозащищенности, в него •введены два компаратора, источник положительного смещения, источник от рицательного смещения и формирователь уровней, причем выход интегратора соединен с инвертирующим входом первого компаратора и с неинвертирующим входом второго компаратора, выходы которых соединены с соответствующими входами элемента И и триггера, выход которого через формирователь уровней соединен с вторым входом интегратора, неинвертирующий вход первого компаратора соединен через источник положительного смещения с общей шиной, инвертирующий вход второго компаратора соединен через источник отрицательного смещения с общей шиной.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802989053A SU951690A1 (ru) | 1980-10-02 | 1980-10-02 | Демодул тор импульсного сигнала,модулированного методом расщепленной фазы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802989053A SU951690A1 (ru) | 1980-10-02 | 1980-10-02 | Демодул тор импульсного сигнала,модулированного методом расщепленной фазы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU951690A1 true SU951690A1 (ru) | 1982-08-15 |
Family
ID=20920436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802989053A SU951690A1 (ru) | 1980-10-02 | 1980-10-02 | Демодул тор импульсного сигнала,модулированного методом расщепленной фазы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU951690A1 (ru) |
-
1980
- 1980-10-02 SU SU802989053A patent/SU951690A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4066841A (en) | Data transmitting systems | |
CA1198780A (en) | Self-clocking binary receiver | |
US4410878A (en) | Digital signal transmission | |
US4021744A (en) | Demodulator for frequency-keyed communication system | |
GB1499580A (en) | Digital device for detecting the presence of an nrz message | |
US4503472A (en) | Bipolar time modulated encoder/decoder system | |
SU951690A1 (ru) | Демодул тор импульсного сигнала,модулированного методом расщепленной фазы | |
GB1479028A (en) | Data transmission systems | |
US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
US4644563A (en) | Data transmission method and system | |
CA1145051A (en) | Spectrum converter for analog signals | |
AU627388B2 (en) | Additional signal transmission in a transmission system for digital signals with a high bit rate | |
US4039952A (en) | Digital frequency shift-keyed transmitter | |
US5712878A (en) | Digital FSK modulator | |
SU803111A1 (ru) | Детектор качества частотно-мани-пулиРОВАННОгО СигНАлА | |
SU1385315A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU836808A2 (ru) | Устройство формировани сигнала многократ-НОй МОдул ции | |
SU1617653A1 (ru) | Приемник частотно-манипулированного сигнала | |
SU1663773A1 (ru) | Адаптивный регенератор дл цифровой системы передачи | |
SU711695A1 (ru) | Система св зи с адаптивной дельта- модул цией | |
SU554636A1 (ru) | Устройство дл цифровой многочастотной манипул ции | |
SU1718388A1 (ru) | Способ кодировани и передачи информации | |
SU1088148A2 (ru) | Устройство дл приема самосинхронизирующихс импульсных последовательностей | |
SU734895A1 (ru) | Дискретный демодул тор сигналов частотной телеграфии | |
SU915213A1 (ru) | Формирователь ликейно-частотномодулированных сигналов. |