SU915213A1 - Формирователь ликейно-частотномодулированных сигналов. - Google Patents

Description

Изобретение относится к радиотехнике и может использоваться для формирования линейно-частотно-модулированных сигналов в различных радиотехнических устройствах.

Известен формирователь линейночастотно-модулированных (ЛЧМ) сигналов, содержащий последовательно соединенные двоичный счетчик, блок коммутации кодов, первый сумматор и первый регистр, выход которого соединен с вторым входом первого сумматора, блок синхронизации и управления, выход тактовой частоты которого соединен со счетным входом двоичного счетчика и входом записи первого регистра, а также фазовращатель Гц.

Однако в известном формирователе имеется однозначная связь между парамет оом линей но ~нзе тотно~ модули ровен ~

( & £ \

него ко-ебания , дискретом

изменения фазы фазовращателя (лЧ)

20

и тактовой частотой (Гт), связанных' следующими соотношениями

(О т

где η - целое пложительное число,

выбираемое исходя из заданной точности формирования ЛЧМ сигнала.

Следовательно, для изменения параметра γ при заданной точности изменения фазы сигнала необходимо изменять тактовую частоту Г_г, что в большинстве случаев требует применения синтезатора, управляемого арифметическим устройством, и ведет к существенному усложнению реализации аппаратуры.

Цель изобретения - упрощение управления скоростью изменения частоты путем его осуществления независимо от тактовой частоты.

Для этого в формирователь линейно-частотно-модулировзнных сигналов, содержащий последовательно соединен-*

3

915213

ные двоичный счетчик, блок коммутации кодов, первый сумматор и первый регистр, выход которого соединен с вторым входом первого сумматора, блок синхронизации и управления, выход тактовой частоты которого соединен со счетным входом двоичного счетчика и входом записи первого регистра, а также фазовращатель, между кодовым выходом блока синхронизации и управления и первым управляющим входом фазовращателя введены последовательно соединенные преобразователь кодов режима работы в постоянное напряжение, второй сумматор, второй регистр и третий сумматор, при этом второй и. третий выходы преобразователя кодов режима работы в постоянное напряжение соединены соответственно с входами начальной установки второго и первого регистров, а четвертый выход с инверсным входом блока синхронизации и управления и входом начальной установки двоичного счетчика, выход сигнала управления знаком девиации блока синхронизации и управления соединен с вторым управляющим входом фазовращателя и управляющим входом блока коммутации кодов, а выход сигнала записи начальной установки с входом записи начальной установки второго регистра, выход второго регистра соединен с вторым входом второго сумматора, второй

вход третьего сумматора соединен с выходом первого регистра, выход третьего сумматора соединен также с входом записи второго регистра, а выход блока коммутации кодов подключен к входу нулевого кода блока синхронизации и управления.

На чертеже представлена структурная электрическая схема предложенного формирователя.

Формирователь ЛЧМ сигналов содержит блок 1 синхронизации и управления, двоичный счетчик 2, блок 3 коммутации кодов, первый сумматор 4, второй сумматор 5, третий сумматор 6 первый регистр 7, второй регистр 8, преобразователь 9 кодов режима работы в постоянное напряжение и фазовращатель 10.

Формирователь ЛЧМ сигналов работает следующим образом.

На вход блока 1 синхронизации и управления поступает код режима работы N., содержащий информацию о

параметрах ЛЧМ сигнала

скорости

изменения частоты

где 4 г

девиация частоты и времени длительности линейного участка Т; , по которому преобразователь 9 вырабатывает четыре константы Ν„.-Ν' поступзющие соответственно на вход начальной установки двоичного счетчика 2 и инверсный вход блока ’ синхронизации и управления, а также на входы начальной установки первого и второго регистров

на первый вход

15

20

30

35

45

сумматора 5.

При поступлении импульса синхро низации Ϊ-. , определяющего момент максимальной отрицательной девиаци частоты и начало линейного участка изменения частоты, блок 1 синхронизации и управления вырабатывает импульс начальной установки, произ водящий запись константы

ный счетчик 2 и констант

_ -^{1 1}

на регистры 7 и о и начинает поступать тактовая частота £,- на двоичный счетчик 2 и вход записи регистра 7.

Тактовая частота £_ выбирается из следующего соотношения

в двоим и ?\

А ГЛ

где

- η+тПдаах^ разрядность двоичного сметчика 2,

⁼ 0 9,2,3...

Величина т _тах определяется по формуле

I Т. \ Τ’.

- 9-)-9- ί < Е горлах χ

где гтдуТт,· — 1 - максимальное произν' * 4 1

' · ведение из задаваемы?

параметров ί-го режима.

Величина константы Ν\. определяется как

-б

50

где

I- = тпбедег —

Двоичный счетчик 2 с частотой £_т меняет свое состояние от величины

с

константы Ν^.^ο величины 2 , а блок ^5,5 3 коммутации кодов производит съем

значений кодов со счетчика в обратных кодах. При достижении счетчиком 2 величины 2⁵ от блока 3 коммутации

915213

кодов на второй вход блока 1 синхронизации и управления поступает нулевой код, по которому вырабатывается признак положительной девиации частоты. По этому признаку блок 3 ком- $ мутации кодов производит съем текущих значений кодов счетчика 2 в прямых кодах. При этом двоичный счетчик 2 продолжает счет от нулевого значения до значения обратной величины Ю константы Ν^,β момент достижения которой производится выключение блока 1 синхронизации и управления до прихода следующего импульса 1^;г. Текущее значение кода от блока 3 ком- 15 мутации кодов со сдвигом вправо на один разряд поступает на первый вход сумматора 4, имеющего разрядность

р = 25 - η , . I <£. 20

/ Г. \ <г.

где τιίοί минимальное произвеV ¹ ' дение из задаваемых

параметров ί -го режима Сумматор 4 совместно с регистром

7 выполняет следующие операции

где 3=0,1,2...1,

(при признаке отрицательной девиации частоты); начальные условия

,3.₊^о<3 2^Р

(при признаке положительной девиации частоты)

начальные условия Υ_ο= 0.

С выхода регистра 7 текущие значения Υα гйоа1?,т.е. остатка квадратов ) по модулю 2, поступают на первый вход сумматора 6, на второй вход которого подается величина Х^тоЗ^ , формируемая сумматором 5 и регистром 8 по следующим соотношениям

40

45

50

где

'41

Λ ·ί·,’'^ν с-1

55

°ΛΊ. ~Г

. П--1

(при признаке отрицательной девиации частоты) ;

начальные условия X, = Ν,. = 3»·Ν .. ; Х_е+Лто<5 2^Р=[Х_е4К₄.-е]тоа 2^Р

(при признаке положительной девиации частоты)

начальные условия X = 0.

Запись результатов суммирования

сумматора 5 в регистр 8 производится импульсом переноса р, поступающим от сумматора 6. Тем самым Xр представляет собой ступенчатую функцию с дискретом Ν^· , которая в моменты времени возникновения импульсов переноса соответствует квадратичной функции с коэффициентом Г; -1. Таким образом, при суммировании вспомогательной функции Хр с квадратичной функцией Υ^ на сумматоре 6 формируется искомая квадратичная функция с коэффициентом г·, .

При достижении искомой функции Υ- + Хл величины порога 2 У

осуществляемой за счет взятия этой функции по гтой¹^ , что технически реализуется ограничением разрядной сетки сумматоров 4,5 и 6 до р-разрядов, импульс переноса р-суМматора 6 формируется в момент времени

где к = 1,2,3. · '<= —-2^П ·

Импульсы переноса поступают на управляющий вход фазовращателя 10 и в зависимости от признака положительной или отрицательной девиации частоты, подаваемой от блока 1 синхронизации и управления на второй управляющий вход фазовращателя 10, последний производит сдвиг фазы несущего колебания н а - 2 -^!| „то обес-2- ’

печивает линейное изменение частоты на выходе фазовращателя 10 на +дГ. Схема фазовращателя основана на дополнении или пропускании импульсов частоты и последующем делении на Ζ <

Таким образом, в предложенном устройстве упрощается управление скоростью изменения частоты путем его осуществления независимо от тактовой частоты.

Claims (1)

1. Формула изобретения

   Формирователь линейно-частотномодулированных сигналов, содержащий

   915213

   7

   последовательно соединенные двоичный счетчик, блок коммутации кодов, первый сумматор и первый регистр, выход которого соединен с вторым входом первого сумматора, блок синхронизации и управления, выход тактовой частоты которого соединен со счетным входом двоичного счетчика и входом записи первого регистра, а также фазовращатель, отличающийся тем, что, с целью упрощения управления скоростью изменения частоты путем его осуществления независимо от тактовой частоты, между кодовым выходом блока синхронизации и управления и первым управляющим входом фазовращателя введены последовательно соединенные преобразователь кодов режима работы в постоянное напряжение, второй сумматор, второй регистр и третий сумматор, при этом второй и третий выходы преобразователя кодов режима работы а постоянное напряжение соединены соответственно с входами начальной установки второго и первого регистра, а четвертый выход - с инверсным входом бло8

   ка синхронизации и управления и входом начальной установки двоичного счетчика, выход сигнала управления знаком девиации блока синхрони5 зации и управления соединен с вторым управляющим входом фазовращателя и управляющим входом блока комму тации кодов, а выход сигнала записи начальной установки - с входом запи

   Ю си начальной установки второго регистра, выход второго регистра соединен с вторым входом второго сумматора, второй вход третьего сумматора соединен с выходом первого ре15 гистра, выход третьего сумматора со единен также с входом записи второго регистра, а выход блока коммутации кодов подключен к входу нулевого кода блока синхронизации и управ

   20 ления.