Изобретение относитс к радиотехнике и может быть использовано, например, в технике св зи в качестве гетеродина приемника или возбудител передатчика. Известен синтезатор частот, содержащий последовательно соединенные перестраиваемый генератор, первый ключ и счетчик частоты , выходы которого подключень{ к сигнальным входам цифрового компаратора, опорные входы которого соединены с блоком набора кода частоты, цифроаналоговый преобразователь, выход которого подключен к входу перестраиваемого генератора , последовательно соединенные опорный генератор и второй ключ, при этом выход опорного генератора подключен к управл ющему входу первого ключа 1. Однако такой синтезатор частот облагает высоким быстродействием в случае необходимости повышени точности настройки при малом шаге перестройки. Целью изобретени вл етс повышение быстродействи . Дл этого в синтезатор частот, содержащий последовательно соединенные перестраиваемый генератор, первый ключ и счетчик частоты, выходы которого подключены К сигнальным входам цифрового компаратора , опорные входы которого соединены с блоком набора кода частоты цифроаналоговый преобразователь, выход которого подключен к входу перестраиваемого генератора , последовательно соединенные опорный генератор и второй ключ, при этом выход опорного генератора подключен к управл ющему входу первого ключа, введены блок коммутации, первый и второй элементы ИЛИ и многовходовой реверсивный счетчик , сигнальные выходы которого соединены с входами цифроаналогового преобразовател , а первый и второй выходы многовходового реверсивного счетчика соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторые входы первого и второго элементов ИЛИ подключены соответственно к первому и второму выходам блока коммутации, третий выход которого соединен с первым дополнительным входом многовходового реверсивного счетчика, второй, третий и четвертый дополнительные входы которого соединены с соответствующими выходами «Реверс цифрового компаратора, а п тый и щестой дополнительные входы многовходового реверсивного счетчика подключены соответственно к выходам первого и второго элементов ИЛИ, при этом выход совпадени цифрового компаратора соединен с управл ющим .входом второго ключа, выход которого подключен к сигнальному входу блока коммутации , к управл ющим входам которого подключены выходы «Стоп цифрового компаратора . Кроме того, цифровой компаратор содержит элементы ср нени по числу дес тичных разр дов счетчика частоты и элемент И, к входам которого подключены выходы «Стоп каждого из элементов сравнени , а выход элемента И вл етс выходом совпадени цифрового компаратора, первые и вторые входы элементов сравнени вл ютс соответственно управл ющими и опорными входами цифрового -компаратора , а первые и вторые выходы элементов сравнени вл ютс соответственно выходами «Реверс и выходами «Стоп цифрового компаратора. На чертеже приведена функциональна схема предлагаемого устройства. Синтезатор частот содержит перестраиваемый генератор 1, первый ключ 2, счетчик частоты 3, цифровой компаратор 4, блок 5 набора кода частоты, цифроаналоговый преобразователь (ЦАП) 6, опорный генератор 7, второй ключ 8, блок 9 коммутации, первый и второй элементы ИЛИ 10, 11, многовходовый реверсивный счетчик 12, соето щий из реверсивных счетчиков 13, 14, 15, схем 16, 17 переноса- и схем 18, 19 коммутации реверса, а также элементы сравнени 20, 21, 22, элемент И 23, вход щих в состав цифрового компаратора 4. Синтезатор частот работает следующим образом. Колебани перестраиваемого генератора 1 подаютс на сигнальный вход ключа 2. С опорного генератора 7 на управл ющий вход ключа 2 поступают импульсы, открывающие ключ 2 на врем мерного интервала (эталонное врем ). В результате на вход счетчика частоты 3 поступает пачка импульсов , число импульсов в которой пропорционально частоте перестраиваемого генератора 1, а после каждого цикла счета на выходах счетчика частоты 3 записываетс код, отображающий среднее значениее частоты генератора 1 за эталонное врем счета. Затем с помощью элементов сравнени 20, 21, 22 производитс поразр дное сравнение кода частоты перестраиваемого генератора 1 с кодом частоты, значение которой установлено на блоке 5 набора кода частоты . Дл этой цели с соответству1ощего выхода счетчика частоты 3 на первый вход каждого элемента сравнени 20, 21, 22 подаетс код соответствующего разр да частоты перестраиваемого генератора 1, а на второй вход - аналогичный код с выхода блока 5 набора частоты. В результате на выходах элементов 20, 21, 22 по вл етс информаци о рассогласовании в каждом разр де (если таковое имеетс ) и о знаке этого рассогласовани . Допустим, что рассогласование имеет, место во всех разр дах . Тогда с выхода «Стоп элемента сравнени 22 старщего разр да логический «О через элемент И 23 поступит на управл ющий вход второго ключа 8 и откроет его. Это приводит к подаче эталонного импульса на сигнальный вход блока 9 коммутации. Блок 9 коммутации работает таким образом, что пропускает импульс, приход щий с ключа 8 на какой-то один из своих выходов в зависимости от кода на выходах «Стоп элемента сравнени . При рассогласовании в старшем разр де импульс с выхода второго ключа 8 проходит на соответствующий старшему разр ду выход блока 9 коммутации и через элемент ИЛИ 11 на счетный вход реверсивного счетчика 15. В то же врем выход «Реверс элемента сравнени 22 старщего разр да через схему коммутации 19 реверса подключен к знаковому входу реверсивного счетчика 15. Таким образом, в зависимости от соотношени кода частоты перестраиваемого генератора 1 и кода блока 5 набора частоты в данный момент времени г1од действием эталонного импульса, пришедшего с блока 9 коммутации и информации , поступающей с выхода «Реверс элемента сравнени 22, реверсивный счетчик 15 перейдет либо в состо ние /С+1, либо в состо ние /С-1 (К - состо ние счетчика 15 до пocfyплeни имлульса на счетный вход), что приведет к изменению кода старших разр дов ЦАП 6, изменению выходного напр жени преобразовател и в конечном счете к изменению частоты генератора 1. Процесс будет протекать до тех пор, пока не исчезнет сигнал рассогласовани в старшем разр де. Когда это произойдет, путем перестройки генератора 1 на выходе «Стоп элемента сравнени 22 по витс логическа «1. Такое изменение кода на управл ющих входах блока 9 коммутации приводит к тому, что импульсы с выхода второго ключа 8 (ключ этот, как следует из схемы, остаетс открытым, пока существует сигнал рассогласовани в любом из разр дов) начинает поступать на другой выход блока 9 коммутации, а именно на выход, подключенный через первый элемент ИЛИ 10 к счетному входу реверсивного счетчика. 1.4. Знаковый вход последнего в этот момент времени через схему коммутации реверса 18 соединен с выходом «Реверс элемента сравнени 21. Таким образом , пока на выходе «Стоп элемента сравнени 21 будет существовать сигнал рассогласовани , будет происходить изменение кода соответствующих счетчиков 14, а следовательно, на управл ющий вход перестраиваемого генератора 1 будет действовать измен ющеес ступенчатое напр жение . Величина отдельной ступеньки этого напр жени будет значительно меньще аналогичной ступени при обработке рассогласовани в старшем разр де, так как в последнем случае имеет место изменение кода более младших разр дов ЦАП. При приближении к точке настройки в синтезаторе происходит автоматическое уменьшение скорости перестройки частоть1 , что позвол ет повысить точность настройки перестраиваемого генератора Ц Когда рассогласование и в этом разр де будет скомпенсировано, на выходе «Стоп элемента сравнени 21 по витс логическа «1. После этого импульсы с входа блока 9 коммутации будут, поступать на выход, соответствующий самому младшему разр ду , а с него непосредственно на счетный вход реверсивного счетчика 13. Знаковый вход этого счетчика также непосредственно подключен к выходу «Реверс элемента сравнени 20. Выход реверсивного счетчика 13 подсоединен к младшим разр дам ЦАП 6 и поэтому каждый импульс, приход щий на счетный вход счетчика 13, вызывает такой скачок напр жени на управл ющем входе генератора 1, который приводит к перестройке частоты генератора на величину, не превыщающую цены делени счетчика частоты 3. Когда сигнал рассогласовани исчезает, в младшем разр де на все входы элемента И 23 поступают логические «1. Вследствие этого логическа «1, подаваема с выхода элемента И 23, закрывает второй ключ 8, прекраща подачу эталонных импульсов на вход блока 9 коммутации и фиксиру тем самым состо ние реверсивных счетчиков 13, 14, 15. В результате этого код на входе ЦАП 6, а следовательно, и управл ющее напр жение генератора 1 станов тс такими, что выполн етс равенство кодов частот перестраиваемого генератора 1 и блока 5 набора кода частоты с точностью, определ емой точностью счетчика частоты 3, Далее синтезатор из режима настройки на частоту, заданную блоком 5 набора кода частоты, переходит в режим стабилизации этой частоты, которьш протекает следующим образом. Если спуст некоторое врем частота перестраиваемого генератора 1 увеличилась на величину Л {, большую, чем цена делени младшего разр да счетчика частоты 3, то на, выходах элементов сравнени 20, 21, 22 по витс информаци о рассогласовании в младшем разр де. В этом случае, как было изложено, второй ключ 8 откроетс и импульсы с опорного генератора 7 через блок 9 коммутации начнут поступать на реверсивный счетчик 13. При этим на знаковый вход счетчика 13 с выхода «Реверс элемента сравнени 20 будет подана команда перейти в режим вычитани . Изменение кода приведет к тому, что управл ющее напр жение перестраиваемого генератора 1, а следовательно, и его частота будет уменьшатьс до тех пор, пока не восстановитс нарушенное соответствие , т.е. пока частота генератора 1 оп ть не станет равной частоте, значение кода которой набрано на блоке 5 набора кода частоты. Если же частота генератора 1 под вли нием дестабилизирующих факторов уменьщаетс , то процесс подстройки генератора протекает аналогично, но в этом случае команда с выхода «Реверс элементов сравнени 20 переводит реверсивный счетчик 13 в режим сложени , и управл ющее напр жение генератора 1 вместе с частотой ступенчато нарастает. Чтобы полосу удержани такой системы автоподстройки сделать достаточно большой (а она определ етс объемом реверсивного счетчика 13), выходной код реверсивного счетчика 13 помимо ЦАП 6 подаетс на вход схемы переноса 16. Когда реверсивный счетчик переходит сразу же из состо ни полного заполнени в нулевое или наоборот , на выходе схемы переноса 16 вырабатываетс импульс переноса, который, поступив на управл юший вход схемы 18 коммутации реверса, подключает на врем своего действи выход «Реверс1 элемента сравнени 20 к знаковому входу реверсивного счетчика 14, а также через элемент ИЛИ 10 поступает на счетный вход реверсивного счетчика 14. Итогом всех этих процессов вл етс одновременно (т.е. во врем срабатывани триггеров реверсивного счетчика 13 от фронта эталонного импульса, приход щего с блока 9 коммутации) изменение состо ни сразу двух реверсивных счетчиков 13 и 14, в результате чего код на входах ЦАП мен етс так, что на его выходе напр жение получает приращение, равное по .величине приращению, получаемому при изменении состо ни реверсивного счетчика 13 на единицу. При этом важно то, что реверсивный счетчик 13 после этого оказываетс свободным дл заполнени (или полным дл считывани ) импульсами, поступающими на его счетный вход. Схема переноса 17 и схема 19 коммутации реверса работают соверщенно аналогично схемам 16 и 18 в случае полного (или нулевого) заполнени реверсивного счетчика 14. Предлагаемый синтезатор частот гТозьол ет получить 1000 фиксированных рабочих частот с щагом перестройки, равным- цене делени младшего разр да счетчика частоты, и существенный выигрыш в быстродействии по сравнению с прототипом. Формула изобретени 1. Синтезатор частот, содержащий последовательно соединенные перестраиваемыи генератор, первый ключ и счетчик частоты , выходы которого подключены к сигнальным входам цифрового компаратора, опорные входы которого соединены с блоком набора кода частоты, цифроаналоговый преобразователь, выход которого подлючен к входу перестраиваемого генератора , последовательно соединенные опорный генератор и второй ключ, при этом выход опорного генератора подключен к управл ющему входу первого ключа, отличающийс тем, что, с целью повышени быстродейстВИЯ , введены блок коммутации, первый и второй элементы ИЛИ и многовходовой реверсивный счетчик,- сигнальные выходы которого соединены с входами цифроаналогового преобразовател , а первый и второй выходы многовходового реверсивного счетчика соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторые входы первого и второго элементов ИЛИ подключены соответственно к первому и второму выходам блока коммутации, третий выход которого соединен с первым дополнительным входом многовходового реверсивного счетчика, второй, третий и четвертый дополнительные входы которого соединены с соответствующими выходами «Реверс цифрового компаратора, а п тый и щестой дополнительные входы многовходового реверсивного счетчика подключены соответственно к выходам первого и второго элементов ИЛИ, при этом выход совпадени цифрового компаратора соединен с управл ющим входом второго ключа, выход которого подключен к сигнальному входу блока коммутации, к управл ющим входам которого подключены выходы «Стоп цифрового компаратора.