SU1269270A1 - Дельта-демодул тор - Google Patents

Abstract

Изобретение относитс  к автоматике . Его использование в системах св зи с дельта-модул цией, предназначенных дл  передачи аналоговых сообщений с резким изменением уровн , позволит повысить качество преобразовани  путем устранени  выбросов и переколебательного процесса. Дельтадемодул тор содержит регистр сдвига, формирователь, ключ, интегратор и фильтр нижних частот. Благодар  введению импульсного преобразовател , другого ключа, анализатора перегрузки , дополнительного дельта-демодул тора , аналогового блока пам ти и дешифратора посто нного уровн  сигнал, соответствующий выбросу и переколебательному процессу, замен етс  устаноФ вившимс  сигналом посто нного уровн . 2 3. п. ф-лы, 2 ил. сл

Description

ь

ю сг со

ND

Изобретение относитс  к автоматике и может быть использовано в систе мах св зи с дельта-модул цией, предназначенных дл  передачи аналоговых сообщений с резким изменением уровн  Цель изобретени  - повь ление кач« ства преобразовани  путем устранени  выбросов и .переколебательного процесса. На фиг.1 изображена блок-схема дельта-демодул тора; на фиг.2 - формирователь . Дельта-демодул тор содержит регистр 1 сдвига, анализатор 2 перегрузки , дополнительный дельта-демоду л тор 3, импульсный преобразователь 4, формирователь 5, аналоговый блок 6 пам ти, дешифратор 7 посто нного уровн , интегратор 8, первьш 9 и вто рой 10 ключи, фильтр 1 нижних частот (ФНЧ). Анализатор 2 перегрузки может быть выполнен в виде набора сумматоров по модулю два, второй вход каждого из которых объединен с первым входом следующего, а выходы всех сум маторов по модулю два подключены к входам элемента ИЛИ-НЕ. Дополнительный дельта-демодул тор 3 представл ет собой последовательное соединение импульсного преобразовател , интегра тора и ФНЧ. Импульсный преобразователь 4, как и аналогичный ему импульсный преобра зователь дополнительного дельта-дег модул тора 3, может быть выполнен в виде амплитудно-импульсного модул тора , первый вход которого объединен с входом формировател  сигналов управлени , выход которого подключен к второму входу амплитудно-импульсного модул тора. Формирователь 5 (фиг.2) содержит первый 12, второй 13 и третий 14 триггеры, опорный генератор 15, первый 16, второй 17 и третий элементы И, реверсивный счетчик 19, счетчик 20, вход 21 пуска, вход 22 останова первьй 23 и второй 24 выходы. Аналоговый блок 6 пам ти может быть вьтол нен в простейшем случае в виде емкос ти с ключом либо по другой известной схеме. Дешифратор 7 посто нного уровн  представл ет собой соединенные после довательно дифференцирующий блок, двухполупериодный вьтр митель, пороговый блок и селектор длительности. Последний необходим дл  исключени  коротких импульсов с выхода порогового блока, KOTopbDi вьщает сигнал логической единицы в случае, когда входной сигнал порогового блока близок к нулю. Дельта-демодул тор работает следующим образом. Входной дельта-модулированный сигнал поступ-ает на информационный вход регистра 1 и вход дополнительного дельта-демодул тора 3, в котором дельта-демодулированньоЧ сигнал преобразуетс  в аналоговый сигнал, соответствующий передаваемому сообщению. Аналоговый сигнал с выхода дополнительного дельта-демодул тора 3 поступает на вход блока 6 пам ти и вход дешифратора 7 посто нного уровн . Как только на выходе дополнительного дельта-демодул тора 3 по вл етс  посто нный уровень, на выходе дешифратора 7 посто нного уровн  по вл етс  сигнал, по которому величина посто нного уровн  записываетс  в блок 6 пам ти. Этот же сигнал поступает на вход останова формировател  5. С формировател  5 на вход синхронизации регистра I поступают тактовые импульсы . С выхода старшего разр да регистра 1 дельта-модулированный сигнал через импульсный преобразователь 4 и первый ключ поступает на интегратор 8. Импульсный преобразователь 4 управл ет величиной приращени  напр - . жени  на интеграторе 8 в каждом такте в зависимости от тех или иных характеристик дельта-демодулированного сигнала. На выходе интегратора 8 получаетс  аналоговый сигнал, который, пройд  через фильтр I1 нижних частот, становитс  близким по форме к передаваемому информационному сигналу.С вьпх:одов m первых разр дов регистра I дельта-модулированный сигнал поступает на анализатор 2 перегрузки . Если в этих разр дах регистра 1 записаны только единицы или только нули, что соответствует резкому изменению уровн  передаваемого сообщени , то на выходе анализатора 2 перегрузок по вл етс  логическа  единица, котора  поступает на вход пуска формирователь 5 и держитс  до тех пор, пока в m первых разр дах регистра I присутствуют только единицы или только нули.

с помощью сигналов, поступаютцих с анализатора 2 перегрузки и дешифратора 7 посто нного уровн , формирователь 8 определ ет длительность переколебательного процесса. Как только на вход интегратора 8 должен поступить отрезок дельта-модулированного сигнала, срответствующий переколебательному процессу, по команде с формировател  5 первый ключ 9 отключает вход интегратора 8 от импульсного преобразовател  4, второй ключ 10 подключает выход блока 6 пам ти к второму входу интегратора 8. Напр жение на выходе интегратора 8 становитс  равным напр жению на выходе блока 6 пам ти. Как только на входе импульсного преобразовател  3 заканчиваетс  отрезок дельта-модулированного сигнала, соответствующий переколебательному процессу, формирователь 5 отключает выход блока 6 от второго входа интегратора 8 и под ;слючает выход импульсного преобразовател  4 к первому входу интегратора 8.

Формирователь 5 работает следующим образом.

В исходном состо нии выходы триггера 12-14 наход тс  в нулевом состо нии и тактовые импульсы с опорного генератора 15 не поступают через элементы И 16-18 на счетные входы счетчиков 19 и 20.

Сигнал с выхода анализатора 2 перегрузок поступает с входа 21 пуска на S-входы триггеров 12 и 14 и входы начальной установки счетчиков 19 и 20.

Как только с анализатора 2 перегрузки поступает логическа  единица, что соответствует резкому изменению передаваемого сообщени , на выходах триггеров 12 и 14 по вл етс  логическа  единица и тактовые импульсы с опорного генератора 15 начинают поступать на счетный вход счетчика 20 и суммирующий вход реверсивного счетчика 19, но так как на входах начальной установки счетчиков присутствует логическа  единица, то их состо ние не измен етс . После того, как на выходе анализатора 2 перегрузки по вл етс  логический нуль, реверсивный счетчик 19 начинает считать длительность переколебательного процесса , а счетчик 20 считает до (N-1), где N - число разр дов регистра 1.

692704

Тем самым определ етс  момент начала поступлени  отрезка дельта-модулированной последовательности, соответствующего переколебательному процес5 су, на импульсный преобразователь 4. Сигнал с выхода дегсгифратора 7 посто нного уровн  по входу 22 останова поступает на R-вход триггера 12. Как только с дешифратора 7 посто нно10

го уровн  поступит логическа  единица на выходе триггера 2 по вл етс  логический нуль и тактовые импульсы перестают поступать через элемент И 16 на суммирующий вход счетчика 19. в счетчике 19 записываетс  количество тактовых интервалов, в течение которых передаетс  переколебательный процесс. После того, как счетчик 20 досчитает до (N-1), на его выходе образуетс  логическа  единица, котора  поступает на R-вход триггера 14 и S-вход триггера 13. В результате на выходе триггера 13 по вл етс  логическа  единица, а на выходе триггера 14 - логический нуль и тактовые импульсы через элемент И 18 перестают поступать на счетчик 20 и начинают поступать через элемент И I7 на вычитающий вход реверсивного счетчика 19. Врем , в течение которого реверсивный счетчик 19 досчитает до нул , совпадает со временем, в течение которого на импульсный преобразователь 4 поступает дельта-модулированный сигнал, соответствующий переколебательному процессу после перегрузки. После того, как реверсивньш счетчик 19 досчитает до нул , на его выходе по вл етс  логическа  единица, котора  поступает на R-вход триггера 3, на выходе которого по вл етс  логический нуль. Сигнал с выхода триггера 13  вл етс  сигналом с первого выхода 23 дл  управлени  ключами 9 и

10. С выхода опорного генератора 15 поступают так же тактовые импульсы на второй выход 24 дл  регистра 1.

Таким образом, выброс и переколебательный процесс полностью отсутствуют .

Claims (1)

1. Дельта-демодул тор, содержащий регистр сдвига, информационный вход которого  вл етс  входом устройства, формирователь, первый ключ и соединенные последовательно интегратор и

5

фильтр нижних частот, выход которого  вл етс  выходом устройства, первый выход формировател  соединен с управл ющим входом первого ключа, выход которого подключен к первому входу интегратора, отличающийс  тем, что, с целью повышени  качества преобразовани  путем устранени  выбросов и переколебательного процесса, в него введены дополнительный дельтадемодул тор , анализатор перегрузки, аналоговый блок пам ти, дешифратор посто нного уровн , второй ключ и импульсный преобразователь, вход которого под1;лючен к выходу регистра сдвига 5 а выход соединен с информационным входом первого ключа, :управл ющий вход которого объединен с ут равл ю1 р м входом второго ключа, выход которого соединен с вторым входом интегратора, а информационный вход подключен к выходу аналогового блока пам ти, управл ющий вход которого объединен с входом останозза формировател  и подключен к выходу дешифратора посто нного уровн , вход которого объединен с информационным входом аналогового блока пам ти и подключен к выходу дополнительного дельта-демодул тора, вход которого объединен с информационньш входом регистра сдвига, выходы m первых разр дов которого подключены к входам анализатора перегрузки , выход которого соединен с входом пуска формировател  , второй выход которого подключен к входу синхронизации регистра сдвига .

69270 Ь

2, Дельта-демодул тор по и,,, отличающийс  тем,, .то формирователь вьтолнен на первом, втором и третьем триггерах, первом 5 втором и третьем элементах И, реверсивном счетчике, счетчике и опорном генераторе, входы установки в 1 первого и третьего триггеров объединены с входами начальной установки

10 реверсивного счетчика и счетчика и подключены к входу пуска формировател , выход счетчика соединен с входом установки в О третьего триггера и входом установки в 1 второго 15 триггера, выход которого подключен к первому входу второго элемента И и  вл етс  первым выходом формировател , выходы первого и третьего триггеров соединены с первыми входами соот20 ветствующих элементов И, выход опорного генератора подключен к вторым входам всех элементов И и  вл етс  вторым выходом формировател , выходы первого и второго элементов И со25 единены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выход которого подключен к входу установки в О второго триггера , выход третьего элемента И сое30 динен с входом счетчика, вход установки в О первого триггера  вл етс  входом останова формировател . 3.. Дельта-демодзш тор по п.1,. отличающийс  тем, что 5 дешифратор посто нного уровн  выполнен на соединенных последовательно дифференцирующем блоке, двухполупериодном выпр мителе, пороговом блоке и селекторе длительности.