SU886273A1 - Устройство автовыбора канала при разнесенном приеме - Google Patents

Description

(54) УСТРОЙСТВО АВТОВЫБОРА КАНАЛА ПРИ РАЗНЕСЕННОМ ПРИЕМЕ

: . I Изобретение относитс  к радиотехни ке и может быть использовано в регене раторах и апааратурё автоконтрол  линий радиосв зи при приеме дискретной информации по радиоканалам. Известно устройство автовыбора канала при разнесенном приеме, в котором в качестве критери  переключени  используетс  по вление в подключенной ветви импульсов длительностью меньше порогового значени , содержащее общий триггер коммутации канала и в каждой ветви разнесени  - входной триггер, два ждущих мультивибратора, входы которых подключены к выходам входного триггера, первый элемент И входа которого подключены к выходам мультивибраторов, а его выход - к одному из управл ющих входов триггера- коммутации каналов и через триггер задержки - к одному из входов второго элемента И, другой вход которого подключен к одному, из выходов триггера коммутации каналов l. Недостаток данного устройства низка  достоверность автовыбора. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство автовыбора канала при разнесенном приеме, содержащее элемент за-: держки, первый коммутатор, к сигнальным входам которого подключены первый и второй блоки обработки элементарных посылок, а к управл ющему входу подключен блок сравнени  2 . Однако известное устройство характеризуетс  недостаточной помехоустойчивостью приема при по влении временных сдвигов между сигналами в ветв х разнесени . Цель изобретени  - повышение помехоустойчивости . Поставленна  цель достигаетс  тем, что в устройство автовыбрра канала при разнесенном приеме, содержащее элемент задержки, первый коммутатор, к сигнальным входам которого подключены первый и второй блоки обработки

-J88

элементарных посылок, а к управл ющему входу подключен блок сравнени , введен второй коммутатор, входы которого подключены к соответствующим входам блоков обработки элементарных посылок, управл ющий вход второго коммутатора соединен с выходом блока сравнени , дополнительные выходы бло- ков обработки элементарных посыпок соединены с соответствующими входами блока сравнени , между выходом второго коммутатора и входом элемента задержки включен -блок фазировани , выход которого также соединен с дополнительными входами блоков обработки элементарных посьшок и блока сравнени а допо нительный выход - с опорными входами блоков обработки элементарных посьшок, выход элемента задержки соединен с установочными входами блоков обработки элементарных посьшок.

Блок обработки элементарных посьшо выполнен в виде соединенных последовательно элемента И, другой вход которого .  вл етс  опорным входом блока 06 работки элементарнь1х посьшок, реверг сивного счетчика, выходы разр дов которого  вл ютс  дополнительными выходами , а установочные входы - установочными входами блока обработки элементарных посьшок, и первого триггера D-типа, другой вход которого  вл етс  дополнительным входом блока обработки элементарных посьшок. Блок сравнени  выполнен в виде соединенных последовательно элемента поразр дного сравнени , входы которого  вл ютс  входами блока сравнени  и второго триггера 0-типа, другой вход которого  вл етс  дополнительным входом блока сравнени . На чертеже дана структурна  схема устройства автовыбора канала при разнесенном приеме. Устройство содержит элемент 1 задержки , первый коммутатор 2, блоки 3 обработки элементарных посьшок, блок 4 сравнени , второй коммутатор 5, блок 6 фазировани , элементы И 7, реверсивные счетчики 8, первые триггеры 9 D-типа, элемент 10 поразр дного сравнени  и второй триггер 11 U-типа Устройство автовыбора работает . следукмцим образом. Входной сигнал с соответствующей ветви разнесени  поступает на один из входов элемента И 7 на другой вход которого поступают тактовые (счетные) импульсы с выхода задающего генератора , вход щие в состав блока 6, с частотой fr - nF (где F -- частота опорной фазы сигнала с выхода блока 6, равна  скорости телеграфировани  lf, а значение п выбираетс  из услови  обеспечени  требуемой точности дальнейшей обработки ) . Элемент И 7 пропускает счетнь1е импульсы на вход реверсивного счетчика 8 лишь при одной пол рности входного сигнала (например, положительной). Сигналы опорной фазы с частотой F временное положение .которых определ ет границы. элементарных посьшок, с выхода блока 6 поступают на тактовый вход первых триггеров 9, на D-входы которых подаетс  сигнал с выхода триггера реверса реверсивного счетчика 8, на тактовый .7вход второго триггера 1 1 , на D-вход которого сигнал поступает с выхода элемента 10, и на элемент 1 задержки.

Короткий импульс с выхода элемента 1 задержки поступает на вход Сброс каждого разр да реверсивного счетчика 8. Коэффициент пересчета N реверсивного счетчика 8 выбираетс  равным п/2. Рассмотрим работу устройства дл  случа  п 100 и N 50. В начале каждой элементарной посьшки сигналом с выхода Элемента 1 задержки реверсивные счетчики 8 устанавливаютс  в положение О а их триггеры реверса в положение Сложение. При положительной пол рности входного сигнала счетные импульсы через элементы И 7 поступают на вход реверсивного счетчика 8, который работает на Сложение : от О до 50. С поступлением 51-го счетного импульса триггер реверса реверсивного счетчика 8 перебрасываетс  в положение Вычитание и в счетчике записываетс  число 49 и т. д. Если посылка положительной пол рности и в течение всей ее длительности не мен ет знака, то элемент И 7 пропускает ровно 100 импульсов и реверсивный счетчик 8 половину посьшки работает на Сложение, а вторую половину - на Вычитание. В конце посьшки в нем записано число О, а триггер реверса реверсивного счетчика находитс  в положении Вычитание. На его выходе устанавливаетс  напр жение, соответствук цее 1, и в течение всей ее длительности также не мен ет знака . Элемент И 7 не пропускает ни одного счетного импульса. В этом случае в реверсивном счетчике 8 также записано число О, но триггер реверса реверсивного счетчика 8 находитс  в положении Сложение и на его выходе находитс  напр жение, соответствующее О. При искаженных посылках в конце каждой посылки в реверсивном счетчике 8 записано число, соответствующее величине ее искажени , а положение триггера реверса реверсивного счетчика 8 ( Сложение или Вычитание) определ ет знак прин той посылки после ее интегрировани  отрицательна  пол рность дл  Сложени  и положительна  - дл  Вычитани  . Сигнал с выхода триггера реверса реверсивного счетчика 8 посту-.1$ пает на первого триггера 9.

Claims (3)

1. При поступлении сигнала на тактовый вход первого триггера 9 на выходе его устанавливаетс  напр жение 1 или О, тем самым фиксируетс  знак прин  той посылки после ее интегрировани , Сигналы с выходов первых триггеров 9 поступают на сигнальные входы первого коммутатора
2. 2. Одновременно сигналы с выхода каждого разр да реверсивного счетчика 8 поступают на входы элемента 10, которьй в зависимости от соотношени  -кодо счетчиках 8 вых чисел в реверсивных на своем выходе имеет напр жение или О, которое поступает на 0-вход второго триггера 11. Сигнал с выхода второго триггера 1 1 поступает на управл юпще входы пер вого коммутатора 2 и второго коммутатора 5, подключа  соответствующую ветвь разнесени  в линию св зи и ко входу блока 6. Формула изобретени  Устройство автовыбора канала .при разнесенном приеме, содержащее элемент задержки, первый коммутатор, к сигнальным входам которого подключены первый и второй блоки обработки элементарных посьшок, а к управл ющему входу подключен блок сравнени , о тличающеес  тем, что, с целью повышени  помехоустойчивости, в

   держки включен блок фазировани , выход которого также соединен с дополнительными входами блоков обработки элементарных посьшок и блока сравнени , а дополнительный выход - с опор .ными входами блоков обработки элейентарных посылок, выход элемента задержки соединен с установочными входами блоков обработки элементаЕрных посы111 ti него введен второй коммутатор, входы которого подключены к соответствующим входам блоков обработки элементарных посыпок, управл ющий вход второго КОМ мутатора соединен с выходом блока сравнени , дополнительные выходы блоков обработки элементарных посьшок соединены с соответствуюпр ми входами блока сравнени , между выходом второго коммутатора и входом элемента залок . 2i Устройство по п. 1, о т л и чающеес  тем, что блок обработки элементарных посьшок выполнен в виде соединенных последовательно элемента И, другой вход которого  вл етс  опорным входом блока обработки элементарных посылок, реверсивного , счетчика, выходы разр дов которого  вл ютс  дополнительнь1ми выходами, а установочные входы - установочными входами блока обработки элементарных посылок и первого триггера 0-ттпа, другой вход которого  вл етс  дополнительным входом блока обработки элементарных посыпок.
3. 3. Устройство по п. 1, отличающеес  тем, что блок сравнени  выполнен в виде соединенных по следовательно элемента поразр дного сравнени , входы которого  вл ютс  входами блока сравнени , и второго триггера 0-типа, другой вход которого  вл етс  дополнительным входом блока сравнени . Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 349110, кл. Н 04 В 7/02, 1972. 2.Авторское свидетельство СССР № 520715, кл. Н 04 В 7/02, 1976 ( прототип) .