CN105763189B - 频率合成器和控制频率合成器的方法 - Google Patents

频率合成器和控制频率合成器的方法 Download PDF

Info

Publication number
CN105763189B
CN105763189B CN201511021609.8A CN201511021609A CN105763189B CN 105763189 B CN105763189 B CN 105763189B CN 201511021609 A CN201511021609 A CN 201511021609A CN 105763189 B CN105763189 B CN 105763189B
Authority
CN
China
Prior art keywords
frequency
channel code
binary tree
value
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511021609.8A
Other languages
English (en)
Other versions
CN105763189A (zh
Inventor
韩相昱
李诚俊
李准熙
崔钟元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105763189A publication Critical patent/CN105763189A/zh
Application granted granted Critical
Publication of CN105763189B publication Critical patent/CN105763189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00273—Layout of the delay element using circuits having two logic levels using digital comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供一种频率合成器和控制频率合成器的方法。频率合成器中的压控振荡器(VCO)通过根据经由二叉树搜索得到的信道码进行粗调来产生具有目标频率的输出信号。之后，可使用锁相环(PLL)电路对VCO的输出信号进行进一步调节。二叉树搜索的每个阶段包括：确定信道码位的比较步骤和确认在建立的阶段范围值内信道码收敛于最终的信道码的另一步骤。

Description

频率合成器和控制频率合成器的方法
技术领域
本发明构思总体上涉及频率合成器。更具体地，本发明构思涉及在粗调期间不受信道码错误影响的频率合成器以及以避免信道码错误的方式控制频率合成器的方法。
背景技术
频率合成器是一种能够产生一系列离散输出信号的装置，所述离散输出信号中的每个具有给定的频率。由频率合成器产生的不同的频率在可能的频带中被限定，并按恒定的频率间隔分开。因此，频率合成器可被用于从在相对宽的频带中限定的多个频率中可变地选择期望的频率或目标频率。
为完成该选择并产生具有目标频率的输出信号，频率合成器可将自身的相对宽的可能的频带划分成多个更窄的频带。这些相对窄的频带在选择过程期间可根据相应的信道码被相互区分。因此，当频率合成器被指示(或被控制)产生具有目标频率的输出信号时，它可首先选择从多个窄的频带中确定占据(或最接近)目标频率的窄的频带的相应信道码，然后在确定的窄的频带内锁定目标频率。
然而，当在这两步步骤中的第一步期间确定错误的信道码时，频率合成器可能随后不能正确地将输出信号锁定于目标频率——至少不借助于一些外部错误校正方法(例如，外部信道码错误检测和校正电路)或冗长的信道码搜索例程。这样的结果大大降低了频率合成器的响应性，损害整个的系统性能。
发明内容
根据本发明构思的实施例的频率合成器和控制频率合成器的方法避免错误确定的信道码将具有期望目标频率的输出信号的产生排除或“挂起”的情况。
在一个实施例中，本发明构思提供一种频率合成器，包括：振荡器，产生与信道码相应的振荡频率；频率决定器，基于振荡频率和与目标频率相应的参考值来确定信道码，并在确定信道码中存在错误时校正信道码；锁相器，将振荡频率细调到目标频率。
在另一实施例中，本发明构思提供一种提供具有目标频率的输出信号的频率合成器，包括：压控振荡器(VCO)，产生输出信号；第一调整环路，响应于基于目标频率选择的信道码将输出信号粗调到中间频率，其中，第一调整环路被配置为在粗调期间校正信道码的确定中的错误；第二调整环路，在完成第一调整环路之后，将输出信号从中间频率细调到目标频率。
在另一实施例中，本发明构思提供一种频率合成器，包括：压控振荡器(VCO)，在包括多个中间频率的频率范围内产生输出信号，其中，所述多个中间频率与多个信道码一一对应；频率决定器，在接收到识别VCO的目标频率的指令时，控制VCO的粗调步骤，使得VCO产生具有所述多个中间频率之中的期望的中间频率的输出信号，其中，粗调步骤通过将与目标频率相应的参考值和指示输出信号的输出值进行比较来产生比较信号，并通过确定参考值与输出值之间的差值是否超过阶段范围值来产生校正信号，使得频率决定器响应于比较信号和校正信号来遍历根据所述多个信道码产生的二叉树。
在另一实施例中，本发明构思提供一种控制频率合成器的操作的方法，包括：响应于基于输出信号的目标频率选择的信道码来产生振荡器输出信号；将与目标频率相应的参考值与从输出信号产生的输出值进行比较以产生比较信号；响应于比较信号来确定信道码的位；产生输出值与参考值之间的差值；在确定所述差值超过阶段范围值时，产生指示确定的信道码的位是错误位的校正信号。
在另一实施例中，本发明构思提供一种控制频率合成器的操作的方法，包括：响应于信道码产生振荡频率；基于振荡频率和与目标频率相应的参考值来确定信道码；在信道码的确定期间，在确定信道码中存在错误时校正信道码。
在另一实施例中，本发明构思提供一种调节由频率合成器的压控振荡器(VCO)产生的具有期望目标频率的输出信号的方法，所述方法包括：确定与目标频率相应的参考值；考虑目标频率选择多个信道码之中的信道码；使用二叉树搜索来确认信道码，其中，二叉树搜索的至少一个阶段确定参考值与指示输出信号的输出值之间的差值是否超过阶段范围值。
在另一实施例中，本发明构思提供一种控制产生具有期望的目标频率的输出信号的压控振荡器(VCO)的粗调的方法，所述方法包括：响应于目标频率，设置参考值；通过将参考值与指示输出信号的输出值进行比较来产生比较信号；通过确定参考值与输出值之间的差值是否超过阶段范围值来产生校正信号；响应于比较信号和校正信号来遍历根据所述多个信道码产生的二叉树以确认最终的信道码。
附图说明
本发明构思的以上和其它目的、特征和优点将会通过参考附图的以下详细描述变得更为清楚，在附图中：
图1是示出根据本发明构思的实施例的频率合成器的框图；
图2和图3是示出根据本发明构思的实施例的用于在频率合成器中确定信道码的二叉树搜索例程的示例的各个概念图；
图4是示出根据本发明构思的实施例的频率合成器的框图；
图5是根据本发明构思的实施例的在一个示例中进一步示出图4的自动组校准(ABC)单元的框图；
图6和图7是示出根据本发明构思的实施例的用于在频率合成器中确定信道码的二叉树搜索例程的各种示例的各个概念图；
图8、图9和图10是不同地示出根据本发明构思的实施例的用于在频率合成器中确定信道码的方法的各个流程图。
具体实施方式
现在将参考附图在一些额外的细节上描述本发明构思的实施例。然而，本发明构思的范围不仅限于示出的实施例，而是扩展到这些实施例的许多修改、延伸和可选结构。在描述本发明构思时，由于公知的功能或结构被视为被本领域技术人员所理解，所以可能不会全面地描述这些公知的功能或结构。贯穿书面描述和附图，相同的参考标号和标记被用于表示相同的或相似的元件。
可在本发明构思的各种实施例中使用的表述“包括”、“可包括”等指示存在公开的相应功能、操作、组成元件等，但不限制额外的一个或更多个功能、操作、组成元件等。此外，应该理解，在本发明构思的各种实施例中的术语“包括”、“具有”等意在指定存在说明书中叙述的特征、数字、步骤、操作、组成元件、组件或它们的组合，但不事先排除存在或添加一个或更多个其他特征、数字、步骤、操作、组成元件、组件或它们的组合的可能性。
在本发明构思的各种实施例中的诸如“或者”等的表述包括一起枚举的词语的任何和所有组合。例如，“A或者B”可包括A，可包括B或者还可包括A和B二者。
在本发明构思的各种实施例中使用的诸如“第一”、“第二”等表述可修饰各种实施例的各种组成元件，但是不意图限制相应的组成元件。例如，这些表述不限制相应的组成元件的顺序和/或重要性等。这些表述可被用来区分一个组成元件与另一组成元件。例如，第一用户装置和第二用户装置的所有可以是用户装置，并且可表示不同的用户装置。例如，在不脱离本发明构思的各种实施例的范围的情况下，第一组成元件后续可被称为第二组成元件。
当元件被称为“耦合”或者“连接”到另一元件时，该元件可被直接耦合到或者连接到所述另一元件，但是应该理解，在所述元件和所述另一元件之间可存在一个或更多个中间元件。与此相反，当元件被称为“直接耦合”或者“直接连接”到另一元件时，将理解的是，在所述元件和所述另一元件之间不存在中间元件。
在本发明构思的各种实施例中使用的术语在具体实施例的上下文中被使用，并且不意图必然限制本发明构思的其它实施例。除非另有定义，否则这里使用的包括技术或科学术语的全部术语具有如具有本发明构思的各种实施例所属的领域的普通知识的人员通常理解的含义相同的含义。除非在本发明构思的各种实施例中明确地定义，否则如在通用字典中定义的术语应该被解释为具有如它们在相关技术的上下文含义相同的含义，而不应被解释为具有理想化或过于正式的意义。
在下文将描述用于控制频率合成器的输出的各种设备和方法。如将从以下描述中理解的，根据本发明构思的频率合成器和控制频率合成器的方法在产生具有目标频率的输出信号的总体调整过程的粗调环路期间不易受产生错误的信道码的影响。为描述简便，频率合成器(或频率合成器的组成振荡器)将被称为产生“频率”、“振荡频率”或特定具体类型的频率，而不必然称为频率合成器产生具有该频率的输出信号。本领域的技术人员可理解，在下文中呈现的“频率”的描述固有地假定以该频率为特征的一个或更多个中间或输出信号。
图1是根据本发明构思的实施例的在一个示例中示出频率合成器100的框图。
频率合成器100是可被用于产生具有期望的目标频率的输出信号的一类装置的示例。该目标频率可从能够被频率合成器产生的一系列或多个频率中被选择，其中，这一系列中的相邻频率按恒定的间隔分开。这类频率合成器可被包括在各种移动系统(诸如与射频集成电路(RFIC)结合的移动系统)中。
在这里，频率合成器100包括压控振荡器(VCO)110、预分频器120、自动组校准(Auto Bank Calibration，ABC)单元130、分频器140、Delta-Sigma调制器150、相位频率检测器160、电荷泵170和低通滤波器180。在这种配置下，本领域技术人员将认识到频率合成器100本质上包括由锁相环(PLL)电路控制的VCO 110，从而VCO 110精确地产生具有目标频率的输出信号。即，PLL电路被用于使用反馈回路来“锁定”由VCO 110产生的期望的输出信号的目标频率，从而提供具有高稳定性频率的输出信号。
在本文中，本领域技术人员还将认识到，VCO 110可通过使用各种方法在自身操作中以各种方式被实施和控制。例如，VCO 110可被实施为电感器(L)和电容器(C)(“LC”)振荡电路，并通过使用在相对宽的频带中改变VCO的振荡频率的LC振荡方法被控制。在一个更具体示例中，可使用仅改变施加到具有固定电感和可变电容的LC振荡电路的变容二极管的输入电压的控制方法。使用这种方法，尽管以相对高的功耗和相位噪声为代价，但是可改变电容以获得相对大的VCO增益。
为避免这些潜在的负面影响(例如，高功耗和相位噪声)，特定的控制方法有效地将由VCO 110支持的宽频带划分为多个窄频带(或者“中间频带”)。然后，通过改变施加到仅与这些相对窄的频带中的一个相关联的变容二极管的输入电压，可由于与相对窄的频带相关联的相对小的VCO增益而减小功耗和相位噪声。
在有效地将VCO频带划分为多个窄频带的方法中，改变施加到窄频带的变容二极管的输入电压的步骤可在VCO 110内通过调整VCO 110的组成电容而实现，因此改变VCO110的谐振频率，以在控制的方式下从在VCO频带上延伸的多个窄频带中选择一个窄(中间)频带。结果是，VCO 110可在较宽的频率范围中可调，而提及的不利后果(例如，高功耗和相位噪声)可通过使用例如包括改变大小的可选电容器的电容器组阵列来避免。
然而，这种方法有自身的缺点。例如，对多个中间频率的精确限定需要电容器组阵列中使用多个精密电容器。这往往使电容器的物理尺寸变大。因此，为减小电容器组阵列占据的区域并总体上减少所需的电容器数量，电容器组阵列可通过使用二进制加权阵列方法来实施。结果是，可根据由电容器组阵列提供的电容器的各种组合实现大范围的期望电容。这可通过选择性地连接和断开在VCO 110的电容定义电路(例如，具有不同电容的电容器的并联电路)内的特定电容器来实现。在这里，由电容器组阵列提供的每个可选的电容可唯一地与相应的窄频带相关联，从而电容器的每个组合选择(如由相应的电容器组代码或“信道码”定义)有效地确定针对VCO 110的相应的中间频率。一旦关于目标频率确定适合的中间频率，则频率合成器的输出可使用图1的PLL(例如，预分频器120、分频器140/delta-sigma调制器150、相位频率检测器160、电荷泵170、低通滤波器180以及VCO 110的组合)被进一步调整。
因此，频率合成器100的调整可被理解为包括两个大体步骤：初始粗调步骤，随后是细调步骤，其中，粗调步骤包括确定信道码并将信道码应用到VCO，以便选择相应的中间频率。
参照图1，粗调步骤可功能性地脱离PLL并使用从VCO 110的输出通过预分频器120到ABC单元130的粗调环路调整VCO 110的输出频率，以选择(或“设置”)与期望的中间频带相关联的信道码。一旦期望的中间频带已被信道码选择，则PLL被功能性地重新接入，并且进一步执行VCO输出的细调。
很多不同的方法可被用于确定(或决定)期望的信道码。一种可能的方法使用一个或更多个二叉树搜索来从分别与多个中间频率相关联的一组可能的信道码中识别期望的信道码。例如，频率合成器可接收指示期望的目标频率的信息并选择最合适于(或“响应于”)指示的目标频率的信道码。例如，因为特定的中间频带包括目标频率或者最接近于目标频率，所以它可被选择。选择的信道码随后可被应用于控制VCO 110的粗调的电路(诸如ABC单元130)。在这里，粗调可包括产生频率，将产生的频率与由选择的信道码指示的期望的中间频率相比较，随后迭代地调整(增加和/或减少)产生的频率直至产生的频率基本上等于中间频率。
例如，假设ABC单元130包括电容器组阵列，一系列频率比较可被用于选择/取消选择电容器组阵列中的各个电容器，以控制期望的中间频率的产生。最后，最终的信道码在粗调步骤期间被控制中间频率的选择的ABC单元130确定。
与粗调步骤一样，细调步骤可以各种方式被执行。扩展图1示出的示例，细调步骤可将PLL反馈环路连接到VCO 110，从而PLL电路进一步调整中间振荡频率直至其变得与目标频率相位同步。例如，图1的预分频器120是针对在PLL电路的不同部分可能存在的高速信号和相应的低速信号之间匹配的频率的目的改变频率大小的电路。为便于比较产生的频率(即，由VCO 110产生的频率)和参考信号(例如，由温度补偿晶体振荡器TCXO产生的频率)，预分频器120可被用于按一定的设置比率降低振荡频率。分频器140随后可被用于将由预分频器120提供的信号的频率进一步降低到与参考信号的频率符合的级别。在这里，由预分频器120和分频器140的组合提供的输出信号的频率可被Delta-Sigma调制器150控制，从而提供给相位频率检测器160的信号的频率例如是参考信号的单位倍数。
利用这些输入信号，相位频率检测器160检测参考信号和由VCO 110产生的频率调整的输出信号之间的差(频率和/或相位)。即，相位频率检测器160可被用于定量地计算由分频器140提供的信号的波形和参考信号的波形之间的差，从而产生表示检测的波形差的波形比较信号。该波形比较信号穿过电荷泵170和低通滤波器180的组合以产生与由相位频率检测器160提供的波形比较信号相应的控制电流。该控制电流随后可被用于细调由VCO110提供的输出信号的频率。
在频率合成器中调整VCO的输出的前述方法(例如，在粗调步骤期间使用二叉树搜索来设置控制中间频率的选择的信道码)工作相对良好，至少工作不好之前是这样。即，当错误的信道码(例如，因为噪声影响而由信道码位翻转造成的错误的信道码)被应用于ABC单元130时(其中，该错误的信道码与目标频率足够不同)，VCO调整过程可能停顿或锁定，有力地促使破坏性信道码错误校正操作发生。
图2和图3是示出在频率合成器上的错误信道码的影响的对比的概念示例。在这里，假设一个简单的3位信道码，但本领域的技术人员将认识到与本发明构思的实施例相一致的信道码可以更长(例如，7或8位)并且可使用不同的二进制搜索例程而不同地得出。
图2概念性地示出在粗调步骤期间信道码的成功确定。在粗调步骤期间，控制VCO110的输出的信道码可被确定(或被设置)，然后，结果产生的与该信道码相应的频率可被检测。产生的频率可以以各种方式被检测。例如，计数器或类似装置可被用来“计数”任意时间间隔(在下文中，被称为“检测间隔”)期间发生的输入信号周期的数量。通过比较结果的“计数值”和与目标频率相应的“参考值”，可能的信道码值的二叉树可被逻辑地遍历，直至识别出期望的信道码。在这里，二叉树可根据信道码的每一位的逐位比较值被搜索，直至完成粗调过程。
因此，参照图1和图2，参考值(例如，2200)响应于期望的目标频率被选择，而任意的(例如，默认的或初始的)信道码被ABC单元130施加以控制VCO 110的输出。由相位频率检测器160如之前描述那样进行结果的计数值和参考值的比较。在这里，假设如果计数值(对应于由VCO 110提供的输出信号的频率)大于参考值，则信道码的第一位被确定为“0”。可选地，如果计数值小于参考值，则第一信道码位被确定为“1”。以这种方式，包括可能的信道码值的二叉树逐位被遍历，直至确定完成的(或最终的)信道码。该最终的信道码随后被施加到VCO 110以限定粗调步骤的相应的中间频率。
因此，在图2中概念性地示出的包括可能的信道码值000、001、010、011、100、101、110和111的二叉树根据计数值和参考值的分别比较而从最高有效(例如，第一)位到最低有效(例如，最后)位被逐位遍历。在下文中，每个位相关的二叉树遍历比较可被称为二叉树搜索比较“阶段”。
因此，在二叉树搜索的第一阶段，与目标频率相应的参考值2200与从初始地设置的信道码(例如，3200)得到的计数值进行比较。在这里，由于初始的信道码(例如，100)近似地介于与标称的计数值400相应的最低信道码000和与标称的计数值6000相应的最高信道码111之间，所以该初始的信道码被选择。由于在这些假设之下的计数值3200大于参考值2200，所以信道码的第一位被设置为“0”并且二叉树搜索的第一阶段完成。在这点上，应该注意，计数值不必然是准确等于VCO 110的当前输出频率的固定值。而是，计数值将根据多种外部条件而变化，所述多种外部条件包括例如：频率合成器100的操作温度、施加到频率合成器100和/或VCO 110的一个或更多个操作电压和/或用于形成频率合成器100内的特定电路或电路元件的制作工艺的变化(在下文中，共同地统称为“PVT变化”)。
随着信道码的第一位被设置为“0”，二叉树搜索的第二阶段被执行。在这里，假设第一更新的信道码(即，从由第一阶段的执行造成的初始信道码到以第一位“0”开始的第一更新的信道码的改变而得到的编码)导致小于参考值2200的计数值1600。因此，信道码的第二位被确定为“1”。
类似地，随着信道码的第二位被设置为“1”，二叉树搜索的第三阶段被执行。在这里，假设第二更新的信道码(即，从由第二阶段的执行造成的第一更新的信道码到以第一位“0”和第二位“1”开始的第二更新的信道码的改变而得到的编码)导致大于参考值2200的计数值2400。因此，信道码的第三和最后位被确定为“0”。
尽管根据来源于所有先前执行的二叉树搜索阶段的信息，第一更新的信道码和第二更新的信道码的各自选择仍可被任意做出。例如，在由第一阶段确定信道码的第一位是“0”以后，只可能的最终的信道码值变为000、001、010和011。因此，第一更新的信道码可能是近似地介于最低可能的信道码000和最高信道码011之间的信道码(例如，001或010)。类似地，在由第一阶段和第二阶段确定信道码的第一位是“0”并且信道码的第二位是“1”以后，只可能的最终的信道码值变为010和011。因此，第二更新的信道码是在010和011之间选择的一个。
以这种方式，图2中所示的二叉树搜索(或二叉树遍历例程)将产生最终的信道码010，所述最终的信道码010标称上相应于与被正确地识别为最接近于目标频率(与参考值2200相应)的计数值2000相应的VCO输出频率。因此，最终的计数值010是合适的，粗调步骤被成功地完成。此外，假设与由图2的示例确定的最终的信道码010相应的合适选择的中间频率的接近，随后使用图1的PLL电路执行的细调步骤可进一步快速且有效地将中间频率调整到期望的目标频率。然而，这不是图3中所示的二叉树搜索例程的错误结果的情况。
图3概念地示出在粗调步骤期间未成功确定信道码。
针对图2的示例作出的相同的假设被归结到图3的示例。然而，由于PVT变化和/或噪声影响(例如，引起提供计数值的计数器的错误操作的亚稳态现象，或通过数据锁存触发器的错误指示等)，二叉树搜索的第一阶段错误地确定信道码的第一位是“1”，而不是正确的值“0”。即，尽管再次假设参考值2200，由于错误的计数值2000(正被提供到相位频率检测器160)而导致第一二叉树搜索阶段确定第一位的值为“1”。结果，第一阶段确定信道码的第一位是“1”。
因为即使当随后的第二阶段和第三阶段被正确地执行时，结果的最终的信道码100仍距合适地确定的最终的信道码010相对较远，所以在图3的示例中，与正被确定的信道码的最高有效位相关联的错误的程度证明是极其严重的。由于通过错误的最终的信道码选择的结果的中间频率距离期望的目标频率太远，因此图1的PLL电路可能不能充分地细调中间频率以产生目标频率。因此，尽管适当操作PLL，用于合适地选择中间频率的粗调步骤的失败还是阻碍频率合成器100产生期望的目标频率。即，频率合成器由于用于正确地选择信道码的粗调步骤的失败会导致锁定目标频率的失败。
用于锁定目标频率的频率合成器的失败通常妨碍主机装置的正确操作。因此，频率合成器外部的一些电路或控制器(例如，调制解调器)必须检测频率合成器的“锁定状态”，然后根据确定锁定状态是锁定失败状态，强制进行一些校正措施(例如，完整的中间频率和目标频率的重新确定，或者线性(逐个值)搜索全部可能的信道码等)。这样外部施加的锁定状态检测和锁定失败状态校正措施较慢且耗费资源，因此妨碍包含频率合成器的主机装置的整体性能，降低用户的体验。
认识到由于信道码的错误确定而导致锁定失败的频率合成器的可能性，以及由包含频率合成器的现代主机装置所使用的极其不期望的校正措施，本发明构思的实施例提供确保信道码的适当确定的频率合成器和/或操作频率合成器(或控制频率合成器的操作)的方法，其中，信道码的适当确定在没有外部监控以及信道码和/或中间频率的可能校正的情况下在粗调步骤期间选择适当的中间频率。结果，根据本发明构思的实施例的频率合成器更加可靠，不太可能进入锁定失败状态，并且在粗调步骤期间不需要与确定信道码相关的外部监控和控制信号的仲裁。
图4是示出根据本发明构思的实施例的频率合成器400的框图。
参照图4，频率合成器400通过振荡器410控制输出信号的产生，其中，输出信号的频率在在相对较宽的频带上是可变的(例如，根据设置的频率间隔)。除振荡器410之外，频率合成器400整体上包括频率决定器430和锁相器450。
振荡器410可以以各种方式被实施为例如压控振荡器(VCO)。频率决定器430整体上控制由振荡器410提供的输出信号的频率的确定。在示出的图4的示例中，频率决定器430包括：比较器433、信道码判定器决定器434和校正器435，其中，在本发明构思的特定实施例中，频率决定器434被实施为图1的自动组校正(ABC)单元130。
在本发明构思的特定实施例中，锁相器450可被实施为锁相环(PLL)电路。如关于图1所描述的示例，锁相器450可在细调步骤期间被用于对目标频率进行锁定，并且提供高度频率稳定的输出信号。因此，在本发明构思的特定实施例中，锁相器450可包括：图1的预分频器120、Delta-Sigma调制器150、相位频率检测器160、电荷泵170以及低通滤波器180。
除去锁相器450的细调步骤功能之外，振荡器410以这样的方式被控制：从产生与选择的信道码相应的中间(振荡)频率开始最终产生目标频率。如之前为了有效地支持宽频带，振荡器410可将宽频带划分为多个窄频带，可操作地，在多个窄频带之中选择特定频带，然后产生与选择的窄频带相应的中间频率。宽频带的划分和窄频带的选择可以各种方式被实现。然而，在本发明构思的特定实施例中，振荡器410将包括包含不同大小的电容器的电容器组阵列。窄频带可根据改变这些电容器的组合而被分别地限定。即，不同地确定(例如，开关控制的包含/排除)的排列在电容器组阵列中的电容器的组合可通过应用选择的信道码而被确定，其中，结果电容限定由振荡器410产生的输出信号的中间频率。
因此，在示出的图4的实施例中，频率决定器430将被用于响应于如通过随后更新的信道码控制的振荡器410的振荡频率以及响应于期望的目标频率，迭代地(例如，逐层的二叉树搜索)确定最终的信道码。然而，与上面描述的其他频率合成器不同，图4的频率合成器能够在信道码的确定期间内部地检测信道码中的错误，并且在没有外部控制电路的介入的情况下校正任何检测到的错误。
例如，可被实施为二进制比较器的比较器433可被用于通过针对每层比较振荡器410的“输出值”和响应于目标频率选择的参考值，来执行逐层的二叉树搜索。在此，振荡器410的输出值可以是由计数器响应于振荡器410的产生的频率而生成的计数值。在每个二叉树搜索比较阶段期间，比较器433将“比较信号”提供给信道码决定器434。
响应于比较信号，信道码决定器434例如逐位确定最终的信道码。因此，与前面的描述一致，如果振荡器410的输出值被确定为大于参考值，则结果的比较信号将使得信道码决定器434确定在当前二叉树搜索阶段中确定的位应该为“0”，或者如果振荡器410的输出值被确定为小于参考值，则结果的比较信号将使得信道码决定器434确定在当前二叉树搜索阶段中确定的位应该为“1”。
在这些假设下，本领域的技术人员将理解图4中所示的频率决定器430的比较器443和信道码决定器434的组合可被用于有效地执行图2中所描述的信道码确定方法。即，在未产生错误的信道码位的情况下，参考值(例如，2200)与逐层更新的输出值(例如，3200、1600和2400)的逐层比较将容易地确定与期望的目标频率相关的适当的信道码(例如，010)。因为二叉树的逐层遍历沿着使得更新的输出值与参考值更加接近地一致这样的方向正确地进行，所以出现该结果。随着参照图2描述的示例，由频率决定器430确定的最终的信道码010被最终施加到振荡器410，以便在可能的中间频率之中产生最接近期望的目标频率的中间频率。
然而，在与关于图3所描述的错误的信道码位在粗调步骤期间产生的情况相似的情况下，图4中所示的校正器435进入特殊的考虑。例如，校正器435可被用于计算在给定的二叉树搜索阶段期间振荡器410的输出值与参考值之间的“差值”。如果计算的差值超出针对该阶段所设立的范围，则校正器435将产生使得信道码决定器434校正(例如，翻转)错误的信道码位的校正信号。因此，信道码决定器434可被理解为响应于由比较器433提供的比较信号和由校正器435提供的校正信号，逐层确定信道码。在本上下文中，比较信号和校正信号可以以各种方式被定义(例如，定义为高/低切换控制信号、一个或更多个数字位或标志位、控制数据包的一部分等)。
将图3的示例应用到图4中所示的示例，在执行第一二叉树搜索阶段期间，最高有效位被错误地确定为“1”。该确定导致例如与参考值2200比较的第一更新的输出值5200(例如，介于3600与6000之间的值)。假设适当的“阶段范围”(即，与输出值和参考值之间的二叉树搜索阶段相关的‘正常范围’)被设立，校正器435将检测与当前阶段相关联的位的确定中的错误。然后该错误可通过信道码决定器434被校正。就这点而言，可经验性地确定各个阶段范围，并且考虑到目标频率，随着正在确定的信道码趋近于适当的信道码，各个阶段范围将通常随着每个连续的二叉树搜索阶段而减小，
如参照图6、图7、图8和图9将更加详细的描述，针对关于图2和图3所描述的示例的示例性阶段范围可包括第一阶段范围+/-1600。因此，假设在前述的示例中，基于确定信道码的第一位是“1”选择与标称的输出值5200相应的第一更新的信道码110，则校正器435将确定结果的差值3000(即，5200-2200)超出第一阶段范围1600，因此很可能已经产生信道码位错误。响应于由校正器435提供的相应的校正信号，信道码决定器434可容易地校正信道码位错误。
不同的方法可被用于有效校正信道码中检测的错误(即，一位或更多位)。所有这样的方法可被理解为“无效”一个或更多个二叉树搜索阶段的确定结果。因此，在前述示例中，二叉树搜索的第一阶段的确定结果响应于由校正器提供的校正信号可被无效。无效可包括，例如，完整地重新确定无效的确定结果，或者仅翻转存储在频率决定器430(例如，信道码决定器434)的寄存器中的所述位的比特值。
继续进行图3和图4所示的工作示例，信道码决定器434可通过返回到初始信道码‘100’并且重新执行二叉树搜索的第一阶段，来无效被确定为第一阶段的结果的第一更新的信道码‘110’，。以这种方式，通过包括结合信道码决定器434操作的校正器435，来阻止错误的信道码的最终产生。本领域的技术人员将认识到，二叉树搜索的每个阶段可具有分配给其的相应的阶段范围，校正器435可被用于针对每个阶段产生作为错误检测手段的随后与阶段范围比较的差值，以便定义校正信号的性质或状态。
关于校正器435的操作，差值的确定或者差值与阶段范围的比较本身可能经受一个或更多个错误数据位的罕见情况是可能存在的。即，正确地确定更新的信道码可由于超出相应的阶段范围而被错误地中止是可能的。在这样的情况下，涉及信道码位翻转的校正措施可在粗调步骤期间将一个或多个错误实际地引入到确定的信道码中。因此，每当计算的差值被确定为超出阶段范围时，本发明构思的特定实施例可提供指向重新执行差值计算和/或重新比较(重新)计算的差值与阶段范围的一个或更多个附加步骤。这样用于差值的计算以及差值与阶段范围的比较的递归方法将显著地减小由于错误地计算的差值和/或差值与阶段范围的错误比较而引入一个或更多个信道码错误的可能性。
在这样的规定下，如果再次确定差值超出阶段范围，则校正器435可确信地确定在之前执行的二叉树搜索阶段中已经发生错误，相应的确定结果可被无效，诸如通过对最近的确定的信道码位进行位翻转。在本发明构思的某些实施例中，这种类型的在位翻转错误校正方法之后的更高确信度错误检测可比完整的重新执行信道码确定阶段更加快速地被执行。
在前述的实施例中，提供到相位频率检测器160的参考值可使用例如温度补偿晶体振荡器(TCXO)来被精确地产生。在特定实施例中，振荡器410的振荡频率可使用类似预分频器120的装置，以恒定速率(向上或向下)调整。之后，可通过预分频器120来将参考值与从预分频器120的输出获得的输出值(例如，计数值)进行(相位或频率)比较，其中，可根据通过接收来自相位频率检测器160的差信号的电荷泵170和低通滤波器180的组合而产生的电流，来调整由振荡器410提供的输出信号的频率。
图5是示出根据本发明构思的实施例的频率合成器500的框图。
参照图5，频率合成器500在操作和配置上分别类似于图1的频率合成器100和图4的频率合成器400。然而，图5的频率合成器500在一个示例中进一步示出频率决定器530(例如，自动组校准或ABC单元)，所述频率决定器530包括：控制单元531、计数器532、第一比较器533、信道码决定器534、减法器535以及第二比较器536。在此，计数器532和第一比较器533可被包括在图4的二进制比较器433中。此外，减法器535和第二比较器536可被包括在图4的校正器435中。
如以下在某些附加细节上的描述，ABC单元530被配置为执行关于图4更一般地描述的包括产生施加到信道码决定器534的比较信号和校正信号的控制功能。使用该方法，通过信道码决定器迭代(例如，逐位)产生的信道码可被用于控制压控振荡器(VCO)510的频率。如之前所描述的实施例，VCO510被配置为提供这样的输出信号：所述输出信号在频率上覆盖已经被分为多个相对较窄的频带(或中间频带)的相对较宽的频带。
例如，通过VCO 510响应于控制选择VCO 510的构成电容器组阵列中的电容器的当前信道码而提供的当前输出信号可通过预分频器520，以便随后将具有适当的幅度和/或频率的比例信号施加到计数器532。通过计数器532在定义的计数时间段期间对从预分频器520接收的比例信号进行计数，以产生指示VCO 510的当前输出信号的频率的相应的当前计数值。控制单元531可被用于产生控制定义计数器532的计数时间段的适当的控制信号。因此，在二叉树搜索的每个阶段，当前计数值被施加到第一比较器533和减法器535。
在图5的示例中，假设控制单元531将响应于VCO输出信号的目标频率而产生的参考值提供给第一比较器533和减法器535。通过第一比较器533的计数值与参考值的比较产生以上描述的比较信号的一个可能版本，其中，比较信号随后可被提供给信道码决定器534，以便根据通过比较信号控制的二叉树遍历来确定信道码。即，信道码决定器534可基于由第一比较器533提供的比较信号来确定一个或更多个信道码位。例如，如果比较信号指示计数值大于参考值，则信道码决定器534可确定正在由当前二叉树搜索阶段确定的当前信道码位应该是“0”。可选地，如果比较信号指示计数值小于参考值，则信道码决定器534可确定当前信道码位应该是“1”。
然而，与许多现代的频率合成器不同，根据本发明构思的实施例的频率合成器不仅仅依赖输出值(即，计数值)和参考值的比较来确定最终的信道码。而是，本发明构思的实施例额外提供能够无效错误的信道码位确定的校正信号。由于该信道码错误检测和校正可在频率合成器内部被执行，并且使用逐级的信道码检测方法，因此不会体验在频率合成器操作中由于在粗调步骤期间选择错误的中间频率的信道码的错误确定而导致的显著劣化。
例如，图5的减法器535计算性地将从计数器532接收的计数值和从控制单元531接收的参考值中的一个与另一个相减，以产生针对二叉树搜索的当前阶段的相应的差值。然后在第二比较器536中将所得的差值与从二叉树搜索的当前阶段定义并由控制单元531提供的阶段范围值进行比较。以这种方式，第二比较器536可产生被施加到信道码决定器534和/或控制单元531的校正信号的一个可能的版本。
在差信号超出当前阶段范围值的情况下，控制单元531和/或信道码决定器534可确定在当前信道码位的确定中已经发生错误，因此，进一步确定校正错误的信道码位。因此，只要二叉树搜索以指示VCO输出信号的频率的输出值(根据逐个阶段定义的范围值)趋近于指示目标频率的参考值的方式进行，二叉树搜索就继续进行下一阶段，直到完整的或最终的信道码被确定。然而，在二叉树搜索的给定阶段导致发散的结果(即，差值超出阶段范围)的情况下，使用多个可能的方法(例如，位翻转、重新确定一个或更多个信道码位、重新执行一个或更多个二叉树搜索阶段)之一来无效二叉树搜索的当前阶段的结果。
图6和图7概念性地示出与图5中示出的本发明构思的实施例相关的二叉树搜索的两个(2)示例。这里，如之前参照图2和图3，假设3位信道码示例。
图6概念性地示出成功的(无错误的)二叉树搜索进展的示例。针对图5和图6做出与关于图1和图2做出的假设相似的假设。因此，假设参考值2200由控制单元531提供给第一比较器533和减法器535。第一阶段范围1600由控制单元531设置并被提供给第二比较器536，并且初始信道码由控制单元531选择并被应用于信道码决定器534，其中，该初始信道码导致相应计数值3200。
由于3200大于2200，因此由第一比较器533产生的结果比较信号促使信道码决定器534确定信道码的第一位应为“0”。此外，在二叉树搜索的第一阶段期间，由减法器535产生的差值是1000，其小于定义的第一阶段范围1600。因此，与第一阶段相应的信道码确定结果被视为正确，信道码决定器534将信道码的第一位设置为“0”，并且二叉树搜索进行到第二阶段。作为无错误的结果，第一阶段信道码确定、第一更新的信道码(第一位为“0”的信道码)被有效地应用于VCO 510，VCO 510反过来产生具有与现在存储在信道码决定器534中的第一更新的信道码相应的第一更新频率的输出信号。因此，第一更新频率产生相应的计数值1600。
在二叉树搜索的第二阶段，由于1600小于2200，因此由第一比较器533产生的结果比较信号促使信道码决定器534确定信道码的第二位应为“1”。此外，在二叉树搜索的第二阶段期间，由减法器535产生的差值为600，其小于定义的第二阶段范围800。因此，与第二阶段相应的信道码确定结果被视为正确，信道码决定器534将信道码的第二位设置为“1”，并且二叉树搜索进行到第三阶段。作为无错误的结果，第二阶段信道码确定、第二更新的信道码(第一位为“0”且第二位为“1”的信道码)被有效地应用于VCO 510，VCO 510反过来产生具有与现在存储在信道码决定器534中的更新的信道码相应的第二更新频率的输出信号。因此，第二更新频率产生相应的计数值2400。
在二叉树搜索的第三阶段，由于2400大于2200，因此由第一比较器533产生的结果比较信号促使信道码决定器534确定信道码的第三(和最终)位应为“0”。此外，在二叉树搜索的第三阶段期间，由减法器535产生的差值为200，其小于定义的第三阶段范围400。因此，与第三阶段相应的信道码确定结果被视为正确，信道码决定器534将信道码的第三位设置为“0”，并且二叉树搜索完成了与最接近于目标频率(即，与参考值2200相比的相应计数值2000)的中间频率相应的最终信道码010。也就是说，作为无错误的结果，第三(和最终)阶段信道码确定、第三(和最终)更新的信道码(最终信道码010)被有效地应用于VCO 510，VCO510反过来产生具有适当的中间频率的输出信号。
因此结束粗调步骤，并且频率合成器500现在可使用细调环路(例如，PLL)将VCO510的输出(即，中间频率)朝目标频率进一步调整。
与图6相比，图7概念性地示出错误的二叉树搜索进展的示例。针对图5和图7做出与关于图1和图2做出的假设相似的假设。因此，假设参考值2200由控制单元531提供给第一比较器533和减法器535。第一阶段范围1600由控制单元531设置并被提供给第二比较器536，并且初始信道码由控制单元531选择并被应用于信道码决定器534，其中，该初始信道码导致相应计数值3200。
不管3200大于2200的事实，假设在第一阶段确定结果期间产生位错误。因此，不是由第一比较器533产生的结果比较信号促使信道码决定器534确定信道码的第一位应为“0”，而是第一位被错误地确定为“1”。然而，在二叉树搜索的第一阶段期间，由减法器535产生的差值是2600(4800-2200)，其超过定义的第一阶段范围1600。因此，与第一阶段相应的信道码确定结果被视为错误，并且控制单元531和/或信道码决定器534的组合无效对信道码的第一位的确定。
第一位的无效(例如，将第一位从“1”位翻转为“0”，或者重新确定信道码的第一位，接着由相应校正信号进行认可)允许二叉树搜索进行到第二阶段。之后，假设二叉树搜索的第二阶段和第三阶段被无错误地执行，如之前关于图6所述。
如之前提到的，可使用不同的方法来确定适当数量的信道码位、信道码确定阶段、各个阶段范围和无效过程。
图8是概述根据本发明构思的特定实施例的用于在频率合成器的粗调步骤期间确定信道码的方法的流程图。在该示例中参考图5和图8。
响应于针对VCO 510的输出选择期望的目标频率，控制单元531选择与最接近于目标频率的中间频率相关的相应参考值(或者将目标频率包括在相应中间频率范围内)(1001)。在参考值被设置之后，控制单元531选择初始信道码(1003)。初始信道码可由控制单元531以各种方式选择以根据可行的信道码值的二叉树搜索开始信道码确定。例如，可根据VCO频率的整个范围中最高中间频率和最低中间频率的大约一半的中间频率来选择初始信道码。
然后，将参考值与指示从初始信道码的应用所导致的VCO 510的输出的输出值进行比较(1005)。如果参考值与输出值的比较导致落入针对当前阶段建立的阶段范围内的差值(1007＝是)，则将输出值与参考值进行进一步比较(1013)。然而，如果参考值与输出值的比较导致落在针对当前阶段建立的阶段范围之外的差值(1007＝否)，则针对二叉树搜索的当前阶段执行无效过程(1009)。
在本发明构思的特定实施例中，在无效过程后将重新执行一个或更多个之前执行的阶段(1011)。例如，当前阶段可重复以下步骤：确定信道码(1003)、返回将再次与参考值比较的相同信道码(1005)。
然而，假设参考值与输出值之间的差值没有超过阶段范围(1007＝是)，则输出值与参考值的比较将导致两种情况之一。要么输出值将大于参考值(1013＝是)，要么输出值将小于参考值(1013＝否)。如果前一种情况为真，则当前正被确定的信道码位将是“0”(1015)，如果后一种情况为真，则正被确定的信道码位将是“1”(1017)。
由于图8中示出的方法是迭代(逐阶段)处理，在确定每个信道码位之后，对最终信道码搜索的所有位是否已被确定做出确定(1019)。若额外信道码位必须被确定(1019＝否)，则方法返回到(1003)，并且执行二叉树搜索的下一阶段。若所有信道码位已被确定(1019＝是)，则确定最终的信道码，并且最终的信道码可被用于将适当的中间频率定义为频率合成器500的完成的粗调步骤的结果。
图9是概述根据本发明构思的特定实施例的用于在频率合成器的粗调步骤期间确定信道码的方法的流程图。在该示例中参考图5、图8和图9。
这里，在图9的流程图中概述的方法在各方面与在图8的流程图中概述的方法相似，除了(1007＝否)时到达的流程图分支。这里，不是进行无效确定和至少重新执行当前阶段(图10中的1009、1011)，而是将从当前阶段错误确定的位进行反转(或翻转)以产生无错误的信道码位(1109)。
在图8和图9中概述的粗调步骤方法可分别被并入在图10中概述的总体调整方法中，在该示例中参考图4、图8、图9和图10。
振荡器410产生与由频率决定器430应用的信道码相应的振荡频率(1201)。振荡器410可包括包含各种大小的电容器的电容器组阵列。在这样的实施例中，在振荡器410内选择电容器的唯一组合的信道码将促使振荡器410产生与不同信道码的范围一一对应的多个中间频率之一。
使用粗调环路，可通过响应于振荡器410的振荡频率和参考频率更新信道码(1203)以及检测和校正信道码的任何错误确定的位(1205)来确定最终(和正确)的信道码。在通过使用粗调环路确定最终的信道码(正确地选择最接近的中间频率)之后，可通过使用细调环路(例如，锁相器450)检测并校正振荡频率与目标频率之间的残余相位差。
通过将信道码错误检测和校正方法整合到通过执行二叉树搜索所产生的信道码的产生中，可避免与频率合成器的粗调相关的昂贵的性能问题。如本说明书所述的通过本发明构思的实施例执行的方法可以以硬件、软件或者硬件和软件的组合来实现。如果这些方法以软件来实现，则可提供存储一个或更多个程序(即，软件模块)的计算机可读存储介质。存储在计算机可读存储介质中的一个或更多个程序被配置为由一个或更多个处理器执行。一个或更多个程序包括用于使电子装置执行根据在本发明构思的权利要求书和/或说明书中叙述的实施例的方法的指令。
这些程序(即，软件模块或软件)可被存储在随机存取存储器(RAM)、包括闪存的非易失性存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、磁盘存储装置、致密盘ROM(CD-ROM)、数字多功能盘(DVD)或其他形式的光存储装置和磁带中。
尽管已经参照本发明构思的特定说明和明确描述的实施例示出和描述了本发明构思，但是本领域技术人员将理解，在不脱离由权利要求限定的本发明构思的范围的情况下，可进行形式和细节上的各种改变。

Claims (18)

1.一种频率合成器，包括：
振荡器，被配置为产生与第一信道码相应的振荡频率，第一信道码包括多个第一比特值；
频率决定器，被配置为：
(i)通过将与振荡频率相应的输出值和与目标频率相应的参考值进行比较来确定第一信道码的所述多个第一比特值中的比特值；
(ii)通过将输出值和参考值之间的差值与预定阶段范围值进行比较，对确定的比特值执行错误校正；
重复执行上面的操作(i)和(ii)，直到第二个信道码的多个第二比特值的全部基于上面的操作(i)和(ii)被确定；
锁相器，被配置为基于第二信道码将振荡频率细调到目标频率。
2.如权利要求1所述的频率合成器，其中，频率决定器被配置为使用二叉树搜索来对振荡频率进行粗调，其中，二叉树搜索的每个阶段产生相应的二叉树搜索结果。
3.如权利要求2所述的频率合成器，其中，频率决定器包括：
第一比较器，被配置为在二叉树搜索的每个阶段期间将输出值与参考值进行比较以产生比较信号；
校正器，被配置为通过在二叉树搜索的每个阶段期间将输出值与参考值之间的差值与阶段范围值进行比较来产生校正信号，其中，在确定所述差值超过阶段范围值时，校正信号指示信道码中存在错误；
信道码决定器，被配置为响应于比较信号和校正信号来确定比特。
4.如权利要求3所述的频率合成器，其中，频率决定器还包括：控制器，被配置为将参考值提供给第一比较器和校正器。
5.如权利要求4所述的频率合成器，还包括：计数器，被配置为接收振荡频率并产生计数值作为输出值。
6.如权利要求5所述的频率合成器，其中，校正器包括：
减法器，被配置为接收计数值和参考值并产生所述差值；
第二比较器，被配置为接收所述差值和阶段范围值并产生校正信号。
7.如权利要求6所述的频率合成器，其中，校正信号被提供给信道码决定器和控制器中的至少一个。
8.如权利要求7所述的频率合成器，其中，在接收到指示信道码中存在错误的校正信号时，控制器被配置为促使信道码决定器将至少一个二叉树搜索结果无效。
9.如权利要求8所述的频率合成器，其中，信道码决定器被配置为在将所述至少一个二叉树搜索结果无效时将至少一个信道码位进行反转。
10.如权利要求8所述的频率合成器，其中，控制器被配置为促使信道码决定器重新执行二叉树搜索的至少一个阶段。
11.如权利要求3所述的频率合成器，其中，振荡器是包括电容器组阵列的压控振荡器(VCO)，频率决定器是被配置为将信道码应用于电容器组阵列以控制振荡频率的产生的自动组校准(ABC)单元。
12.如权利要求8所述的频率合成器，其中，
控制器被配置为通过重新执行二叉树搜索的相应阶段而使最近确定的信道码位被重新确定来将所述至少一个二叉树搜索结果无效。
13.一种用于提供具有目标频率的输出信号的频率合成器，所述频率合成器包括：
压控振荡器(VCO)，被配置为产生输出信号；
第一调整环路，被配置为响应于基于目标频率选择的信道码将输出信号粗调到中间频率，其中，第一调整环路被配置为在使用信道码决定器的粗调期间校正信道码的确定中的错误，并且信道码的确定中的错误校正参考二叉树搜索的每个阶段的阶段范围来执行,其中，信道码决定器被配置为通过使用二叉树搜索来确定信道码；
第二调整环路，被配置为基于完成第一调整环路，将输出信号从中间频率细调到目标频率。
14.如权利要求13所述的频率合成器，其中，VCO在包括多个中间频率的宽频率范围内可调，每个中间频率与多个信道码之一唯一相关。
15.如权利要求13所述的频率合成器，其中，第一调整环路还包括：
控制器，被配置为提供二叉树搜索的每个阶段的阶段范围值，并响应于目标频率来提供参考值；
预缩放器，被配置为接收输出信号并将输出信号转换为比例信号；
计数器，被配置为接收比例信号并产生指示输出信号的频率的计数值；
第一比较器，被配置为接收计数值和参考值并产生比较信号；
校正器，被配置为从计数值和参考值产生差值，并将所述差值与阶段范围值进行比较以产生校正信号，
其中，信道码决定器被配置为响应于比较信号和校正信号来确定信道码。
16.如权利要求13所述的频率合成器，其中，第二调整环路包括锁相环(PLL)电路。
17.一种频率合成器，包括：
压控振荡器(VCO)，被配置为产生包括多个中间频率的频率，其中，所述多个中间频率与多个信道码一一对应；
频率决定器，被配置为：
在接收到识别VCO的目标频率的指令时，控制VCO的粗调步骤，使得VCO产生具有所述多个中间频率之中的期望的中间频率的输出信号，
其中，粗调步骤通过将与目标频率相应的参考值和指示输出信号的输出信号进行比较来产生比较信号，通过确定参考值与输出值之间的差值是否超过阶段范围值来产生校正信号，使得频率决定器响应于比较信号和校正信号来遍历根据所述多个信道码产生的二叉树搜索。
18.如权利要求17所述的频率合成器，其中，频率决定器被配置为逐阶段地遍历二叉树，二叉树搜索的每个阶段确定与期望的中间频率相应的最终的信道码的至少一位。
CN201511021609.8A 2015-01-02 2015-12-31 频率合成器和控制频率合成器的方法 Active CN105763189B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0000125 2015-01-02
KR1020150000125A KR102375949B1 (ko) 2015-01-02 2015-01-02 주파수 합성기의 출력을 제어하기 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
CN105763189A CN105763189A (zh) 2016-07-13
CN105763189B true CN105763189B (zh) 2021-03-16

Family

ID=56287041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511021609.8A Active CN105763189B (zh) 2015-01-02 2015-12-31 频率合成器和控制频率合成器的方法

Country Status (3)

Country Link
US (1) US9762220B2 (zh)
KR (1) KR102375949B1 (zh)
CN (1) CN105763189B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2533556A (en) * 2014-12-16 2016-06-29 Nordic Semiconductor Asa Oscillator calibration
WO2018083084A1 (en) * 2016-11-04 2018-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Nr absolute sync frequency allocations
US9954543B1 (en) 2017-02-08 2018-04-24 Hong Kong Applied Science and Technology Research Institute Company, Limited Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
US10615808B1 (en) 2018-09-14 2020-04-07 Qualcomm Incorporated Frequency synthesis with accelerated locking
US10374651B1 (en) 2018-09-29 2019-08-06 Qualcomm Incorporated Systems and methods of relocking for locked loops

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU819976A1 (ru) * 1977-04-06 1981-04-07 Воронежское Конструкторское Бюрорадиосвязи Синтезатор частот
US4490688A (en) * 1981-04-06 1984-12-25 Motorola, Inc. Digital and analog phase detector for a frequency synthesizer
CN1278675A (zh) * 1999-06-18 2001-01-03 Lg情报通信株式会社 数字锁相环电路
CN1370351A (zh) * 1999-08-30 2002-09-18 汤姆森许可贸易公司 锁相环的相位检测器
WO2006029511A1 (en) * 2004-09-13 2006-03-23 Nortel Networks Limited Method and apparatus for synchronizing internal state of frequency generators on a communications network
CN101227189A (zh) * 2006-10-20 2008-07-23 慧国(上海)软件科技有限公司 频率合成器、自动频率校正电路及频率校正方法
CN103716040A (zh) * 2014-01-19 2014-04-09 中国人民解放军国防科学技术大学 一种滤波器带宽校准电路
CN104135285A (zh) * 2014-08-07 2014-11-05 上海交通大学 一种频率校准电路及其方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132818A (ja) 1992-10-19 1994-05-13 Fujitsu Ltd 位相同期回路の誤動作防止回路
KR100498411B1 (ko) 1997-10-24 2005-12-08 삼성전자주식회사 주파수동기제어방법및이를수행하는위상동기루프
JP2000049599A (ja) 1998-07-27 2000-02-18 Nec Eng Ltd フレーム位相同期回路
US7103127B2 (en) * 2001-03-30 2006-09-05 Skyworks Solutions, Inc. System for controlling the frequency of an oscillator
US6806786B1 (en) * 2001-05-15 2004-10-19 Rf Micro Devices, Inc. Phase-locked loop with self-selecting multi-band VCO
US6911850B2 (en) 2001-05-17 2005-06-28 Thine Electronics, Inc. Semiconductor integrated circuit
US7062229B2 (en) * 2002-03-06 2006-06-13 Qualcomm Incorporated Discrete amplitude calibration of oscillators in frequency synthesizers
US6903613B1 (en) * 2002-12-20 2005-06-07 Cypress Semiconductor Corporation Voltage controlled oscillator
US6774732B1 (en) 2003-02-14 2004-08-10 Motorola, Inc. System and method for coarse tuning a phase locked loop (PLL) synthesizer using 2-PI slip detection
US7349514B2 (en) 2003-04-01 2008-03-25 Seiko Epson Corporation Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector
US7034624B1 (en) 2003-12-11 2006-04-25 Analog Devices, Inc. Digitally-realized signal generators and methods
TWI241069B (en) * 2004-11-12 2005-10-01 Ind Tech Res Inst Automatically calibrated frequency-synthesis apparatus
US7801262B2 (en) 2005-10-19 2010-09-21 Texas Instruments Incorporated All digital phase locked loop architecture for low power cellular applications
US7332973B2 (en) 2005-11-02 2008-02-19 Skyworks Solutions, Inc. Circuit and method for digital phase-frequency error detection
KR100817286B1 (ko) * 2005-11-25 2008-03-27 삼성전자주식회사 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법
US20070205835A1 (en) * 2006-01-03 2007-09-06 Eric Iozsef Robust locking/tuning in a multi-rate, multi-range phase locked loop
US7382199B2 (en) * 2006-02-03 2008-06-03 Nanoamp Solutions, Inc. Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
US7375563B1 (en) * 2006-04-07 2008-05-20 Pericom Semiconductor Corp. Duty cycle correction using input clock and feedback clock of phase-locked-loop (PLL)
KR100738360B1 (ko) * 2006-05-11 2007-07-12 한국과학기술원 고속 개루프 자동 주파수 보정 회로를 가지는 위상 고정루프
KR100847686B1 (ko) * 2006-10-12 2008-07-23 (주)에프씨아이 연속적 뱅크 보정장치를 구비하는 ｐｌｌ 및 ｐｌｌ의 언록방지 방법
CN101188420A (zh) * 2006-11-16 2008-05-28 普诚科技股份有限公司 可自动校正振荡频率范围的回路系统及其相关方法
KR100910531B1 (ko) 2007-09-11 2009-07-31 삼성전기주식회사 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
KR101316890B1 (ko) 2007-11-08 2013-10-11 삼성전자주식회사 주파수 합성기의 주파수 보정장치 및 그 방법
KR100925156B1 (ko) 2007-11-26 2009-11-05 (주)카이로넷 적응 주파수 보정 장치 및 이를 포함하는 광대역 주파수합성기
CN102075181B (zh) * 2009-11-24 2012-07-25 无锡爱睿芯电子有限公司 频率合成器及锁频环
JP5270524B2 (ja) 2009-12-10 2013-08-21 富士通テレコムネットワークス株式会社 クロック位相同期回路
US8570113B2 (en) * 2010-06-23 2013-10-29 Advanced Micro Devices, Inc. Digital VCO calibration method and apparatus
US9065454B2 (en) * 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration
CN103036560B (zh) * 2012-12-13 2016-01-13 广州润芯信息技术有限公司 锁相环、其闭环频率自动校准电路及方法
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU819976A1 (ru) * 1977-04-06 1981-04-07 Воронежское Конструкторское Бюрорадиосвязи Синтезатор частот
US4490688A (en) * 1981-04-06 1984-12-25 Motorola, Inc. Digital and analog phase detector for a frequency synthesizer
CN1278675A (zh) * 1999-06-18 2001-01-03 Lg情报通信株式会社 数字锁相环电路
CN1370351A (zh) * 1999-08-30 2002-09-18 汤姆森许可贸易公司 锁相环的相位检测器
WO2006029511A1 (en) * 2004-09-13 2006-03-23 Nortel Networks Limited Method and apparatus for synchronizing internal state of frequency generators on a communications network
CN101227189A (zh) * 2006-10-20 2008-07-23 慧国(上海)软件科技有限公司 频率合成器、自动频率校正电路及频率校正方法
CN103716040A (zh) * 2014-01-19 2014-04-09 中国人民解放军国防科学技术大学 一种滤波器带宽校准电路
CN104135285A (zh) * 2014-08-07 2014-11-05 上海交通大学 一种频率校准电路及其方法

Also Published As

Publication number Publication date
KR102375949B1 (ko) 2022-03-17
US20160197601A1 (en) 2016-07-07
US9762220B2 (en) 2017-09-12
CN105763189A (zh) 2016-07-13
KR20160083695A (ko) 2016-07-12

Similar Documents

Publication Publication Date Title
CN105763189B (zh) 频率合成器和控制频率合成器的方法
CA2555468C (en) Improvement of the coarse tuning time in pll with lc oscillator
US8519757B2 (en) Apparatus and method for frequency calibration in frequency synthesizer
US8098110B2 (en) Phase locked loop apparatus with selectable capacitance device
US8013682B2 (en) Frequency synthesizer and method for controlling same
US8487707B2 (en) Frequency synthesizer
US7511579B2 (en) Phase lock loop and operating method thereof
US20130278347A1 (en) Compensation for digitally controlled oscillator apparatus and method
US20140009192A1 (en) Clock generation circuit and method for controlling clock generation circuit
US7646223B2 (en) Phase locked loop circuit having set initial locking level and control method thereof
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
KR100738360B1 (ko) 고속 개루프 자동 주파수 보정 회로를 가지는 위상 고정루프
WO2012088625A1 (en) Phase-frequency detection method
US11764793B2 (en) Circuit and calibration method of all-digital phase-locked loop circuit
US20120242415A1 (en) Pll circuit and control method thereof
US10491226B1 (en) Method, processing circuit, and wireless communication device capable of tuning current provided for DCO to lower current level as far as possible
JP2007067635A (ja) 半導体集積回路
EP2647127B1 (en) Phase-locked loop control voltage determination
US10630301B1 (en) Temperature-dependent phase-locked loop (PLL) reset for clock synthesizers
US20230092151A1 (en) Semiconductor integrated circuit, electronic device, and frequency detecting method
US11171658B1 (en) Semiconductor integrated circuit, electronic device, and method of detecting frequency
CN115333532A (zh) 全数字锁相回路及其校正方法
CN117176146A (zh) 提升跳频速度的方法及应用
US20070120610A1 (en) Method for reducing phase lock time and jittering and phase lock loop using the same
KR101462799B1 (ko) 주파수 합성기 및 그 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant