CN117176146A - 提升跳频速度的方法及应用 - Google Patents
提升跳频速度的方法及应用 Download PDFInfo
- Publication number
- CN117176146A CN117176146A CN202311193940.2A CN202311193940A CN117176146A CN 117176146 A CN117176146 A CN 117176146A CN 202311193940 A CN202311193940 A CN 202311193940A CN 117176146 A CN117176146 A CN 117176146A
- Authority
- CN
- China
- Prior art keywords
- oscillator
- frequency
- frequency hopping
- selecting
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 230000008859 change Effects 0.000 claims description 14
- 230000007613 environmental effect Effects 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000003491 array Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 238000004590 computer program Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种提升跳频速度的方法及应用，该方法包括以下步骤：依次选取多个振荡器，设置电容阵列的控制码字，在设定计时时间内进行计数，记录多组计数数据；基于所述多组计数数据和输入参数，选取所述振荡器及其电容阵列的控制码字值，其中所述输入参数与目标输出频率关联；在所述振荡器的输出频率稳定后频率锁定，完成一次跳频。该方法能够有效节省每次跳频的粗调和中调时间，提高跳频的速度。
Description
技术领域
本发明是关于数字电路领域，特别是关于一种提升跳频速度的方法及应用。
背景技术
目前，现有的跳频技术方案受制于寄存器读写、振荡器校准、锁定时间等问题，跳频速度受限。
基于锁相环基本结构来实现跳频，其中数字锁相环DPLL(Digital Phase LockLoop)使用数控振荡器DCO(Digital-Controlled Oscillator)，模拟锁相环APLL(AnalogPhase-Locked Loop)使用压控振荡器VCO(Voltage Controlled Oscillator)。数字锁相环各模块主要由数字电路实现控制，模拟锁相环主要由模拟电路来实现，不同锁相环在频率锁定的过程中，基本上都由粗调、中调和精调三个调节过程组成。
除了上述的三个调整过程，系统还需要输入参考频率信息、温度补偿信息、期望输出频率的信息等，以及相关的一些参数设置。前述信息都是通过配置寄存器来实现的，且配置寄存器的过程也会影响跳频时间。
因此可知，跳频时间基本上由粗调、中调、精调和配置寄存器的时间决定。对于现有的技术方案，其在跳频的各个环节都有可提升的地方，比如每次跳频都需要执行粗调、中调和精调的完整过程，寄存器读写需要消耗较长的时间。本发明基于上述方面进行改进以减少跳频时间，解决快速跳频的问题。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种提升跳频速度的方法及应用，其能够节省每次跳频的粗调和中调的时间，提高跳频的速度。
为实现上述目的，本发明的实施例提供了一种提升跳频速度的方法。
在本发明的一个或多个实施方式中，所述方法包括：依次选取多个振荡器，设置开关电容阵列码字，在设定计时时间内进行计数，记录多组计数数据；基于所述多组计数数据和输入参数，选取所述振荡器及其电容阵列的控制码字值，其中所述输入参数与目标输出频率关联；在所述振荡器的输出频率稳定后频率锁定，完成一次跳频。
在本发明的一个或多个实施方式中，所述方法还包括：基于计时电路的参考信号频率和计数器，确定所述设定计时时间。
在本发明的一个或多个实施方式中，所述依次选取多个振荡器，设置电容阵列的控制码字，在设定计时时间内进行计数，记录多组计数数据，具体包括：选取振荡器以及所述电容阵列的控制码字值，等待所述振荡器振荡输出稳定后，启动计时器和计数器；在所述设定计时时间结束时，停止计数，记录计数数据，其中所述计数数据为所述设定计时时间和所述振荡器频率的乘积；基于所述电容阵列的控制码字值范围，获得选取的所述多个振荡器的计数数据。
在本发明的一个或多个实施方式中，所述依次选取多个振荡器，具体包括：基于输出频率的高低排序，确定输出频率排序相邻的振荡器，并选取所述输出频率连续交叠的多个振荡器。
在本发明的一个或多个实施方式中，基于所述多组计数数据和输入参数，选取振荡器及其电容阵列，具体包括：若判断所述输入参数在所述多组计数数据的范围内，确定在选取的多个振荡器中，所述输入参数存在对应的振荡器；若判断所述输入参数不在所述多组计数数据的范围内，确定在选取的多个振荡器中，所述输入参数不存在对应的振荡器。
在本发明的一个或多个实施方式中，所述多个振荡器包括输出频率从高到低排序相邻的第一振荡器和第二振荡器，若判断所述输入参数在所述多组计数数据的范围，选取对应的振荡器，具体包括：若判断所述输入参数在所述第一振荡器对应的计数数据范围内且不在所述第二振荡器对应的计数数据范围内，选取所述第一振荡器；若判断所述输入参数在所述第二振荡器对应的计数数据范围内且不在所述第一振荡器对应的计数数据范围内，选取所述第二振荡器；若判断所述输入参数在所述第二振荡器对应的最大计数数据到所述第一振荡器对应的最小计数数据范围内，分别计算所述输入参数与所述最大计数数据和所述最小计数数据的差值，选取绝对值大的差值对应的振荡器。
在本发明的一个或多个实施方式中，所述方法还包括：若判断存在与所述输入参数相同的计数数据，选取与所述计数数据对应的电容阵列的控制码字值；若判断所述输入参数在两个计数数据之间，基于目标环境因素选取与所述计数数据对应的电容阵列的控制码字值，其中所述目标环境因素包括目标环境温度。
在本发明的一个或多个实施方式中，所述方法还包括：若判断所述输入参数在两个计数数据之间，分别计算所述输入参数与所述两个计数数据的差值，选取绝对值小的差值对应的电容阵列的控制码字值。
在本发明的一个或多个实施方式中，所述方法还包括：若所述目标环境温度变化超过预设值，每隔设定时间重新校准振荡器及其电容阵列的控制码字值，获得新的计数数据；和/或，基于所述目标环境温度确定偏移值，并以所述偏移值修正所述输入参数后选取所述振荡器及其电容阵列的控制码字值。
在本发明的一个或多个实施方式中，所述方法还包括：若所述目标环境温度变化超过预设值，在选取所述振荡器及其电容阵列的控制码字后，基于相邻的电容阵列的控制码字进行校准，选取校准后的电容阵列的控制码字值。
在本发明的一个或多个实施方式中，在所述振荡器的输出频率稳定后锁定，具体包括：通过鉴相器和环路滤波器输出电压到选取的振荡器，使得所述振荡器的输出频率稳定；在所述振荡器的输出频率稳定后，将所述振荡器的输出频率锁定在期望输出的频点上。
在本发明的一个或多个实施方式中，所述方法还包括：在完成一次跳频后，调整所述输入参数，进行下一次跳频。
在本发明的另一方面，提供了一种应用于前述的提升跳频速度的方法的锁相环芯片，其包括振荡器、计数器、鉴相器、环路滤波器和寄存器。
所述振荡器包括压控振荡器VCO和数控振荡器DCO。
所述寄存器包括乒乓寄存器和双缓存寄存器。
在本发明的另一个方面当中，提供了一种计算设备，包括：至少一个处理器；以及存储器，所述存储器存储指令，当所述指令被所述至少一个处理器执行时，使得所述至少一个处理器执行如上所述的提升跳频速度的方法。
在本发明的另一个方面当中，提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的提升跳频速度的方法的步骤。
与现有技术相比，根据本发明实施方式的提升跳频速度的方法，其通过在跳频前将振荡器及其电容阵列的选择进行预设，能够节约每次跳频前需要的粗调和中调时间，降低了跳频的硬性时间要求，提升了调频速度；由于预设过程没有跳频时间的约束，在预设过程的计数前使得振荡器等待稳定工作后开始计数，设置更长的频率计数时间，能够使得频率计数将更准确，不对跳频时间产生影响。
在另一方面，通过温度补偿机制，结合后续过程的温度补偿电路，能够有效地降低环境因素变化对芯片输出频率的影响。
附图说明
图1是根据本发明一实施方式的提升跳频速度的方法的流程图；
图2是根据本发明一实施方式的提升跳频速度的方法的结构图；
图3是根据本发明一实施方式的提升跳频速度的方法的关系示意图；
图4是根据本发明一实施方式的提升跳频速度的锁相环芯片的结构图；
图5是根据本发明一实施方式的提升跳频速度的计算设备的硬件结构图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
以下结合附图，详细说明本发明各实施例提供的技术方案。
首先介绍本申请实施例涉及的相关技术知识。
压控振荡器VCO(Voltage Controlled Oscillator)，指输出频率通过输入电压进行控制，随着输入电压的变化而变化的器件。
数控振荡器DCO(Digital-Controlled Oscillator)，是一种数字信号发生器，可生成同步、离散时间和离散值波形，这些波形通常为正弦曲线，其中信号的频率或相位在设计中受到控制。
如图2所示的锁相环结构，跳频前置的调整过程主要分为三个过程，分别为粗调、中调和精调，以压控振荡器VCO为例进行介绍。
粗调过程，主要用于选择一个合适的VCO。因为一个VCO振荡的频率范围有限，在面向宽带应用的锁相环芯片内部，通常可以使用多个VCO以覆盖更宽的频率范围。对VCO个数的选择不做限制，以使用四个VCO为例，其中VCOA频率范围可以工作在5.8～7Ghz，VCOB可以工作在4.8～6.1Ghz，VCOC工作在3.8～5.2Ghz，VCOD工作在2.9～4.3Ghz。以S表示选择VCO，比如S＝4’b0001表示选择VCOA，S＝4’b0010表示选择VCOB，S＝4’b0100表示选择VCOC，S＝4’b1000表示选择VCOD。
中调过程，主要用于在VCO选定后确定开关电容阵列的控制码字，以进一步缩小振荡器的振荡频率范围。选取VCO常用的LC振荡器结构，L和C的值决定了频率的振荡范围，其中电容C的调节比较容易实现，实际芯片中经常使用可变电容阵列来调节VCO频率范围，随着电容增加，VCO频率降低。电容的变化可以通过一组码字来控制开关实现，电容控制码字可以通过数字电路来控制。以电容控制码字为8位二进制数为例，可实现256个频率范围分段。在实际处理中，可以舍去靠近全‘0’的码字和靠近全‘1’的码字。以SCA表示控制码字，以8bit为例，对于一个选定的VCO，SCA＝8’h00，表示接入的电容最小，此时该VCO振荡频率最高；SCA＝8’hFF，表示接入的电容最大，此时该VCO振荡频率最低。
精调过程，主要用于将VCO频率锁定在需要输出的频点上。通过鉴相及控制电路，以及环路滤波器，输出合适的电压至VCO，从而将频率锁定在需要输出的频点上。
实施例1
如图1至图3所示，介绍本发明的一个实施例中提升跳频速度的方法，该方法包括以下步骤。
在步骤S101中，依次选取多个振荡器，设置电容阵列码字，选取多个振荡器在设定计时时间内进行计数，记录多组计数数据。
在本实施例中，基于计时电路的参考信号频率和计数器，确定设定计时时间。
具体的，为计时电路确定参考频率fref和计数器N1，其中，设定计时时间Tf为参考频率fref的倒数和计数器N1的乘积，即Tf＝1/fref*N1，其中参考频率fref的倒数即参考周期。
在锁相环芯片中，可以在开始计数前基于芯片工作环境设置参数。可以基于环境温度变化趋势进行温度补偿设置，基于实际应用进行环路开关设置等参数设置。
具体的，基于输出频率的高低排序，确定输出频率排序相邻的振荡器，并选取输出频率连续交叠的多个振荡器。
如图3所示，本实施例选取四个VCO为例，包括VCOA、VCOB、VCOC和VCOD，每个VCO的电容控制码字SCA的范围从0x00到0xFF，输出频率左高右低，从VCOA到VCOD的输出频率从高到低。其中，VCOA与VCOB，VCOB与VCOC，VCOC与VCOD之间存在频率交叠区域，以确保频率的连续性。
具体的，选取振荡器以及电容阵列的控制码字值，等待振荡器振荡输出稳定后，启动计时器和计数器；在设定计时时间结束时，停止计数，记录计数数据，其中计数数据为设定计时时间和振荡器频率的乘积；基于电容阵列的控制码字值范围，获得选取的多个振荡器的计数数据，即记录每个振荡器的在不同电容阵列的控制码字值下的一组计数数据。
示范性地，在前置准备工作完成后，选择一个VCO，可以从VCOA开始；选择VCO后选定一个SCA，可以从0x00开始。
等待一定时间，待VCO振荡输出稳定后启动计时计数，其中可以选择等待较长时间等待VCO稳定，以保证频率计数的稳定性。
当到达预设的计时时间时，停止计数，并记录计数数据xhyyN2，如选择VCOA及值为0x00的SCA，记录计数数据为Ah00N2。其中该计数数据的大小为设定计时时间和VCO频率的乘积，该计数数据在时间确定后，值与VCO振荡频率成正比。
选定VCOA的下一个SCA值进行计数，获取其计数数据，重复计数直到完成SCA＝0xFF时的计数，完成VCOA的计数数据记录。
选定下一个VCO进行计数，同样记录不同SCA的一组计数数据，重复计数直到完成VCOD的计数。此时获得完整的四组数据，包括VCOA的一组计数数据Ah00N2～AhFFN2，VCOB的一组计数数据Bh00N2～BhFFN2，VCOC的一组计数数据Ch00N2～ChFFN2，VCOD的一组计数数据Dh00N2～DhFFN2。
在步骤S102中，基于所述多组计数数据和输入参数，选取所述振荡器及其电容阵列的控制码字值。
在本实施例中，前置的多组计数数据记录完成后，基于输入参数开始跳频，其中输入参数与目标输出频率关联，基于输入参数与设定的参考频率和计数器，可以确定目标输出频率。
若判断输入参数在多组计数数据的范围内，确定在选取的多个振荡器中，输入参数存在对应的振荡器，开始判断具体的振荡器选择；
若判断输入参数不在多组计数数据的范围内，确定在选取的多个振荡器中，输入参数不存在对应的振荡器，表示输入参数超出了频率范围，没有VCO可以正常工作。
具体的，设定多个振荡器包括输出频率从高到低排序相邻的第一振荡器和第二振荡器，如图3中所示的振荡器VCOA和VCOB。
若判断输入参数在第一振荡器对应的计数数据范围内且不在第二振荡器对应的计数数据范围内，选取第一振荡器；
若判断输入参数在第二振荡器对应的计数数据范围内且不在第一振荡器对应的计数数据范围内，选取第二振荡器；
若判断输入参数在第二振荡器对应的最大计数数据到第一振荡器对应的最小计数数据范围内，分别输入参数与最大计数数据和最小计数数据的差值，根据计算出的两个差值的绝对值大小选取振荡器，可以选取绝对值更大的差值对应的振荡器。
进一步地，在选定振荡器后，基于输入参数继续选择该振荡器对应的电容阵列的控制码字值。
若判断存在与输入参数相同的计数数据，选取与计数数据对应的电容阵列的控制码字值；
若判断输入参数在两个计数数据之间，可以基于目标环境因素选取与计数数据对应的电容阵列的控制码字值，依据目标环境因素的变化判断是选择较大的计数数据还是较小的计数数据，其中目标环境因素包括目标环境温度。
可选的，若判断所述输入参数在两个计数数据之间，还可以分别计算输入参数与两个计数数据的差值，选取绝对值小的差值对应的电容阵列的控制码字值。
应当理解的是，对于振荡器及其电容阵列的控制码字值的选择可以通过组合逻辑实现，其时间开销可以为纳秒级别，对跳频时间的影响可以忽略不计。
在本实施例中，对于芯片工作环境不稳定的情况，可以选择在选定的电容阵列的控制码字附近再进行一次简略的中调。例如控制码字选定的是第一控制码字值，可以选择测一下相邻一个或两个的控制码字值对应的频率，判断哪个控制码字值与设定的输入参数最接近，确定电容阵列的控制码字。
示范性地，在每个VCO的一组计数数据的记录完成后，开始进行跳频。基于输入参数N2，其中输出参数与目标输出频率关联，基于输入参数与设定的参考频率fref和计数器N1，可以确定目标输出频率。
基于输入参数选择VCO。首先当N2的值大于Ah00N2的值或者小于DhFFN2的值时，选取的VCO频率无法满足输入参数。当输入参数N2的值大于等于Bh00N2而小于Ah00N2的值时，选择VCOA；当N2的值在Bh00N2与AhFFN2的值之间时，比较Bh00N2或AhFFN与N2的差值，其中当Bh00N2-N2的值大于N2-AhFFN2的值时，选择VCOB，反之选择VCOA。
相邻的VCOB与VCOC、VCOC与VCOD的选择与前述VCOA与VCOB的选择方法相同。对于VCOC与VCOD的选择，当N2的值小于ChFFN2的值时，选择VCOD。
在选定VCO后基于输入参数选择对应的SCA。比较N2的值与该选定VCO对应的SCA的值范围xh00N2至xhFFN2，若存在相应的值与N2的值相等，直接选择该值对应的SCA；若N2的值在两个值之间，则可以根据芯片工作环境温度的变化进行上选或者下选，选择更合适的SCA。
具体的，若目标环境温度变化超过预设值，可以每隔设定时间重新校准振荡器及其电容阵列的控制码字值对应的计数值，其中设定时间可以设置为几秒或几分钟或者更长时间，具体根据环境变化和应用需要设定。
若每隔设定时间重新选取振荡器及其电容阵列的控制码字值对芯片影响较大，可以基于目标环境温度确定偏移值，并以该偏移值修正输入参数后选取振荡器及其电容阵列的控制码字值。例如，基于经验值粗略估计温度和频率码字偏移的关系，确定偏移值NT，在输入N2时以该偏移值进行修正，设计数字电路时，使用N2+NT的值替代N2的值进行判断。
可选的，根据输入参数确定振荡器及其对应的电容阵列的控制码字后，可以在该码字邻近处进行有限的几次计数比较，确定当前环境下最准确的电容阵列的控制码字值。
在步骤S103中，在所述振荡器的输出频率稳定后频率锁定，完成一次跳频。
进一步地，可以在完成一次跳频后，调整所述输入参数，重复上述步骤进行下一次跳频，依此循环。
在本实施例中，通过鉴相器和环路滤波器输出电压到选取的振荡器，使得振荡器的输出频率稳定；在振荡器的输出频率稳定后，将振荡器的输出频率锁定在期望输出的频点上。
在精调的过程中，可以通过增加鉴相频率、增加电荷泵电流、动态环路带宽来加快锁定过程，可以进一步提高跳频电路的有效工作时间，提高跳频的速度。其中动态环路带宽指在锁定过程中将带宽调大，锁定后环路带宽再调小，对于数字锁相环可以用动态调整数字滤波器参数、数控振荡器增益等参数的方法，模拟滤波器可以控制内部电容和电阻、电荷泵和VCO增益等参数的方法。
在进行跳频的过程中，需要执行写寄存器操作。其中寄存器可以使用乒乓寄存器或双缓存寄存器，以保证写寄存器过程中不会影响频率的稳定输出，直到最后一个寄存器写操作完成后，根据新的跳频设置跳到新的频率。
根据本发明实施方式的提升跳频速度的方法，其通过在跳频前将振荡器及其电容阵列的选择进行预设，能够节约每次跳频前需要的粗调和中调时间，降低了跳频的硬性时间要求，提升了调频速度；由于预设过程没有跳频时间的约束，在预设过程的计数前使得振荡器等待稳定工作后开始计数，设置更长的频率计数时间，能够使得频率计数将更准确，不对跳频时间产生影响。通过温度补偿机制，结合后续过程的温度补偿电路，能够有效地降低环境因素变化对芯片输出频率的影响。
如图4所示，介绍根据本发明具体实施方式的提升跳频速度的应用的锁相环芯片。
在本发明的实施方式中，应用于前述的提升跳频速度的方法的锁相环芯片，其包括鉴相器401、环路滤波器402、振荡器403、计数器404和寄存器405。
振荡器404包括压控振荡器VCO和数控振荡器DCO。
寄存器405包括乒乓寄存器和双缓存寄存器。
图5示出了根据本说明书的实施例的用于提升跳频速度的计算设备50的硬件结构图。如图5所示，计算设备50可以包括至少一个处理器501、存储器502(例如非易失性存储器)、内存503和通信接口504，并且至少一个处理器501、存储器502、内存503和通信接口504经由总线505连接在一起。至少一个处理器501执行在存储器502中存储或编码的至少一个计算机可读指令。
应该理解，在存储器502中存储的计算机可执行指令当执行时使得至少一个处理器501进行本说明书的各个实施例中以上结合图1-5描述的各种操作和功能。
在本说明书的实施例中，计算设备50可以包括但不限于：个人计算机、服务器计算机、工作站、桌面型计算机、膝上型计算机、笔记本计算机、移动计算设备、智能电话、平板计算机、蜂窝电话、个人数字助理(PDA)、手持装置、消息收发设备、可佩戴计算设备、消费电子设备等等。
根据一个实施例，提供了一种比如机器可读介质的程序产品。机器可读介质可以具有指令(即，上述以软件形式实现的元素)，该指令当被机器执行时，使得机器执行本说明书的各个实施例中以上结合图1-5描述的各种操作和功能。具体地，可以提供配有可读存储介质的系统或者装置，在该可读存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码，且使该系统或者装置的计算机或处理器读出并执行存储在该可读存储介质中的指令。
根据本发明实施方式的提升跳频速度的方法，其通过在跳频前将振荡器及其电容阵列的选择进行预设，能够节约每次跳频前需要的粗调和中调时间，降低了跳频的硬性时间要求，提升了调频速度；由于预设过程没有跳频时间的约束，在预设过程的计数前使得振荡器等待稳定工作后开始计数，设置更长的频率计数时间，能够使得频率计数将更准确，不对跳频时间产生影响。通过温度补偿机制，结合后续过程的温度补偿电路，能够有效地降低环境因素变化对芯片输出频率的影响。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (13)
1.一种提升跳频速度的方法，其特征在于，所述方法包括：
依次选取多个振荡器，设置电容阵列的控制码字，在设定计时时间内进行计数，记录多组计数数据；
基于所述多组计数数据和输入参数，选取所述振荡器及其电容阵列的控制码字值，其中所述输入参数与目标输出频率关联；
在所述振荡器的输出频率稳定后频率锁定，完成一次跳频。
2.如权利要求1所述的提升跳频速度的方法，其特征在于，所述方法还包括：
基于计时电路的参考信号频率和计数器，确定所述设定计时时间。
3.如权利要求1所述的提升跳频速度的方法，其特征在于，所述依次选取多个振荡器，设置电容阵列的控制码字，在设定计时时间内进行计数，记录多组计数数据，具体包括：
选取振荡器以及所述电容阵列的控制码字值，等待所述振荡器振荡输出稳定后，启动计时器和计数器；
在所述设定计时时间结束时，停止计数，记录计数数据，其中所述计数数据为所述设定计时时间和所述振荡器频率的乘积；
基于所述电容阵列的控制码字值范围，获得选取的所述多个振荡器的计数数据。
4.如权利要求1所述的提升跳频速度的方法，其特征在于，所述依次选取多个振荡器，具体包括：
基于输出频率的高低排序，确定输出频率排序相邻的振荡器，并选取所述输出频率连续交叠的多个振荡器。
5.如权利要求4所述的提升跳频速度的方法，其特征在于，基于所述多组计数数据和输入参数，选取振荡器及其电容阵列，具体包括：
若判断所述输入参数在所述多组计数数据的范围内，确定在选取的多个振荡器中，所述输入参数存在对应的振荡器；
若判断所述输入参数不在所述多组计数数据的范围内，确定在选取的多个振荡器中，所述输入参数不存在对应的振荡器。
6.如权利要求5所述的提升跳频速度的方法，其特征在于，所述多个振荡器包括输出频率从高到低排序相邻的第一振荡器和第二振荡器，若判断所述输入参数在所述多组计数数据的范围，选取对应的振荡器，具体包括：
若判断所述输入参数在所述第一振荡器对应的计数数据范围内且不在所述第二振荡器对应的计数数据范围内，选取所述第一振荡器；
若判断所述输入参数在所述第二振荡器对应的计数数据范围内且不在所述第一振荡器对应的计数数据范围内，选取所述第二振荡器；
若判断所述输入参数在所述第二振荡器对应的最大计数数据到所述第一振荡器对应的最小计数数据范围内，分别计算所述输入参数与所述最大计数数据和所述最小计数数据的差值，选取绝对值大的差值对应的振荡器。
7.如权利要求6所述的提升跳频速度的方法，其特征在于，所述方法还包括：
若判断存在与所述输入参数相同的计数数据，选取与所述计数数据对应的电容阵列的控制码字值；
若判断所述输入参数在两个计数数据之间，基于目标环境因素选取与所述计数数据对应的电容阵列的控制码字值，其中所述目标环境因素包括目标环境温度。
8.如权利要求7所述的提升跳频速度的方法，其特征在于，所述方法还包括：
若判断所述输入参数在两个计数数据之间，分别计算所述输入参数与所述两个计数数据的差值，选取绝对值小的差值对应的电容阵列的控制码字值。
9.如权利要求7所述的提升跳频速度的方法，其特征在于，所述方法还包括：
若所述目标环境温度变化超过预设值，每隔设定时间重新校准振荡器及其电容阵列的控制码字值，获得新的计数数据；和/或，
基于所述目标环境温度确定偏移值，并以所述偏移值修正所述输入参数后选取所述振荡器及其电容阵列的控制码字值。
10.如权利要求1所述的提升跳频速度的方法，其特征在于，所述方法还包括：
若所述目标环境温度变化超过预设值，在选取所述振荡器及其电容阵列的控制码字后，基于相邻的电容阵列的控制码字进行校准，选取校准后的电容阵列的控制码字值。
11.如权利要求1所述的提升跳频速度的方法，其特征在于，在所述振荡器的输出频率稳定后锁定，具体包括：
通过鉴相器和环路滤波器输出电压到选取的振荡器，使得所述振荡器的输出频率稳定；
在所述振荡器的输出频率稳定后，将所述振荡器的输出频率锁定在期望输出的频点上。
12.如权利要求1所述的提升跳频速度的方法，其特征在于，所述方法还包括：
在完成一次跳频后，调整所述输入参数，进行下一次跳频。
13.一种应用于如权利要求1至12任一项所述的提升跳频速度的方法的锁相环芯片，其特征在于，所述锁相环芯片包括振荡器、计数器、鉴相器、环路滤波器和寄存器；其中，
所述振荡器包括压控振荡器VCO和数控振荡器DCO；
所述寄存器包括乒乓寄存器和双缓存寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311193940.2A CN117176146A (zh) | 2023-09-15 | 2023-09-15 | 提升跳频速度的方法及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311193940.2A CN117176146A (zh) | 2023-09-15 | 2023-09-15 | 提升跳频速度的方法及应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117176146A true CN117176146A (zh) | 2023-12-05 |
Family
ID=88942805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311193940.2A Pending CN117176146A (zh) | 2023-09-15 | 2023-09-15 | 提升跳频速度的方法及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117176146A (zh) |
-
2023
- 2023-09-15 CN CN202311193940.2A patent/CN117176146A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211842B2 (en) | Quantization noise cancellation for fractional-N phased-locked loop | |
| KR100847687B1 (ko) | 주파수합성기 및 주파수조절방법 | |
| EP2291916B1 (en) | Automatic synchronization of an internal oscillator to an external frequency reference | |
| US7605662B2 (en) | Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency | |
| US8437441B2 (en) | Phase locked loop capable of fast locking | |
| US7884655B2 (en) | Control circuitry | |
| US8487707B2 (en) | Frequency synthesizer | |
| EP1460762B1 (en) | High-speed, accurate trimming for electronically trimmed VCO | |
| US8125253B2 (en) | System and method for dynamically switching between low and high frequency reference clock to PLL and minimizing PLL output frequency changes | |
| US8456206B2 (en) | Phase-locked loop lock detect | |
| US9954543B1 (en) | Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window | |
| US10103740B2 (en) | Method and apparatus for calibrating a digitally controlled oscillator | |
| EP3136603B1 (en) | Frequency synthesizers with amplitude control | |
| US8248104B2 (en) | Phase comparator and phase-locked loop | |
| US11070215B2 (en) | Locked loop circuit and method with digitally-controlled oscillator (DCO) gain normalization | |
| JP2006191372A (ja) | デュアルループｐｌｌおよび逓倍クロック発生装置 | |
| KR20030052952A (ko) | Ｐｌｌ 회로 | |
| US8981824B2 (en) | Phase-locked loop, method of operating the same, and devices having the same | |
| JP4335733B2 (ja) | Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法 | |
| US10826501B1 (en) | Ring oscillator based RC calibration circuit | |
| US5420543A (en) | Method and apparatus for determining a constant gain of a variable oscillator | |
| KR101563438B1 (ko) | 발진 주파수를 보정할 수 있는 주입 동기 주파수 분주기 | |
| KR20160149362A (ko) | 위상 고정 루프 및 그것의 동작 방법 | |
| CN111327315B (zh) | 时钟频率供应装置和方法 | |
| CN117176146A (zh) | 提升跳频速度的方法及应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |