SU678682A1 - Устройство контрол состо ни канала св зи - Google Patents

Description

Изобретение относитс  к области передачи сигнешов и может быть использовано дл  оперативного контрол состо ни  телеграфных и телефонных каналов при передаче дискретной информации . Значительный эффект приме нение данного устройства может дать в системах, работающих с группой каналов при их автоматическом переключении (системы с автовыбором час тот КБ и УКВ диапазона). Известно устройство контрол  состо ни  канала св зи, содержащее умножитель и реверсивный счетчик, вход сложени  которого соединен с выходом блока обнаружени  ошибок че рез первый элемент ИЛИ, а вход вычи тани  реверсивного счетчика соедине через второй элемент ИЛИ с выходом делител  частоты, вход которого объединен с входом формировател  сигналов временных интервалов 11 . Однако известное устройство обла дает недостаточно высокой точностью контрол . Целью изобретени   вл етс  повьа  ние точности контрол . Дл  этого в устройство контрол  состо ни  канала св зи, содержащее умножитель и реверсивный счетчик, вход сложени  которого соединен с выходом блока обнаружени  ошибок через первый элемент ИЛИ, а вход вычитани  реверсивного счетчика соединен через второй элемент ИЛИ с выходом делител  частоты, вход которого объединен с входом формировател  сигналов временных интервалов, введены блок определени  величины и знака приращени  частости ошибок и коммутатор, при этом выход блока обнаружени  с иибок через последовательно соединенные блок определени  величины и знака приргицени  частости ошибок и умножитель подключен к первому входу коммутатора, второй вход которого соединен с вторым выходом блока определени  величины и знака приращени  частости ошибок, второй вход которого соединен с лходом формировател  сигналов временных интервалов, а первый и второй выходы коммутатора подключены к вторым входам соответственно первого и второгоэлементов ИЛИ. На чертеже представлена структурна  электрическа  схема предложенного устрюйства. Устройство контрол  состо ни  канала св зи содержит умножитель 1

и реверсивный счетчик 2, вход сложени  которого соединен с выходом блока обнаружени  ошибок 3 через первый элемент ИЛИ 4, а вход вычитани  соединен.через второй элемент ИЛИ 5 с выходом делител  частоты 6. Вход делител  частоты 6 объединен с входом формировател  7 сигналов временных интервалов. В состав устройства вход т также блок 8 определени  величины и знака приращени  частости ошибок и коммутатор 9. Выход блока обнаружени  ошибок 3 подключен к первому входу коммутатора 9 через последовательно соединенные блок 8 определени  величины и знака приращени  частости ошибок и умножитель 1. Второй вход коммутатора 9 соединен с вторым выходом блока 8 определени  величины и знака приращени  частости ошибок , второй вход которого соединен с выходом формировател  7 сигналов временных интервалов . Первый и второй выходы коммутатора 9 подключены к вторым входам соответственно первого и второго элэлементов ИЛИ 4 и 5.

Устройство работает следующим образом. .

Реверсивный счетчик 2, на вход сложени  которого через элемент ИЛИ

4поступает случайна  последовательность импульсов с блока обнаружени  ошибок 3, а на вход вычитани  через делитель частоты 6 и элемент ИЛИ

5- регул рна  последова:5,ельность импульсов от генератора тактовой частоты, (ГТЧ), осуществл ет текущий контроль состо ни  канала, реализу  метод последовательного анализа. Пороговый уровень реверсивного счетчика 2 устанавливаетс  путем изменени  коэффициента делени  делител  частоты 6. Таким образом задаетс  величина посто нной составл ющей порогового уровн . Если разность между числом импульсов, поступающих в определенный промежуток времени

на входы сложени  и вычитани  реверсивного счетчика 2, превысит установленный пороговый уровень, то на его выходе по витс  сигнал браковки канала.

Блок 8 и коммутатор 9 позвол ют регулировать пороговый уровень реверсивного счетчика 2 автоматически в зависимости от знака и величины изменени  частости ошибок в канале св зи. Так, в случае увеличени  частости ошибок блок 8 на втором выходе формирует сигнал Ч {знак +), устанавливающий коммутатор 9 в положение, при котором сигнал, пропорциональный абсолютной величине приращени  частости ошибок /±дк1, через умножитель 1, коммутатор 9 поступает через элемент ИЛИ 4 на вход сложени  реверсивного счетчика 2, снижа  его пороговый уровень. В

случае уменьшени  частости ошибок блок 8 формирует сигнал О (знак ) устанавливающий коммутатор 9 в положение, при котором.сигнал, пропорциональный ±дК) , поступает на вход вычитани  реверсивного счетчика 2, повыша  его пороговый уровень . Таким образом формируетс  пеФеменна  составл юща  порогового уровн , знак которой определ етс  характером изменени  частости ошибок (уменьшение или увеличение), а величина - значением {±лк| и коэффи циентом умножени  умножител  1. Умножитель 1 преобразует величину приращени  частости ошибок (+дК) в серию импульсов, причем число импульсов в серии определ етс  коэффициентом умножени , выбираемым из услови  обеспечени  заданной оперативности и надежности оценки состо ни  конкретного канала св зи.

Величина и знак приращени  частости ошибок формируютс  блоком 8 путем подсчета числа ошибок за врем  At в предшествующий tj., (i-l)At и текущий t| iAt (,1,2...) интервалы времени с последующим их сравнением. Длительность интервеша At, определ ема  формирователем 7, выбираетс  из услови  лЪ -Твсп, где TBtn - средн   длительность кратковременного всплеска ошибок.

Предложенное устройство, позвол ющее учитывать скорость изменени  частости ошибок,  вл етс  адйптивным к характеру изменени  параметро канала св зи.

Claims (1)

1. За вка №2492612/18-09, 16.05.77, кл. Н 04 В 3/46, по которой прин то решение о выдаче авторского свидетельства.

ВходВыход t

п