DE19549399B4

DE19549399B4 - Phasensynchronisationsschaltung

Info

Publication number: DE19549399B4
Application number: DE19549399A
Authority: DE
Inventors: Masahide Kawasaki Kanegae; Katutoshi Kawasaki Asai; Yoshihiro Kawasaki Hashimura; Hideki Kawasaki Ohmori; Masahito Kawasaki Iwatsubo; Masao Kawasaki Kondou; Tomoki Kawasaki Sugaya; Hiroyuki Kawasaki Tanaka
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-18
Filing date: 1995-03-17
Publication date: 2004-03-04
Anticipated expiration: 2015-03-18
Also published as: DE19549401C2; DE19549402C2; DE19549400B4

Abstract

Phasensynchronisationsschaltung in einer PRML-Regenerationsvorrichtung zum Regenerieren eines von einem MR-Kopf aus einem Speichermedium, das einen Präambelbereich und einen Datenbereich hat, gelesenen Ausgangssignals, mit:
einer Ternärbestimmungseinheit (84) zum Erzeugen ternärer Bestimmungswerte X(n) eines entzerrten Ausgangssignals Y(n);
einem Fehlerdetektor (86) zum Detektieren und Halten eines Offsetfehlers ΔE, wenn der ternäre Bestimmungswert X(n) innerhalb des Präambelbereichs Null ist;
eine Subtrahierer (87) zum Subtrahieren des detektierten Offsetfehlers ΔE vom entzerrten Ausgangssignal Y(n) in dem Datenbereich, wenn der ternäre Bestimmungswert X(n) Null ist;
einen Phasenkomparator (85) zum Berechnen eines Phasenfehlerwerts Δτ(n) aus dem Ausgangssignal des Subtrahierers (87) und dem ternären Bestimmungswert X(n); und
einen Spannungssteueroszillator (76) zum Erzeugen eines Synchrontakts mit einer dem Phasenfehlerwert Δτ(n) entsprechenden Phase.

Description

Die Erfindung betrifft eine Phasensynchronisationsschaltung in einer PRML-Regenerationsvorrichtung.

Aus der US PS 4272729 ist eine PLL Steuerschaltung bekannt, die einen groben Abstimmodus und einen feinen Absstimmmodus hat. Diese Schaltung enthält weder einen Fehlerdetektor noch einen Subtrahierer.

Aus 1989 IEEE (CH2655.9/89/0000-0573), Seite 573 bis 577 sind eine Ternärbestimmungseinheit zum Erzeugen ternärer Bestimmungswerte eines entzerrten Ausgangssignals, ein Phasenkomparator zum Berechnen eines Phasenfehlerwerts aus dem Ausgangssignal eines Subtrahierers und dem ternären Bestimmungswert und ein Spannungssteueroszillator zum Erzeugen eines Synchronkontaktes mit einer Phase bekannt.

Aufgabe der vorliegenden Erfindung ist es, eine Phasensynchronisationsschaltung (PLL) in einer PRML-Regenerationsvorrichtung zu schaffen, welche den Einfluß einer positiven/negativen asymmetrischen Wellenform des MR-Kopfes auf den Phasenfehler der PLL verhindert.

Diese Aufgabe ist durch die Merkmale des Anspruchs 1 gelöst.

Gemäß der vorliegenden Erfindung wird der Offsetfehler im Spaltmuster detektiert und vom Amplitudenwert im Datenmuster subtrahiert. Daher kann der in den Phasenkomparator eingegebene Amplitudenwert auf einen keinen Offsetfehler enthaltenden Wert korrigiert werden. Mit dieser Verarbeitung ist es möglich zu verhindern, daß ein Einfluß einer positiven/negativen asymmetrischen Wellenform des MR-Kopfs auf den Phasenfehler ausgeübt wird. Ferner hat der Offsetfehler einen Einfluß, wenn der Bestimmungswert Null ist. Aus diesem Grund wird ein Pegel, bei dem der Bestimmungswert Null ist, im Spaltmuster als Offsetfehler detektiert. Dadurch kann der Offsetfehler genau detektiert werden.

Andere Merkmale und Vorteile der vorliegenden Erfindung gehen aus folgenden Beschreibung in Verbindung mit den beigeschlossenen Zeichnungen hervor.
1 ist ein Blockbild , das ein Beispiel der Phasensynchronisationsschaltung gemäß der vorliegenden Erfindung zeigt; wobei
2 ein Schaltbild einer Fehlerdetektionsschaltung in der Konstruktion in 1 ist; und
3 ein Zeitdiagramm in der Konstruktion in 1 ist.
Wie in 1 gezeigt, enthält die Phasensynchronisationsschaltung eine Binär/Ternärbestimmungseinheit 84, einen Phasenkomparator 85 und einen spannungsgesteuerten Oszillator (VCO) 76. Die Binär/Ternärbestimmungseinheit 84 führt eine Binärbestimmung des Amplitudenwerts Yn in der Präambel des Lesesignals durch, und nimmt dann eine Ternärbestimmung des Amplitudenwerts Yn im Datenmuster vor. Der Phasenkomparator 85 berechnet den Phasenfehlerwert Δτ(n) aus dem Amplitudenwert Yn und dem Bestimmungswert Xn.
Die Fehlerdetektionsschaltung 86 detektiert, daß das Lesesignal in einem Meßbereich der Präambel ist, aus einem Binär/Ternärbestimmungs-Schaltsignal und einem Datenlesesignal. Die Fehlerdetektionsschaltung 86 detektiert den Offsetfehlerwert ΔE aus dem Amplitudenwert Y(n) und dem Bestimmungswert X(n). Dann hält die Fehlerdetektionsschaltung 86 den Offsetfehlerwert ΔE, und gibt den Offsetfehlerwert ΔE nur dann aus, wenn der Bestimmungswert X(n) [0] ist.
Ein Subtrahierer 87 subtrahiert den Offsetfehlerwert ΔE vom Amplitudenwert Y(n), und gibt ein subtrahiertes Ausgangssignal (Yn – ΔE) an den Phasenkomparator 85 aus.
Die Fehlerdetektionsschaltung 86 wird mit Bezugnahme auf 2 erläutert.
Wie in 2 veranschaulicht, decodiert ein Decoder 820 den Bestimmungswert X(n), und gibt ein Decodiersignal S1 aus. Wenn der Bestimmungswert X(n) [0] ist, erzeugt das Decodiersignal S1 ein Ausgangssignal, das einen Niederpegel annimmt. In anderen Fällen erzeugt das Decodiersignal S1 ein Ausgangssignal, das einen Hochpegel annimmt.
Ein UND-Gatter 821 gibt nur dann einen VCO-Takt als Takt S2 aus, wenn das von der nicht veranschaulichten Steuerschaltung ausgegebene Binär/Ternärbestimmungs-Schaltsignal auf dem Hochpegel ist, das Datenlesesignal auf dem Hochpegel ist, und das Decodiersignal S1 auf dem Niederpegel ist. Das heißt, das UND-Gatter 821 gibt nur dann den Takt aus, wenn der Bestimmungswert X(n) im Meßbereich der Präambel Null ist.
Ein Schieberegister 822 ist aus 4-stufigen Schieberegistern 822a bis 822d konstruiert. Die oben beschriebenen Takte werden in die 4-stufigen Schieberegister 822a bis 822d eingegeben. Das höchstwertige Bit des Amplitudenwerts Y(n) wird in das Schieberegister 822a der ersten Stufe von den 4-stufigen Schieberegistern 822a bis 822d eingegeben.
Inverterschaltungen 823a bis 823d invertieren Ausgänge S3 bis S6 der entsprechenden Schieberegister 822a bis 822d. Ein UND-Gatter 824a nimmt das UND der Ausgänge der einzelnen Inverterschaltungen 823a bis 823d auf. Ein UND-Gatter 824b nimmt das UND der Ausgänge S3 bis S6 der Schieberegister 822a bis 822d auf. Ein ODER-Gatter 825 nimmt das ODER (Logiksumme) der Ausgänge des UND-Gatters 824a, 824b auf.
Ein Subtrahierer 826 subtrahiert einen Mittenwert des A/D-Wandlers 14 vom Amplitudenwert Y(n). Ein Register 827 hält ein Ausgangssignal des Subtrahierers 826 ansprechend auf ein Signal S7 des UND-Gatters 825.
Eine Inverterschaltung 828 invertiert den Decodierausgang S1 des Decoders 820. Ein UND-Gatter 829 gibt den Offsetfehlerwert ΔE des Registers 827 in Übereinstimmung mit einem Ausgangssignal der Inverterschaltung 828 aus.
Der vor dem Datenmusterbereich gebildete Präambelbereich ist nach 3 ein Bereich, in dem die Bestimmungswerte [1], [–1] abwechselnd auftreten. Hier führt die Binär/Ternärbestimmungseinheit 84 eine Binärbestimmung durch. Dann berechnet der Phasenkomparator 85 einen Phasenfehler im oben angegebenen Vergleichsausdruck in Übereinstimmung mit diesem Binärbestimmungswert und dem Amplitudenwert, wodurch der spannungsgesteuerte Oszillator 76 gesteuert wird. Mit dieser Verarbeitung in der Präambel wird die Taktphase synchronisiert.
Wenn diese Bestimmungswerte [1], [–1] abwechselnd im Präambelbereich auftreten, tritt der Offsetfehlerwert des MR-Kopfs nicht auf. Andererseits tritt im Datenmusterbereich der Bestimmungswert [0] auf, und daher ist der Offsetfehlerwert ersichtlich. Im Datenmusterbereich reicht die Messung des Offsetfehlers nicht aus, und daher wird in der Präambel eine Offsetfehlergröße gemessen.
Zu diesem Zweck ist ein ternärer Meßbereich im Präambelbereich gebildet. Dieser Meßbereich ist nach dem obigen binären Bereich vorgesehen. Das heißt, nach der Durchführung der Binärphasensynchronisation ist der Offset-fehler zu detektieren. Ein Muster, das eine Sequenz einer Vielzahl von Bestimmungswerten [0] enthält, wird in diesem Meßbereich gebildet. Wie in 3 veranschaulicht, wird hier ein derartiges Muster verwendet, daß, wenn zwei Bestimmungsdatenwerte [0] aufeinanderfolgen, zwei Bestimmungsdatenwerte [–1] aufeinanderfolgen, und ferner zwei Be stimmungsdatenwerte [0] aufeinanderfolgen.
Wie oben beschrieben, ist es beim Vorsehen des die Sequenz von Bestimmungswerten [0] enthaltenden Bereichs möglich, die Messung des Offsetfehlers auf der Basis des Amplitudenwerts, der ja auch der Bestimmungswert [0] ist, zu verhindern. Dadurch kann der Offsetfehler genau detektiert werden.
Demgemäß detektiert die Fehlerdetektionsschaltung 86 den Meßbereich aus dem Binär/Ternärdetektions-Schaltsignal und dem Datenlesesignal, das ankommt, um den Hochpegel aus dem Header des Datenmusters zu ermitteln. Dann berechnet die Fehlerdetektionsschaltung 86 den Offsetfehlerwert ΔE aus dem Amplitudenwert Y(n), wenn der Bestimmungswert X(n) [0] ist, und hält diesen wert.
Dann gibt im Datenmusterbereich, entsprechend der Tatsache, daß der Bestimmungswert X(n) [0] ist, die Fehlerdetektionsschaltung 86 diesen Offsetfehlerwert ΔE an den Subtrahierer 87 aus. Wie in 3 gezeigt, subtrahiert daher der Subtrahierer 87 den Offsetfehlerwert ΔE vom Amplitudenwert Y(n) nur dann, wenn der Bestimmungswert [0] ist.
Wenn der Bestimmungswert X(n) hingegen [1] oder [–1] ist, gibt die Fehlerdetektionsschaltung 86 den Offsetfehlerwert nicht aus, und daher gibt der Subtrahierer 87 den Amplitudenwert Y(n) aus wie er ist. Das heißt, der Subtrahierer dient als bloßer Puffer.
Auf diese weise wird der Amplitudenwert Y(n), von dem der Offsetfehlerwert ΔE des MR-Kopfs subtrahiert wird, in den Phasenkomparator 85 eingegeben. Mit dieser Verarbeitung führt der Phasenkomparator 85 die Berechnung auf Basis der obigen Phasenfehler-Berechnungsformel aus, wodurch der Phasenfehler Δτ(n) berechnet wird. Aus diesem Grund wird der Spannungssteueroszillator 76 durch diesen Phasenfehler ge steuert, und erzeugt daher die Taktphasensynchronisation mit dem Eingangssignal.
Die Operation in der Konstruktion in 2 wird beschrieben.
Der Decoder 820 decodiert den Bestimmungswert X(n), und erzeugt, wenn der Bestimmungswert X(n) [0] ist, einen Niederpegelausgangssignal. Ferner nimmt das Binär/Ternärbestimmungs-Schaltsignal den Hochpegel ab dem Startpunkt des Präambel-Meßbereichs an. Das Datenlesesignal nimmt auch ab dem Startpunkt des Datenmusterbereichs den Niederpegel an.
Das UND-Gatter 821 gibt nur dann den VCO-Takt als Takt S2 aus, wenn das Binär/Ternärbestimmungs-Schaltsignal auf dem Hochpegel ist, das Datenlesesignal auf dem Hochpegel ist, und das Decodiersignal S1 auf dem Niederpegel ist. Das heißt, das UND-Gatter 821 gibt nur dann den Takt S2 aus, wenn der Bestimmungswert X(n) im Meßbereich der Präambel Null ist.
Als nächstes wird das höchstwertige Bit des Amplitudenwerts Y(n) in das Schieberegister 822a der ersten Stufe von den 4-stufigen Schieberegistern 822a bis 822d eingegeben. Demgemäß wird das höchstwertige Bit des Amplitudenwerts Y(n), wenn der Bestimmungswert X(n) [0] ist, sequentiell in den Schieberegistern 822a bis 822d gesetzt. Hier ist das MSB des Amplitudenwerts Y(n) [1], wenn der Amplitudenwert nicht kleiner ist als eine Mittenspannung des A/D-Wandlers 14. Wenn der Amplitudenwert hingegen geringer ist als die Mittenspannung des A/D-Wandlers 14, ist das MSB [0].
Wie in 3 veranschaulicht, wenn alle Amplitudenwerte Y(n) der Bestimmungswerte X(n) von [0] im Meßbereich die Mittenspannung sind oder größer, nehmen demgemäß die Ausgänge S3 bis S6 der entsprechenden Flip-Flops 822a bis 822d den Hochpegel an. Daher nimmt das Ausgangssignal S7 des ODER-Gatters 825 den Hochpegel an. Dadurch hält das Register 827 den Offsetfehlerwert ΔE, der durch das Subtrahieren der Mittenspannung vom Amplitudenwert Y(n) des Subtrahierers 826 erhalten wird.
wenn alle Amplitudenwerte Y(n) der Bestimmungswerte X(n) von [0] im Meßbereich kleiner sind als die Mittenspannung, nehmen hier die Ausgänge S3 bis S6 der entsprechenden Flip-Flops 822a bis 822d den Niederpegel an. Daher nimmt das Ausgangssignal S7 des UND-Gatters 825 den Hochpegel an. Dadurch hält das Register 827 den Offsetfehlerwert ΔE, der durch das Subtrahieren der Mittenspannung vom Amplitudenwert Y(n) des Subtrahierers 826 erhalten wird.
Wie oben erläutert, wird sowohl in dem Fall, wo alle Amplitudenwerte Y(n) der Bestimmungswerte X(n) von [0] im Meßbereich die Mittenspannung sind oder größer, als auch in dem Fall, wo all diese Amplitudenwerte Y(n) der Bestimmungswerte kleiner sind als die Mittenspannung, der Fehler gemessen. Dies ist darauf zurückzuführen, daß in Abhängigkeit von den Charakteristiken des MR-Kopfs der Offsetfehler die Mittenspannung ist oder größer und kleiner als die Mittenspannung.
Ferner sind die Fälle, wo alle Amplitudenwerte Y(n) der Bestimmungswerte X(n) von [0] die Mittenspannung sind oder größer und kleiner als die Mittenspannung, im Meßbereich gesetzt. Der Grund dafür liegt in der Detektion des stabilen Offsetwerts im Präambelbereich.
Andererseits wird der Decodierausgangssignal S1 des Decoders 820 von der Inverterschaltung 828 invertiert, und in das UND-Gatter 829 eingegeben. Demgemäß gibt das UND-Gatter 829 den Offsetfehlerwert ΔE des Registers 827 nur dann an den Subtrahierer 87 aus, wenn der Bestimmungswert X(n) [0] ist. Das UND-Gatter 829 gibt [0] aus, wenn der Be stimmungswert X(n) [1] oder [–1] ist.

Claims

Phasensynchronisationsschaltung in einer PRML-Regenerationsvorrichtung zum Regenerieren eines von einem MR-Kopf aus einem Speichermedium, das einen Präambelbereich und einen Datenbereich hat, gelesenen Ausgangssignals, mit: einer Ternärbestimmungseinheit (84) zum Erzeugen ternärer Bestimmungswerte X(n) eines entzerrten Ausgangssignals Y(n); einem Fehlerdetektor (86) zum Detektieren und Halten eines Offsetfehlers ΔE, wenn der ternäre Bestimmungswert X(n) innerhalb des Präambelbereichs Null ist; eine Subtrahierer (87) zum Subtrahieren des detektierten Offsetfehlers ΔE vom entzerrten Ausgangssignal Y(n) in dem Datenbereich, wenn der ternäre Bestimmungswert X(n) Null ist; einen Phasenkomparator (85) zum Berechnen eines Phasenfehlerwerts Δτ(n) aus dem Ausgangssignal des Subtrahierers (87) und dem ternären Bestimmungswert X(n); und einen Spannungssteueroszillator (76) zum Erzeugen eines Synchrontakts mit einer dem Phasenfehlerwert Δτ (n) entsprechenden Phase.