DE3131062C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine PCM-Signalverarbei­ tungsschaltung für die Ermittlung von Fehlern in puls­ codemodulierten Signalwörtern, wobei die Fehlerermitt­ lung zur Steuerung einer zugehörigen Interpolations­ schaltung herangezogen wird, mit deren Hilfe die be­ treffenden Fehler behoben werden.

Bei einer bekannten Anordnung (DE-OS 29 15 459), in der ein codiertes Tonsignal (PCM-Signal) mit Hilfe eines Bildbandgerätes oder dergleichen aufgezeichnet und wie­ dergegeben wird, wird im allgemeinen eine Signalverar­ beitung vorgenommen, um das Auftreten von Hörproblemen zu verhindern, beispielsweise durch eine Signalkorrek­ tur, unter Einbeziehung eines Fehlerdetektorcodes oder eines Fehlerkorrekturcodes bei einem fehlerhaften Lesen, wenn Signale von dem Aufzeichnungsträger wiedergegeben werden. In dem Fall, daß Signalaussetzer in den wieder­ gegebenen Signalen sichtbar werden, wird jedoch die einen derartigen Fehlerdetektorcode oder Fehlerkorrektur­ code verwendende Verarbeitung unvollständig und ermöglicht die Erzeugung eines Knackgeräusches. Wenn eine Schneid­ bearbeitung von Hand vorgenommen wird, dann werden die Daten an der Bandnahtstelle unterbrochen sein, was eben­ falls ein Knackgeräusch hervorruft. Insbesondere dann, wenn eine verzögerte Datenverschachtelung bezüglich der Daten auf die Aufzeichnung hin vorgenommen wird, um den prozentualen Anteil des Lesens während der Wiedergabe herabzusetzen, falls eine Schneidbearbeitung von Hand erfolgt, wird die Verschachtelungsfolge durcheinander gebracht sein, und die Wiedergabe der Daten wird nicht länger möglich sein. Dies führt dazu, daß ein störender Wiedergabeschall auf beiden Seiten der Bandnahtstelle auftritt. Bei einem Betrieb mit einer anderen Wiedergabe­ geschwindigkeit tritt zuweilen eine Störung auf, die einer ungeordneten Reihenfolge der Datenverschachtelung zuzu­ schreiben ist.

Es ist ferner eine Schaltung zur Fehlerkorrektur bekannt (US-PS 40 54 863), die unter anderem Schieberegister, Berechnungsschaltungen bzw. Schalteinrichtungen zur Abso­ lutwertbildung aufweist. Der bei dieser bekannten Schal­ tung erforderliche schaltungstechnische Aufwand ist jedoch relativ hoch.

Der Erfindung liegt die Aufgabe zugrunde, eine PCM-Signal­ verarbeitungsschaltung der eingangs genannten Art so wei­ terzubilden, daß mit insgesamt relativ geringem schaltungs­ technischen Aufwand eine wirksame Behebung von Fehlern gewährleistet ist.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die im Anspruch 1 gekennzeichneten Maßnahmen.

Die Erfindung zeichnet sich durch den Vorteil aus, daß auf relativ wirksame Weise Fehler in pulscodemodulierten Signalwörtern behoben werden können, so daß die bisher bei der Wiedergabe von Tonsignale bildenden Signalwörtern aufgetretenen Knackgeräusche vermieden sind. Dabei kommt die vorliegende Erfindung insgesamt mit einem besonders geringen schaltungstechnischen Aufwand aus.

Zweckmäßige Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm eine Verarbei­ tungsschaltung für ein wiedergegebenes PCM- Signal gemäß einer Ausführungsform der Erfin­ dung.

Fig. 2 veranschaulicht in einem Diagramm die Arbeits­ weise der Verarbeitungsschaltung gemäß Fig. 1.

Fig. 1 zeigt in einem Blockdiagramm eine Verarbeitungs­ schaltung für ein wiedergegebenes PCM-Signal gemäß einer Ausführungsform der Erfindung. Die Daten, die als Audio-PCM-Signale gelesen worden sind und die einer Fehlerdetektor- und Fehlerkorrekturverarbeitung unter­ zogen worden sind, werden in vorgesehenen 1-Wort- Registern 1, 2 und 3 aufeinanderfolgend gespeichert. Ein Wort besteht aus einem PCM-Datensignal des L-Kanals und des R-Kanals und aus einem Fehlerkorrekturcode. Durch Abgeben des Inhaltes W₁ und W₃ der Register 1 bzw. 3 an einen Addierer 4 wird W₁ + W₃ erhalten. Das Additionsergebnis wird einem ½-Teiler 5 zuge­ führt, in welchem die Rechnung (W₁ + W₃)/2 vorgenommen wird. Das Ergebnis der betreffenden Division wird einem Addierer 6 zugeführt, in welchem das betreffende Divisionsergebnis einem Signal -W₂ hinzuaddiert wird. Dieses Signal wird dadurch erhalten, daß die Polarität des Inhaltes W₂ des Registers 2 mittels eines Inverters 7 invertiert wird.

Das Ausgangssignal des Addierers 6 ist eine Differenz zwischen einem vorhergesagten Wert für W₂, welcher Wert durch die Daten W₁ und W₃ vorhergesagt ist, und den tatsächlichen Daten W₂. Das betreffende Ausgangs­ signal wird einer Absolutwert-Schaltung 14 zugeführt, von der ein Absolutwert der Differenz erhalten wird, d. h. |(W₁ + W₃)/2 - W₂|. Das Ausgangssignal der Abso­ lutwert-Schaltung 14 wird einem Komparator 8 zugeführt, in welchem das betreffende Ausgangssignal mit einem Referenzpegel-Signal REF verglichen wird. Wenn die Beziehung

|(W₁ + W₃)/2 - W₂|<REF (1)

erfüllt ist, dann bedeutet dies, daß kein Fehler vor­ liegt. Wenn das Vergleichsergebnis jedoch entgegenge­ setzt ist, wird entschieden, daß irgendeines der Daten­ signale W₁ - W₃ von den tatsächlichen Daten abweicht. Damit wird ein Ausgangssignal hohen Pegels in dem Komparator 8 erzeugt, um an ein Register 9 abgegeben zu werden.

Das Register 9, bei dem es sich um ein 3-Bit-Register handelt, verschiebt seine Eingangssignale mit jeder Wort-Taktsteuerung und gibt die Ausgangssignale b₁, b₂, b₃ als Steuersignale an eine Interpolationsschaltung 11 über ein ODER-Glied 10 ab. Wenn ein Fehler ermittelt wird, dann werden demgemäß die aufeinanderfolgenden zwei Wörter ebenfalls als Fehler betrachtet, und es erfolgt eine Interpolation des Datenausgangssignals des Registers 1.

Fig. 2 veranschaulicht in einem Diagramm die Arbeits­ weise der Verarbeitungsschaltung gemäß Fig. 1. Wenn ein falsches Datensignal W₃ in das Register 3 zum Zeitpunkt t₁ hineingelangt, dann wird ein Fehler durch die lineare Prädiktionsschaltung 4 bis 8 ermittelt, und eine "1" gelangt in die Bit-Position b₃ des Re­ gisters 9. In diesem Falle werden die Daten, die zwei Wörtern vorangehen, das ist das Datensignal W₁, als Fehler betrachtet, und das Datenausgangssignal W₁ des Registers 1 wird in der Interpolationsschaltung 11 interpoliert. Wenn zum Zeitpunkt t₂ die falschen Daten sich zu W₂ bewegen und wenn zugleich ein richtiges Datensignal in die Position W₃ gelangt, dann wird das Datensignal W₁ anschließend wieder als fehlerhaft bzw. als Fehler betrachtet und interpoliert. In diesem Zu­ stand wird das Vorhandensein eines fehlerhaften Daten­ signals auf der Grundlage der linearen Prädiktion gemäß der Gleichung (1) ermittelt, und eine "1" wird in die Bit-Position b₃ des Registers 9 eingeschrieben. In der Bitstelle b₂ wird eine "1" eingeschoben und zwar als Ergebnis der vorangehenden Fehlerermittelung.

Außerdem wird zum Zeitpunkt t₃ ein Fehler auf der Grundlage der Gleichung (1) ermittelt, und in ent­ sprechender Weise wird das Datensignal W₁ interpo­ liert. In diesem Zustand ist der Inhalt des Registers 9 insgesamt durch "1"-Signale gegeben.

Zu den Zeitpunkten t₄ und t₅ ist der Inhalt der Re­ gister 1 bis 3 durch gute Daten gebildet, die jedoch weiterhin als fehlerhaft betrachtet werden. Die Interpolation wird solange ausgeführt, bis der Inhalt des Registers 9 insgesamt "0"-Signale führt. Dies bedeutet, daß dann, wenn zum Zeitpunkt t₃ ein Fehler ermittelt wird, berücksichtigt werden kann, daß die Daten W₃ fehlerhaft sind, weshalb die Interpolation solange fortgesetzt wird, bis diese Daten das Register 1 erreichen. Zum Zeitpunkt t₆ sind die Daten W₁ bis W₃ alle gute Daten, und die Bits b₁ bis b₃ sind alle "0"- Bits, so daß die Interpolation nicht ausgeführt wird.

Im allgemeinen sollte die Anzahl der Fehlerdetektor­ register 1 bis 3 entsprechend der Anzahl aufeinander­ folgender Wörter festgelegt werden, die hörmäßig schädliche Daten sind, die durch ein Übersehen, etc. während der Verarbeitung mit den Fehlerdetektor- und Fehlerkorrekturbits hervorgerufen worden sind. Wenn es beispielsweise möglich ist, daß fehlerhafte Daten fortwährend durch x Wörter auftreten, dann sollte die Anzahl n der Datensignale, die für die Fehlerermittlung erforderlich ist, nämlich die Anzahl der Detektorre­ gister, wie folgt festgelegt werden:

n ≧ 2x (2)

Ansonsten ist nämlich die Möglichkeit einer fehler­ haften Ermittlung vorhanden, da die Anzahl der feh­ lerhaften Daten die Anzahl der korrekten Daten über­ steigt.

Wenn beispielsweise (W₃, W₂, W₁)=(X X O) in Fig. 1 ist, dann herrschen die falschen Daten X vor. Zum Zeitpunkt der linearen Prädiktion wird im wesentlichen auf der Grundlage der falschen Daten festgestellt, daß die guten Daten von den schlechten Daten weit ent­ fernt sind. Bei der linearen Prädiktion ist somit die Relation zwischen guten Daten und falschen Daten bzw. schlechten Daten umgekehrt, so daß die Wahrscheinlich­ keit eines fehlerhaften Betriebs auf eine Ermittlung von schlechten Daten hin ansteigt. In diesem Falle ist es daher erforderlich, die Anzahl der ermittelten Daten auf 4 oder auf einen höheren Wert festzusetzen, so daß nummerisch gesehen die guten Daten vorherrschen. Bei der in Fig. 1 dargestellten Ausführungsform ist die Anzahl der aufeinanderfolgenden Fehlerdaten auf x = 1 festgelegt, wobei die Anzahl der Detektordaten auf n = 3 festgelegt ist.

Im Falle zunehmender Anzahl von Detektordaten kann ein solches System angenommen werden, bei dem ein längeres Register 9 gemäß Fig. 1 vorgesehen ist, wo­ bei jeweils dann, wenn ein Fehler ermittelt ist, die aufeinanderfolgenden Daten ebenfalls als schlechte Daten betrachtet werden. Die Interpolation wird un­ abhängig von der Fehlerermittlung fortgesetzt.

Eine Modifikation kann dabei vorgenommen werden, wie dies durch eine gestrichelte Linie in Fig. 1 ange­ deutet ist. Demgemäß kann in dem Fall, daß das Aus­ gangssignal des ODER-Gliedes 10 ein "1"-Signal wird, das betreffende Ausgangssignal durch den Inverter 12 invertiert werden, wobei dieses invertierte Signal einem zwischen dem Komparator 8 und dem Register 9 untergebrachten UND-Glied 13 zugeführt wird. Dieses UND-Glied 13 kann dadurch gesperrt werden, um die Abgabe des Ausgangssignals des Komparators 8 an das Register 9 zu sperren. Anternativ dazu kann der Be­ trieb der Prädiktionsschaltung 4 bis 8 mit dem Aus­ gangssignal des Inverters 12 verhindert werden.

Die Anzahl der fortgesetzten Fehlerdaten im Falle der von Hand erfolgenden Schneidbearbeitung des Auf­ nahmebandes kann vorhergesagt werden aus der Anzahl der Daten, die auf die Aufnahme hin verschachtelt worden sind. Im Hinblick beispielsweise auf die Daten L _3n , L _3n+1 und L _3n+2 in einem Block (einer Horizontal- Periode), bestehend aus drei Wörtern, gilt in dem Fall, daß die folgende Verschachtelungsoperation auf eine Horizontal-Periode H _n angewandt wird folgendes:

damit werden die folgenden verschachtelten Daten A gebildet:

Wenn ein weiteres Datensignal B durch die von Hand er­ folgende Schneidbearbeitung des Bandes hinzugefügt wird, dann werden folgende Verschachtelungsdaten gebildet:

Wenn diese verschachtelten Daten entschachtelt werden, dann tritt folgendes Ergebnis auf:

Damit wird es infolge einer von Hand erfolgenden Schneidbearbeitung des Bandes nicht mehr möglich, eine vollständige Datenentschachtelung zu bewirken. Dabei treten nämlich zwei aufeinanderfolgende Daten­ fehler auf, wie dies mit X X angegeben ist. Im allgemeinen ist das Verschachtelungsverfahren kom­ plizierter, und die Anzahl von fortlaufenden Daten­ fehlern steigt weiter. Demgemäß kann die Anzahl n der Daten, die für eine lineare Prädiktion der Gleichung (2) erforderlich ist, in Wahrscheinlichkeitsbegriffen bestimmt werden, und zwar auf der Grundlage, wie Daten zu verschachteln sind.

Bei der vorliegenden Erfindung, wie sie zuvor beschrie­ ben worden ist, wird ein fehlerhaftes Datensignal aus codierten Daten einer Vielzahl von Wörtern mittels eines linearen Prädiktionsverfahrens ermittelt, und eine Interpolation der Daten erfolgt in einer mehrere Wörter umfassenden Periode vor und hinter diesen fehler­ haften Daten entsprechend einer bestimmten Wahrschein­ lichkeit des Auftretens eines Fehlers. Wenn bei einer Signalverarbeitung mit einer Fehlerermittlung oder mit dem jeweiligen Datensignal angefügten Korrekturbits ein Übersehen erfolgt, dann ist es somit möglich, die abnormalen Daten zu ermitteln und zu interpolieren. Demgemäß kann in dem Fall, daß die Erfindung auf Audio-PCM-Signale angewandt wird, eine vollständige Korrektur sogar für Signale vorgenommen werden, die eine Vielzahl von Aussetzern aufweisen, oder für Signale, bei denen die Verschachtelungsreihenfolge infolge einer von Hand erfolgenden Schneidbearbeitung des Bandes in Unordnung gebracht worden ist. Der wiedergegebene Ton ist dabei frei von einem Knack­ geräusch oder dergleichen.

Claims (6)

1. PCM-Signalverarbeitungsschaltung für die Ermittlung von Fehlern in pulscodemodulierten Signalwörtern, wobei die Fehlerermittlung zur Steuerung einer zugehörigen Interpolationsschaltung herangezogen wird, mit deren Hilfe die betreffenden Fehler behoben werden, dadurch gekennzeichnet,
daß ein erstes Schieberegister (1, 2, 3) vorgesehen ist, welches eine Vielzahl von Datenwörtern zu speichern imstande ist und welches einen Serien-Dateneingangs­ anschluß, einen Serien-Datenausgangsanschluß und einen Parallel-Datenausgangsanschluß aufweist,
daß das erste Schieberegister (1, 2, 3) an seinem Serien- Dateneingangsanschluß ein pulscodemoduliertes Signal aufnimmt, welches in aufeinanderfolgenden Datenwörtern strukturiert ist,
daß das erste Schieberegister (1, 2, 3) mit seinem Serien- Datenausgangsanschluß in Reihe mit einem Eingangsan­ schluß einer Interpolationsschaltung (11) geschaltet ist, die danach Fehler in Datenwörtern behebt, welche von dem ersten Schieberegister (1, 2, 3) an die Interpolationsschaltung (11) abgegeben sind,
daß an dem Parallel-Datenausgangsanschluß des ersten Schieberegisters (1, 2, 3) eine Detektorschaltung (4-8, 14) angeschlossen ist, die einen Datenfehler in zumindest einem in dem betreffenden ersten Schieberegister (1, 2, 3) gespeicherten Wort dadurch ermittelt, daß ein Vergleich der in der genannten gespeicherten Vielzahl von Daten­ wörtern in dem ersten Schieberegister (1, 2, 3) enthaltenen Daten unter Heranziehung einer linearen Prädiktionsmethode durchgeführt wird, wobei die betreffende Detektorschal­ tung (4-8, 14) ferner ein diskretes Signal abgibt, welches eine Anzeige darüber liefert, ob ein Fehler in dem genann­ ten einen Datenwort in dem ersten Schieberegister (1, 2, 3) vorhanden ist oder nicht,
daß am Ausgangsanschluß der Detektorschaltung (4-8, 14) ein zweites Schieberegister (9) angeschlossen ist, welches eine Kapazität zur Speicherung einer Vielzahl von Kenn­ zeichenbits aufweist, deren jedes ein bestimmtes Daten­ wort in dem ersten Schieberegister (1, 2, 3) festlegt,
daß das zweite Schieberegister (9) das genannte diskrete Ausgangssignal von der Detektorschaltung (4-8, 14) her auf­ nimmt und mit jeder Aufnahme des betreffenden diskreten Ausgangssignals eine Verschiebung um eine Kennzeichenbit­ position vornimmt und
daß mit den Parallel-Datenausgängen des zweiten Schieberegisters (9) und mit der Interpolationsschaltung eine Steuerschaltung (10) verbunden ist, welche die be­ treffende Interpolationsschaltung jeweils dann einschaltet, wenn irgendeines der betreffenden Vielzahl von in dem zweiten Schieberegister (9) gespeicherten Kennzeichenbits einen Datenwortfehler angibt, während die betreffende Steuerschaltung (10) die genannte Interpolationsschaltung jeweils dann ausschaltet, wenn keines der in einer Vielzahl in dem zweiten Schieberegister (9) gespeicherten Kenn­ zeichenbits einen Datenwortfehler anzeigt.

2. PCM-Signalverarbeitungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Detektorschaltung eine Prädiktionsschaltung (4, 5) ent­ hält, mittels der ein Datenwert eines Datenwortes auf der Grundlage zumindest der Daten vor und hinter dem betreffenden einen Datenwort vorherbestimmbar ist, daß eine Berechnungsschaltung (6, 7) vorgesehen ist, welche die Differenz zwischen dem von der Prädiktions­ schaltung erhaltenen vorhergesagten Datenwert und einem tatsächlichen Datenwert berechnet,
daß eine Schaltungseinrichtung (14) vorgesehen ist, die einen absoluten Wert der betreffenden Differenz bestimmt, und
daß eine Vergleichsschaltung (8) vorgesehen ist, die den betreffenden absoluten Wert mit einem Bezugswert ver­ gleicht und von der ein Datenfehler-Detektorsignal ab­ nehmbar ist.

3. PCM-Signalverarbeitungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Prädiktionsschaltung (4, 5) eine Mittelwertschaltung ist.

4. PCM-Signalverarbeitungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung eine Verknüpfungsschaltung (10) ist, die eine ODER-Verknüpfung der parallelen Ausgangssignale (b₁, b₂, b₃) des zweiten Schieberegisters (9) auszuführen ver­ mag.

5. PCM-Signalverarbeitungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Wörter n des ersten Schieberegisters (1, 2, 3) auf n ≧ 2x für den Fall festgelegt ist, daß vorhergesagt ist, daß fehlerhafte Daten durch x Wörter kontinuierlich erzeugt werden.

6. PCM-Signalverarbeitungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine Verknüpfungseinrichtung (13) vorgesehen ist, welche die Abgabe des Ausgangssignals der Detektorschaltung (4-8, 14) an das zweite Schieberegister (9) entsprechend dem Ausgangssignal der Steuerschaltung (10) sperrt.