JPS59218613A - Ｐｃｍ回路 - Google Patents
Ｐｃｍ回路Info
- Publication number
- JPS59218613A JPS59218613A JP9229383A JP9229383A JPS59218613A JP S59218613 A JPS59218613 A JP S59218613A JP 9229383 A JP9229383 A JP 9229383A JP 9229383 A JP9229383 A JP 9229383A JP S59218613 A JPS59218613 A JP S59218613A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- error
- error rate
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の対象〕
本発明はＰＣＭ放送用コンバータ、ＰＣＭテ。
−プレコータ゛、ディジタルオーティオディスク。
（ＤＡＤ）等のＰＣＭオーディオ機器等の復調、。
再生回路に使用して好適な回路に関し、更に詳しくはＰ
ＣＭオーディオ機器によって受信または再生されたＰＣ
Ｍデータにエラーが生じてエラーレートが悪化した場合
や、大きなバーストエラーが発生し、誤りデータの検出
洩れや誤訂５ 正が生じた場合等において生じるシ・ツク音を軽減する
回路に関する。
ＣＭオーディオ機器によって受信または再生されたＰＣ
Ｍデータにエラーが生じてエラーレートが悪化した場合
や、大きなバーストエラーが発生し、誤りデータの検出
洩れや誤訂５ 正が生じた場合等において生じるシ・ツク音を軽減する
回路に関する。
従来のＰＣＭ復調回路をみるに、復号処理回路（ディジ
タル信号処理回路）において誤りデータの数が所定数を
こえた時、それを検知して１、ＰＣＭ復調回路の出力を
遮断或はその出力レベ。
タル信号処理回路）において誤りデータの数が所定数を
こえた時、それを検知して１、ＰＣＭ復調回路の出力を
遮断或はその出力レベ。
ルを減衰する等して誤りデータの検出洩れ等に。
伴う異常データに基づき発生するショック音を防止する
ものがある。
ものがある。
しかし、このようにＰＣＭデータエラ一時復。
調回路の出力を遮断、減衰するものにあっては特に遮断
するものにあってはエラーが多い時ひ。
するものにあってはエラーが多い時ひ。
んばんに遮断、非遮断が繰り返され、これによ。
って音の途切れ現象が生じ、ＰＣＭデータの忠１゜実な
復調ができない問題がある。
復調ができない問題がある。
本発明の目的は従来の欠点を無くし且つ正常時には出力
信号の品質を損うことなくシシツク音の発生を阻止する
ことができる回路を提供するにある。
信号の品質を損うことなくシシツク音の発生を阻止する
ことができる回路を提供するにある。
上記目的を達成するため１本発明はＰＣＭデータのエラ
ーを検出し、このエラーの程度に応じてＰＣＭデータ伝
送系路に設けたフィルタ装・ ４ 置の通過周波数帯域を制御する手段を設けた。
ーを検出し、このエラーの程度に応じてＰＣＭデータ伝
送系路に設けたフィルタ装・ ４ 置の通過周波数帯域を制御する手段を設けた。
以樹木発明の実施例を図面により説明する。
第１図は本発明の一実施例を示すＰＣＭ回路の再生系を
示すブロック図である。同図において。
示すブロック図である。同図において。
１０は例えば磁気記録媒体より再生されて得たＰＣＭ信
号ａからディジタル情報データ、エラー訂正データ、同
期パルス等を抽出するところの復調回路を示し、該回路
は復調器（信号ａがＦＭ記録の場合にはＦＭ復調器）１
１と、入力信号、ａを受けて、この入力信号の包絡波振
幅（ｅ）を検出する回路（包絡波検波器）１２及び該回
路の出力を受けて、この包絡波の振幅が所定の振幅（ｅ
／２）以下の時入力信号ａにエラーがあることを計測し
て、誤りレート信号（パルス信号）力を発生−する誤り
レート計測回路１３から構成されている。
号ａからディジタル情報データ、エラー訂正データ、同
期パルス等を抽出するところの復調回路を示し、該回路
は復調器（信号ａがＦＭ記録の場合にはＦＭ復調器）１
１と、入力信号、ａを受けて、この入力信号の包絡波振
幅（ｅ）を検出する回路（包絡波検波器）１２及び該回
路の出力を受けて、この包絡波の振幅が所定の振幅（ｅ
／２）以下の時入力信号ａにエラーがあることを計測し
て、誤りレート信号（パルス信号）力を発生−する誤り
レート計測回路１３から構成されている。
誤りレート計測回路１６は例えば第２図に示す如く構成
されている。同図におｈて回路１２の振幅計測出力１２
ａは、パルス計数回路１５２に被計数信号として入力さ
れる。該計数回路１６２は、パルス発生回路１３５から
の計時パルス１６５ｐを計。
されている。同図におｈて回路１２の振幅計測出力１２
ａは、パルス計数回路１５２に被計数信号として入力さ
れる。該計数回路１６２は、パルス発生回路１３５から
の計時パルス１６５ｐを計。
時パルス計数回路１６４により計数し、所定の周期パル
ス１５４ｐを生成する。該周期パルスは、該。
ス１５４ｐを生成する。該周期パルスは、該。
計数回路１６２のリセット入力に入力される。該。
計数回路１６２では、該周期パルス１５４ｐの周期毎。
の計測出力１２ａの個数を計数する。
即ち、該計数回路１５２においては、計測出力。
１２ａを計数するが、周期パルス１３４ｐによりリセッ
トされるたぬ、リセット後から次のリセット迄の期間倍
圧計数することになる。例えば、周期パルス１３４ｐの
周期を１秒とした場合、計数回路１３２では、１秒間の
計測出力１２ａの数を周期パルス１３４ｐ毎に計数する
ことに力る。
トされるたぬ、リセット後から次のリセット迄の期間倍
圧計数することになる。例えば、周期パルス１３４ｐの
周期を１秒とした場合、計数回路１３２では、１秒間の
計測出力１２ａの数を周期パルス１３４ｐ毎に計数する
ことに力る。
この計数回路１３２の出力１６２ａを入力とする誤りレ
ート算出回路１５１により誤りレートｈを生５ 成する。
ート算出回路１５１により誤りレートｈを生５ 成する。
ここで誤りレートｈは１例えば周期パルス１６４ｐの周
期内の振幅計測出力１２ａの個数が所定の値以上になっ
た場合にはゝ１ で所定の値以下の場合には ０ とな
るように誤りレート算出回路１６１により生成する。
期内の振幅計測出力１２ａの個数が所定の値以上になっ
た場合にはゝ１ で所定の値以下の場合には ０ とな
るように誤りレート算出回路１６１により生成する。
２０は復調回路１０の復調出力信号すの符号（デ。
イジタル）を識別する符号識別回路を示し、該。
回路は復詞器１１の復調出力信号すのレベルなス。
ライスして １ またはゝ０ の信号に変換するコ、ン
パレータ２４と、このコンパレータの出力信号。
パレータ２４と、このコンパレータの出力信号。
を受けてストローブパルスを生成スるＰＬＬ回。
路２２と、このストローブパルスを受けて上記コ。
ンバレータ２４の出力信号の符号を判定（Ｒ別）。
する符号識別器２１及び上記ＰＬＬ回路２２に結合、。
され、この回路における基準信号とコンパレータ出力信
号の差信号を受け、この差信号の程度によって符号識別
回路２０における誤りレート信号ｉを生成、発生する誤
りレート信号発生回路２３から構成されている。
号の差信号を受け、この差信号の程度によって符号識別
回路２０における誤りレート信号ｉを生成、発生する誤
りレート信号発生回路２３から構成されている。
５
誤りレート信号発生回路２３は例えば第５図に示す如く
構成されている。同図においてＰＬＬ回路２２の位相比
較回路出力または、同出力の低域を波出力である差信号
２２ａを入力とするレベル比較回路２６１により、差信
号が所定の値に対・ ７ して大きいか小さいかを判定し判定出力２３１ａを得る
。
構成されている。同図においてＰＬＬ回路２２の位相比
較回路出力または、同出力の低域を波出力である差信号
２２ａを入力とするレベル比較回路２６１により、差信
号が所定の値に対・ ７ して大きいか小さいかを判定し判定出力２３１ａを得る
。
該判定出力２３１ａを誤りレート計測回路２３２に入力
し、該回路の出力誤りレート信号ｉを生成する。
し、該回路の出力誤りレート信号ｉを生成する。
６０は符号識別回路２０の符号識別信号Ｃを受け、この
符号識別信号Ｃに欠落（ドロップアウト）がある時、こ
れを周知態様によりデータの同期。
符号識別信号Ｃに欠落（ドロップアウト）がある時、こ
れを周知態様によりデータの同期。
デスク２ンブル、ディンターリーブ誤りデータの検出、
訂正及び補正等の所定の復号処理を行表う復号（ディジ
タル信号）処理回路を示し、該回路は符号識別器２１の
識別出力信号Ｃを受けて誤りデータを検出する誤りデー
タ検出回路３１と、この回路にて識別出力信号に誤りが
あることを検出した時この誤りデータをあらかじめ設定
された復号処理により訂正する誤りデータ訂正回路６２
と、この唄りデータ訂正回路により訂正できなかった時
それを補正するデータ補正回路３６と、同期回路７０の
同期信号ｋを受けて、上記処理の制御を行なう制御回路
６５及び誤りデータ検出・ ８ ・ 回路５１にて検出される誤りデータの数を計数すると共
に所定の数を計数したら誤りレート信号ｊを生成、発生
する計数回路５４から構成されている。
訂正及び補正等の所定の復号処理を行表う復号（ディジ
タル信号）処理回路を示し、該回路は符号識別器２１の
識別出力信号Ｃを受けて誤りデータを検出する誤りデー
タ検出回路３１と、この回路にて識別出力信号に誤りが
あることを検出した時この誤りデータをあらかじめ設定
された復号処理により訂正する誤りデータ訂正回路６２
と、この唄りデータ訂正回路により訂正できなかった時
それを補正するデータ補正回路３６と、同期回路７０の
同期信号ｋを受けて、上記処理の制御を行なう制御回路
６５及び誤りデータ検出・ ８ ・ 回路５１にて検出される誤りデータの数を計数すると共
に所定の数を計数したら誤りレート信号ｊを生成、発生
する計数回路５４から構成されている。
計数回路５４は、誤りデータ検出回路５１の誤り、。
データを入力とし、誤りレート信号ｊを出力とする誤り
レート計測回路により構成できる。
レート計測回路により構成できる。
ここで誤りデータとしては１例えば信号構成に含まれる
誤り検出符号（ＣＲ，ＣＣ）による検出結果または誤り
検出訂正符号による検出結果を用、、）いるものである
。この場合、検出結果は、ＣＢ、ＣＣを含む符号の構成
ブロックまたは誤り検出訂正符号を含む符号の構成ブロ
ック単位で出力される。この回路５０は図に示す如く誤
りデータ訂正回路５２において訂正できなかった誤りデ
ータの。
誤り検出符号（ＣＲ，ＣＣ）による検出結果または誤り
検出訂正符号による検出結果を用、、）いるものである
。この場合、検出結果は、ＣＢ、ＣＣを含む符号の構成
ブロックまたは誤り検出訂正符号を含む符号の構成ブロ
ック単位で出力される。この回路５０は図に示す如く誤
りデータ訂正回路５２において訂正できなかった誤りデ
ータの。
数を計数回路６４′にて計数して誤りレート信号ｊ′を
生成、発生する如く構成してもよい。この時の計数回路
５６は誤りデータ訂正回路６２の誤りデータを入力とし
、誤りレート信号ｊ′を出力とする誤りレート計測回路
により構成する。
生成、発生する如く構成してもよい。この時の計数回路
５６は誤りデータ訂正回路６２の誤りデータを入力とし
、誤りレート信号ｊ′を出力とする誤りレート計測回路
により構成する。
ここで誤りデータとしては、例えば誤り訂正符号により
訂正された後の誤りデータで即ち誤りレート信号として
は以上の他、同期信号検出回路における検出洩れのレー
トを用いることができる。
訂正された後の誤りデータで即ち誤りレート信号として
は以上の他、同期信号検出回路における検出洩れのレー
トを用いることができる。
４０はデータ誤りに基づく異常データを検出し。
かつ復調回路１０．符号識別回路２０．復号処理回路６
０にて検出した誤りレート信号ｈ ＊ ｌ ＊ Ｊ及び
同期回路７０における誤りレート信号ｌを受け、これら
の信号のいずれか１つまたは複数個の信１゜号に応じた
異常データを矯正する回路を示し、該回路はデータ補正
回路６３の出力信号ｄを順次記憶すると同時にこの記憶
信号を乗算器４１に読み出すデータメモＩＪ （ＲＡ、
Ｍ ） ４５と、複数の周波数通過帯域特性（フィルタ
特性ｆｌ 、 ｆ２・・・）を実現１゜する複数の係数
（ｋｌ、に２・・・）を有した係数メモリ４４と、メモ
リ４５ 、４４の出力信号を乗算する乗算器４１と、こ
の乗算器にて乗算されて得た積信号を所定個加算してｆ
波出力信号ｅを出力する加算器４２と、上記メモリ４５
をコントロールするメモリコントロール回路４５と、上
記係数メモリ４４ヲコントロールし、しかもメモリ４６
のデータ読み出し順に同期してメモリ４４のメモリ係数
を読み出す如くコントロールする係数メモリコントロー
ル回路４６ト、上記コン） ０−＃回路４５ 、。
０にて検出した誤りレート信号ｈ ＊ ｌ ＊ Ｊ及び
同期回路７０における誤りレート信号ｌを受け、これら
の信号のいずれか１つまたは複数個の信１゜号に応じた
異常データを矯正する回路を示し、該回路はデータ補正
回路６３の出力信号ｄを順次記憶すると同時にこの記憶
信号を乗算器４１に読み出すデータメモＩＪ （ＲＡ、
Ｍ ） ４５と、複数の周波数通過帯域特性（フィルタ
特性ｆｌ 、 ｆ２・・・）を実現１゜する複数の係数
（ｋｌ、に２・・・）を有した係数メモリ４４と、メモ
リ４５ 、４４の出力信号を乗算する乗算器４１と、こ
の乗算器にて乗算されて得た積信号を所定個加算してｆ
波出力信号ｅを出力する加算器４２と、上記メモリ４５
をコントロールするメモリコントロール回路４５と、上
記係数メモリ４４ヲコントロールし、しかもメモリ４６
のデータ読み出し順に同期してメモリ４４のメモリ係数
を読み出す如くコントロールする係数メモリコントロー
ル回路４６ト、上記コン） ０−＃回路４５ 、。
４６を制御する制御部４７と、上記誤りレート信号）１
＊ Ｉ ＋ Ｊ及びｌを受け、これらの信号に応じて
上記コントロール回路４６を介して係数メモリ４４の係
数を制御し、係数メモリ４４によって設定されるフィル
タ特性を変える係数制御回路４８か８゜ら構成されてい
る。斯る実施例では係数メモリ４４によって決まる異常
データ検出矯正回路４０の低域Ｐ波特性を（Ｆｉｎｉｔ
ｅ Ｉｍｐｕｌｓｅ ＆５ｐｏｎｃｓ ）形ディジタル
フィルタにて構成している。このＰＩＲ形ディジタルフ
ィルタは希望する特性のフィル□５ りのインパルス応答波形と、信号のたたみ込みにより構
成できる。
＊ Ｉ ＋ Ｊ及びｌを受け、これらの信号に応じて
上記コントロール回路４６を介して係数メモリ４４の係
数を制御し、係数メモリ４４によって設定されるフィル
タ特性を変える係数制御回路４８か８゜ら構成されてい
る。斯る実施例では係数メモリ４４によって決まる異常
データ検出矯正回路４０の低域Ｐ波特性を（Ｆｉｎｉｔ
ｅ Ｉｍｐｕｌｓｅ ＆５ｐｏｎｃｓ ）形ディジタル
フィルタにて構成している。このＰＩＲ形ディジタルフ
ィルタは希望する特性のフィル□５ りのインパルス応答波形と、信号のたたみ込みにより構
成できる。
５０は異常データ検出矯正回路４０の出力信号ｅを受け
てアナログ（オーディオ情報）信号ｆを復調するＰＣＭ
復調回路である。
てアナログ（オーディオ情報）信号ｆを復調するＰＣＭ
復調回路である。
１
斯る構成において復調回路１０．符号識別回路２０、復
号処理回路５０．同期回路７０のいずれかに・誤りレー
ト信号が発生した時制御回路４８はその。
号処理回路５０．同期回路７０のいずれかに・誤りレー
ト信号が発生した時制御回路４８はその。
誤りレート信号に応じて上記コントロール回路。
４６を介して係数メモリ４４のアドレスを指定する５信
号、つまりどのアドレスに記憶された係数を。
号、つまりどのアドレスに記憶された係数を。
選択するかの係数選択信号を出力する。ここで４誤りレ
ートが発生した場合でも実用上その誤りレートによる実
害がない程度ならば誤りレートがないものとして動作す
る如く構成してもよ＜１（。
ートが発生した場合でも実用上その誤りレートによる実
害がない程度ならば誤りレートがないものとして動作す
る如く構成してもよ＜１（。
むしろその方が好ましい。メモリコントロール回路４６
は制御回路４８からの制御信号を受は係数メモリ４４の
複数個の係数のうち１つを選択するコントロール信号を
出力すると共に制御部４７の出すためのコントロール信
号を出力する。係数メモリ４４はこれらのコントロール
信号によって指定されたアドレスの係数を乗算器４１に
出力し。
は制御回路４８からの制御信号を受は係数メモリ４４の
複数個の係数のうち１つを選択するコントロール信号を
出力すると共に制御部４７の出すためのコントロール信
号を出力する。係数メモリ４４はこれらのコントロール
信号によって指定されたアドレスの係数を乗算器４１に
出力し。
回路４０のフィルタ特性を可変する。
以上の如く係数メモリ４４に複数のフィルタ特２
性を有するデータ（係数）を記憶しておき、このデータ
の中から誤りレートに応じたデータ（フィルタ特性）を
選択することによって、ＰＣＭデータを遮断することな
く、誤りレートに応じ。
の中から誤りレートに応じたデータ（フィルタ特性）を
選択することによって、ＰＣＭデータを遮断することな
く、誤りレートに応じ。
た異常音の軽減処理が行なえる。該異常音の出。
力の軽減処理としては、前後のデータとの振幅差が所定
の値以上に々らないように制限する場合や、低域ｆ波す
ることにより異常音を阻止す。
の値以上に々らないように制限する場合や、低域ｆ波す
ることにより異常音を阻止す。
る。この場合いずれも高域周波数および大振幅値の制限
が行なわれる。このため、この制限を、。
が行なわれる。このため、この制限を、。
エラーレートが悪い場合程強くしている。
以上の実施例では異常データ検出矯正回路４０のフィル
タをＦ’ＩＲ型ディジタルフィルタにて構成した場合に
ついて説明したが、このフィルタはＩＩＲ等他のディジ
タルフィルタまたはア５ ナログフィルタを用い、特性の異なる複数のフィルタま
たは素子定数（Ｒ，Ｌ及びＣ等の）を変えることにより
フィルタ特性の変わるフィルタやスイッチドキャパッタ
等を用い、誤リレー）ＫＺじてそれらのフィルタ特性を
変えることにより同様の効果を得てもよい。
タをＦ’ＩＲ型ディジタルフィルタにて構成した場合に
ついて説明したが、このフィルタはＩＩＲ等他のディジ
タルフィルタまたはア５ ナログフィルタを用い、特性の異なる複数のフィルタま
たは素子定数（Ｒ，Ｌ及びＣ等の）を変えることにより
フィルタ特性の変わるフィルタやスイッチドキャパッタ
等を用い、誤リレー）ＫＺじてそれらのフィルタ特性を
変えることにより同様の効果を得てもよい。
例えば、復号処理回路５０如おける誤りレート信号ｊが
、誤り検出数にもとづくエラーレートを表わし、標準エ
ラーレート１０−４とした場合、誤りレート信号ｊｖｃ
おけるエラーレートを例え。
、誤り検出数にもとづくエラーレートを表わし、標準エ
ラーレート１０−４とした場合、誤りレート信号ｊｖｃ
おけるエラーレートを例え。
ばＡ （ｓ ｘ １ｏ−４以下）、Ｂ（１ｘ１ｏ−’へ
５ ｘ １ｏ−’ ） ＊Ｃ（５Ｘ１０−’へｌＸ１Ｏ
−５）、Ｄ（ＩＸｌｏ−２〜５ｘ１ｏ’）及びＥ（１×
１０−２以上）の５つのエラーレートの領域に分割し、
該ディジタルフィルタを用いた異常データ検出・矯正回
路４０において、ローム。
５ ｘ １ｏ−’ ） ＊Ｃ（５Ｘ１０−’へｌＸ１Ｏ
−５）、Ｄ（ＩＸｌｏ−２〜５ｘ１ｏ’）及びＥ（１×
１０−２以上）の５つのエラーレートの領域に分割し、
該ディジタルフィルタを用いた異常データ検出・矯正回
路４０において、ローム。
スフイルタ特性とし、遮断周波数を、Ａの範囲では、全
域通過とし、Ｂの範囲では、遮断周波数を１０に、Ｈｚ
、 Ｃの範囲では同値を７ ＫＨｚ 、 Ｄの範囲で
は同値を３ ＫＨｚとしてＥの範囲では同値を１ 、に
、Ｈｚとする。
域通過とし、Ｂの範囲では、遮断周波数を１０に、Ｈｚ
、 Ｃの範囲では同値を７ ＫＨｚ 、 Ｄの範囲で
は同値を３ ＫＨｚとしてＥの範囲では同値を１ 、に
、Ｈｚとする。
以上の処理により異常データによる聴感上の問題やスピ
ーカ等へのダメージを軽減することができる。
ーカ等へのダメージを軽減することができる。
さらに該ディジタルフィルタの遮断特性を。
−６ｄＢ１０ＣＴ 、〜−数１０ ｄＢｌｏＣＴ等と制
御することにより効果を向上させることができる。
御することにより効果を向上させることができる。
以上の操作により従来のミュート処理等により音を切っ
たり、音量を下げたりすること無く。
たり、音量を下げたりすること無く。
検出洩れや誤訂正による異常音を軽減することができる
。
。
第５図は異常データ検出・矯正回路４０の他の実施例を
示し、誤りレート出力信号ｈｒ＋＋３＋１等により隣り
合ったデータ間の振幅差を制限する回路を基本として構
成したブロック図である。同図において、復号処理出力
信号ｄは、メ１′］ モリ４９１に記録されると共にこのメモリから順次読み
出され、後段の減算回路４９２に供給される。減算回路
４９２はこれら読み出されたデータの相隣り合ったデー
タ同志の振幅差を求める。
示し、誤りレート出力信号ｈｒ＋＋３＋１等により隣り
合ったデータ間の振幅差を制限する回路を基本として構
成したブロック図である。同図において、復号処理出力
信号ｄは、メ１′］ モリ４９１に記録されると共にこのメモリから順次読み
出され、後段の減算回路４９２に供給される。減算回路
４９２はこれら読み出されたデータの相隣り合ったデー
タ同志の振幅差を求める。
この減算回路の出力信号は比較器４９４にて比較−レベ
ル生成回路４９３の比較レベルと比較される。
ル生成回路４９３の比較レベルと比較される。
この比較により得られる差信号が比較レベル以上の場合
には信号ｄは異常と判定し、制御回路４９５において入
力データの振幅を制限する。
には信号ｄは異常と判定し、制御回路４９５において入
力データの振幅を制限する。
ここで比較レベル生成回路４９５は、誤りレート信号Ｊ
＊ Ｉ ｒ ｈ ＋ １より、かつ誤りレートに応じ
て比較レベルを設定する。一般には、誤りレートが少な
い場合は比較レベルを無限大に）とし、悪くなるに従っ
て比較レベルを下げ、異常音発生を軽減させる。
＊ Ｉ ｒ ｈ ＋ １より、かつ誤りレートに応じ
て比較レベルを設定する。一般には、誤りレートが少な
い場合は比較レベルを無限大に）とし、悪くなるに従っ
て比較レベルを下げ、異常音発生を軽減させる。
第６図は比較レベル生成回路４９５の他の実施例を示す
ブロック図である。同図において復号処理出力信号ｄを
入力とする実効値検出回路４９３ａで実効値ｄ′を生成
・出力する。比較レベル生成回路４９６ａは、誤りレー
ト出力信号Ｊ ＊ １ ＊ ｈ ＊、、１等と実効値ｄ
′とにより比較レベルｍを生成する。該比較レベルｍは
、誤りレート出力信号により、誤りレートが劣化すると
共に低くなると同時に、実効値ｄ′が小さい程低くなる
ように設定される。
ブロック図である。同図において復号処理出力信号ｄを
入力とする実効値検出回路４９３ａで実効値ｄ′を生成
・出力する。比較レベル生成回路４９６ａは、誤りレー
ト出力信号Ｊ ＊ １ ＊ ｈ ＊、、１等と実効値ｄ
′とにより比較レベルｍを生成する。該比較レベルｍは
、誤りレート出力信号により、誤りレートが劣化すると
共に低くなると同時に、実効値ｄ′が小さい程低くなる
ように設定される。
以上の説明では、実効値検出回路４９５ａで実効値を生
成したが平均値等を用いても同様の効果が得られる。
成したが平均値等を用いても同様の効果が得られる。
第７図は本発明の他の実施例を示すブロック図であり、
ＰＣＭ復調回路５０の出力ｆをアナログ異常データ検出
・矯正回路８０において誤りレート検出信号ｌで制御し
同出力ｇを得てなるものである。以下アナログ異常デー
タ検出・矯正回路８０を詳細に説明する。第８図はアナ
ログ異常データ検出・矯正回路のブロック図を示し、。
ＰＣＭ復調回路５０の出力ｆをアナログ異常データ検出
・矯正回路８０において誤りレート検出信号ｌで制御し
同出力ｇを得てなるものである。以下アナログ異常デー
タ検出・矯正回路８０を詳細に説明する。第８図はアナ
ログ異常データ検出・矯正回路のブロック図を示し、。
同図においてＰＣＭ復調回路５０からのアナログ。
出力信号ｆは、スルーレート制御回路８１でスルーレー
ト制限信号ｎにより所定の制限を受け。
ト制限信号ｎにより所定の制限を受け。
制限出力ｆ′は利得制御回路８２により利得制御信号ｐ
により制限し出力ｇを得る。ここで両制御。
により制限し出力ｇを得る。ここで両制御。
信号ｎ、ｐは、誤りレート信号１を受け、この信号に応
答する制御信号生成回路８３により得る。
答する制御信号生成回路８３により得る。
第９図はスルーレート制御回路８１の特性を示し、−６
ｄＢ１０ＣＴのスルーレート特性を示す特性図である。
ｄＢ１０ＣＴのスルーレート特性を示す特性図である。
同図において８１ａは０． Ｉ ＫＨｚ迄は平担−でｏ
ｌＫＨｚ以上は−（Ｓ ｄ Ｂ１０ＣＴのスルーレート
特性の場合、８１ｂはＩＫＨｚ迄は平担で１ＫＨｚ以上
は一６ｄＢ１０ｃＴのスルーレート特性の場合、８１ｃ
は＋０ＫＨｚ迄は平担で１ｏＫＨｚ以上は一６ｄＢ１０
ＣＴのスルーレート特性の場合を示す。これらの特性は
信号の誤りレートにより選択する。即ち誤りレートが良
い場合は全帯域平担特性とし、次に悪くガるに従いスル
ーレート特性を８１ｃ以下順次８１ｔ＋ 、 ８１ａの
順で選択する。ここで平担域での利得が２０ ｄＢ単位
で変化するため、利得側。
ｌＫＨｚ以上は−（Ｓ ｄ Ｂ１０ＣＴのスルーレート
特性の場合、８１ｂはＩＫＨｚ迄は平担で１ＫＨｚ以上
は一６ｄＢ１０ｃＴのスルーレート特性の場合、８１ｃ
は＋０ＫＨｚ迄は平担で１ｏＫＨｚ以上は一６ｄＢ１０
ＣＴのスルーレート特性の場合を示す。これらの特性は
信号の誤りレートにより選択する。即ち誤りレートが良
い場合は全帯域平担特性とし、次に悪くガるに従いスル
ーレート特性を８１ｃ以下順次８１ｔ＋ 、 ８１ａの
順で選択する。ここで平担域での利得が２０ ｄＢ単位
で変化するため、利得側。
両回路８２によりスルーレート制御回路８１におけろ利
得変化分を補償する。
得変化分を補償する。
以上述べた実施例では、スルーレート制御回路８１をス
テップ状に変化する例で説明したが。
テップ状に変化する例で説明したが。
誤りレートにより連続的に変化させることも可、能であ
る。
る。
〔発明の効果〕
以上述べた本発明によれば、誤りレートが劣化した場合
でも異常音の出力を軽減した再生出力が得られるため出
力を停止するキーート処理−が不要となる。さらに、該
誤りレートに応じた異常音の出力の軽減処理が行表われ
ろため、該軽減処理による品質の劣化が適正化できる。
でも異常音の出力を軽減した再生出力が得られるため出
力を停止するキーート処理−が不要となる。さらに、該
誤りレートに応じた異常音の出力の軽減処理が行表われ
ろため、該軽減処理による品質の劣化が適正化できる。
第１図は１本発明の一実施例を示すブロック図、第２図
は誤りレート計測回路の一例を示すブロック図、第３図
は誤りレート信号発生回路の一例を示すブロック図、第
４図は復号処理回路の他の実施例を示すブロック図、第
５図は異常データ検出・矯正回路の他の例を示すブロク
。 り図、第６図は制御回路の一例を示すブロック図、第７
図は本発明の他の実施例を示すブロック図、第８図はア
ナログ異常データ検出・矯正回路の一例を示すブロック
図、第９図はスルーレート制御回路の特性を示す特性図
である。 。 ａは入力信号、１０は復調回路、２０は符号識別回路、
５０は復号処理回路、５０はＰＣＭ復調回路、４０は異
常データ検出矯正回路。 ） 第２図 １？ 第３図 ジ 第４図 初 オ６図 オフ図 ０．ＯＩｋ ＯｄＫ ｌ Ｋ
ｌ０ＫＦＹｅｙａｅｎｃｙ （Ｈｚ］ ７４−
は誤りレート計測回路の一例を示すブロック図、第３図
は誤りレート信号発生回路の一例を示すブロック図、第
４図は復号処理回路の他の実施例を示すブロック図、第
５図は異常データ検出・矯正回路の他の例を示すブロク
。 り図、第６図は制御回路の一例を示すブロック図、第７
図は本発明の他の実施例を示すブロック図、第８図はア
ナログ異常データ検出・矯正回路の一例を示すブロック
図、第９図はスルーレート制御回路の特性を示す特性図
である。 。 ａは入力信号、１０は復調回路、２０は符号識別回路、
５０は復号処理回路、５０はＰＣＭ復調回路、４０は異
常データ検出矯正回路。 ） 第２図 １？ 第３図 ジ 第４図 初 オ６図 オフ図 ０．ＯＩｋ ＯｄＫ ｌ Ｋ
ｌ０ＫＦＹｅｙａｅｎｃｙ （Ｈｚ］ ７４−
Claims (1)
- 【特許請求の範囲】 ｔＰｃＭ化されたディジタル情報データ、エラー訂正デ
ータ、同期信号を抽出する復調回路、と、該回路にて抽
出された各データの符号を識別する符号識別回路と、該
回路にて識別されたデータに欠落等があった時これを復
元する復号処理回路及び同期回路と、上記復号処理回路
を通過したデータからアナログ情報データを抽出：、１
するＰＣＭ復調回路を具えたＰＣＭ回路において、上記
復号処理回路の後段に設けられ、上記ディジタル情報デ
ータの異常を検出し矯正する手段と、上記復調回路、符
号識別回路、復号処理回路及び同期回路のいずれか一つ
または複数における誤りレートを検出する手段と、該検
出手段の誤りレート出力を受け、上記異常データ矯正手
段における異常データの矯正の程度を制御する手段とを
設けたことを特徴とするＰＣＭ回路。 ２゜ 上記誤りレート検出手段は、上記復調回路におい
て入力信号の振幅値の大小により誤りを検出することに
より誤りレートを得ることを特徴とする特許請求の範囲
第１項記載のＰＣＭ回路。 ６、 上記誤りレート検出手段は、上記符号識別回路に
おいて、該符号識別用パルス再生回路から誤りを検出す
ることにより誤りレートを得ることを特徴とする特許請
求の範囲第１項記載のＰＣＭ回路。 ４、 上記誤りレート検出手段は上記復号処理回路にお
いて、誤り信号検出信号から誤りレートを得ることを特
徴とする特許請求の範囲第１項記載のＰＣＭ回路。 ５、 上記誤りレート検出手段は上記復号処理回路にお
いて、誤り訂正処理後の訂正不能誤り数から誤りレート
を得ることを特徴とする特許請求の範囲第１項記載のＰ
ＣＭ回路。 ６ 上記誤りレート検出手段は上記復調回路。 符号識別回路、復号処理回路のうちの複数個の誤りレー
トに夫々所定の係数を乗じて重みづげ・したのち加算し
た誤りレートを得ることを特徴とする特許請求の範囲第
１項記載のＰＣＭ回路。 Ｚ 上記の異常データの矯正手段は、ディジタルフィル
タからなり、Ｐ波特性を、上記誤りし、１−トにより制
御されることを特徴とする特許請。 求の範囲第１項記載のＰＣＭ回路。 ８ 上記異常データの検出矯正手段として前のデータま
たは前の複数個のデータあるいは、後。 のデー、夕または後の複数個のデータあるいは、１．。 前後の複数個のデータとの振幅比較を行ないその大小の
程度により検出し、誤り大小の程度を上記誤りレートの
大小により制御するようにしたことを特徴とするＰＣＭ
回路。 ９ 上記異常データの矯正手段として、ディジタルフィ
ルタを用いたことを特徴とする特許請求の範囲第１項記
載のＰＣＭ回路。 １０ 上記異常データの矯正手段として１前後のデー
タまたはデータ群より平均値補間等の処理を用いたこと
を特徴とする特許請求の範囲第１項記載のＰＣＭ回路。 １１、上記異常データの矯正手段として、スルー。 レート制御増幅器を用い、上記誤りレートにより平担持
性域を制御するようにしたことを特徴とする特許請求の
範囲第１項記載のＰＣＭ回路、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9229383A JPS59218613A (ja) | 1983-05-27 | 1983-05-27 | Ｐｃｍ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9229383A JPS59218613A (ja) | 1983-05-27 | 1983-05-27 | Ｐｃｍ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59218613A true JPS59218613A (ja) | 1984-12-08 |
Family
ID=14050366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9229383A Pending JPS59218613A (ja) | 1983-05-27 | 1983-05-27 | Ｐｃｍ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218613A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196472A (ja) * | 1985-02-25 | 1986-08-30 | Canon Inc | 回転ヘツド型記録または再生装置 |
| JPS61255563A (ja) * | 1985-05-08 | 1986-11-13 | Matsushita Electric Ind Co Ltd | デ−タ識別装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131409A (en) * | 1976-04-28 | 1977-11-04 | Mitsubishi Electric Corp | Signal corrction system |
| JPS5493940A (en) * | 1978-01-08 | 1979-07-25 | Victor Co Of Japan Ltd | Correcting unit of code word error |
| JPS5732135A (en) * | 1980-08-06 | 1982-02-20 | Sony Corp | Processor for coded signal |
-
1983
- 1983-05-27 JP JP9229383A patent/JPS59218613A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131409A (en) * | 1976-04-28 | 1977-11-04 | Mitsubishi Electric Corp | Signal corrction system |
| JPS5493940A (en) * | 1978-01-08 | 1979-07-25 | Victor Co Of Japan Ltd | Correcting unit of code word error |
| JPS5732135A (en) * | 1980-08-06 | 1982-02-20 | Sony Corp | Processor for coded signal |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196472A (ja) * | 1985-02-25 | 1986-08-30 | Canon Inc | 回転ヘツド型記録または再生装置 |
| JPS61255563A (ja) * | 1985-05-08 | 1986-11-13 | Matsushita Electric Ind Co Ltd | デ−タ識別装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5878391A (en) | Device for indicating a probability that a received signal is a speech signal | |
| US5271011A (en) | Digital audio data muting system and method | |
| US5638452A (en) | Expandable multi-dimensional sound circuit | |
| CA1214998A (en) | Digitally processed gain control device | |
| KR20000069341A (ko) | 디지털 써멀 에스페러티 검출기를 갖는 자기 디스크 드라이브 판독 채널 | |
| EP0163736A4 (en) | DEVICE FOR PROCESSING CODED PULSE MODULATION (MIC) SIGNALS. | |
| EP0416663B1 (en) | Data recording apparatus | |
| US5805469A (en) | Digital audio signal processing apparatus and method for error concealment | |
| JPH06216863A (ja) | オーディオ信号の再生方法および再生回路 | |
| JPS59218613A (ja) | Ｐｃｍ回路 | |
| JPH059868B2 (ja) | ||
| JPS58168362A (ja) | Ｆｍ−受信機 | |
| JP2893683B2 (ja) | フィルタの設計方法 | |
| KR100192236B1 (ko) | 디지탈 자기기록 재생장치 | |
| JP2574283B2 (ja) | ハウリング防止装置 | |
| JPH07235150A (ja) | ディジタル信号記録再生方法及びディジタル信号記録再生装置 | |
| JPH05128729A (ja) | 磁気再生装置 | |
| JP3711594B2 (ja) | デジタルオーディオ信号再生装置及びデジタルオーディオ信号再生方法 | |
| JPS6329349B2 (ja) | ||
| JP2906619B2 (ja) | 磁気記録再生装置 | |
| JP3428359B2 (ja) | 波形等化回路 | |
| JP3132279B2 (ja) | Ｆｍ復調装置 | |
| JPH0522798A (ja) | 位相補正装置 | |
| JPH08106602A (ja) | 再生装置 | |
| JPH08102686A (ja) | ミュート回路 |