DE3009713A1 - Schaltkreis zur dekodierung eines selbsttaktierenden informationssignals - Google Patents
Schaltkreis zur dekodierung eines selbsttaktierenden informationssignalsInfo
- Publication number
- DE3009713A1 DE3009713A1 DE19803009713 DE3009713A DE3009713A1 DE 3009713 A1 DE3009713 A1 DE 3009713A1 DE 19803009713 DE19803009713 DE 19803009713 DE 3009713 A DE3009713 A DE 3009713A DE 3009713 A1 DE3009713 A1 DE 3009713A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- period
- circuit
- output
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Die Erfindung betrifft einen Schaltkreis zur Dekodierung eines selbsttaktierenden Informationssignals aus Rechteckimpulsen,
die durch Modulation eines digitalen Datensignals mit den logischen Werten Eins und Null so erzeugt werden,
daß die Länge der Umkehrperiode zwischen den Wertänderungen
des Rechtecksignals zwei oder mehr verschiedene vorbestimmte Werte haben kann.
Beim Aufzeichnen von Informationen auf Datenträger, wie z. B. Magnetbänder, wird die Information, die im Speicher
eines Computers, einer Datenverarbeitungseinheit oder ähnlichem gespeichert ist, als erstes aus dem Speicher extrahiert,
während dieser in Abhängigkeit von einem Taktsignal oder einem Lesesignal getaktet wird. Die so extrahierte In-
030038/0879
- 1 -
- 1 -
formation enthält digitale Datensignale mit den logischen Werten Eins und Null und normalerweise werden ein Taktsignal und ein
digitales Datensignal auf verschiedenen Spuren des Magnetbandes gespeichert und von ihnen gelesen. Da ein solcher Lösungsweg
zwei Spuren, also eine digitale Datenspur und eine Taktsignalspur,
erfordertest die Ausnutzungseffizienz eines Datenträgers dürftig. Deshalb wird zur Erhöhung der Datenkapazität eines
Datenträgers wie eines Magnetbandes ein selbsttaktierendes Informationssignal (SCI) erzeugt durch verschiedenartige Modulation
unter Kombination eines Taktsignals und eines digitalen Datensignals, woraufhin das SCI-Signal auf einen Datenträger,
wie ein Magnetband,aufgezeichnet und abgelesen wird und das originale digitale Datensignal aus dem gelesenen SCI-Signal
dekodiert wird.
•5 Fig. 1 zeigt den Signalverlauf eines SCI-Signals für die Aufzeichnung
gemäß verschiedener herkömmlicher Kodierungsarten, die den Hintergrund der Erfindung bilden. In Fig. 1 bedeutet T einen
Zeitabstand, der dem Magnetbandabschnitt entspricht, in dem ein Datenbit aufgezeichnet wird. Fig. 1(A) zeigt einen Signalverlauf
-° vom FM-Typ (frequency modulation), bei dem das Signal für ein
logisches Eins des Datenbits in der Mitte des Bandabschnittes umgekehrt wird und an jeder Grenze zwischen zwei nebeneinanderliegenden
Datenbits. Fig. 1(B) zeigt einen MFM (modified frequency modulation) Signalverlauf, bei dem das Signal für ein
logisches Eins in der Mitte des Bandabschnittes umgekehrt wird und für zwei aufeinanderfolgende logische Null an der Grenze
030038/0879
- 2 -
- 2 -
zwischen zwei Datenbits. Pig. 1(C) zeigt einen NRZI-Signalverlauf, bei dem das Signal nur beim Auftreten eines logischen Eins
in der Mitte eines Bandabschnittes umgekehrt wird. Bezüglich der Umkehrperiode enthält der FM-Typ zwei Längen von 1/2 T und T,
der MFM-Typ drei Längen von der Länge T, 1,5 T und 2 T und der
NRZI-Typ enthält beliebige Umkehrperiodenlängen, wie z. B. T, 2T,
3T, 4T usw. je nach der Datenfolge. Die vorliegende Erfindung bezieht sich auf die Dekodierung eines SCI-Signals vom FM-Typ, dem
MFM-Typ oder ähnlichem, in dem die Länge der Umkehrperiode zwischen den Wertänderungen des Rechtecksignals zwei oder mehr vorbestimmte verschiedene Werte haben kann.
Bisher wurde als Verfahren zum Dekodieren eines herkömmlichen SCI-Signals ein Lösungsweg vorgeschlagen, bei dem ein SCI-Signal
an einen Phasenregelkreis angelegt wird, um Taktsignale zu erzeugen, woraufhin das digitale Datensignal aus dem reproduzierten
Taktsignal und dem SCI-Signal dekodiert wird. Solch ein herkömmlicher Demodulationsschaltkreis hat aber das Problem, daß eine Sperrzeit benötigt ist oder daß Instabilitäten des Phasenregelkreises
in Verbindung mit Unregelmäßigkeiten des erzeugten SCI-Signals durch eine PeakverSchiebung, Spannungsabfall oder ähnliches des
Signals beim Lesen vom Magnetband auftreten können und bringt auch Probleme mit TemperaturSchwankungen, zeitabhängigen Änderungen
und ähnlichem der Zeitkonstanten im Phasenregelkreis. Deshalb konnten solche herkömmlichen Dekodlerungsschaltkreise mit Phasenregelkreisen nicht unbedingt ausreichende Taktsignale reproduzieren. Ferner zeigt sich der weitere Nachteil, daß beim Dekodieren
030038/0879
- 3 -
- 3 -
des ursprünglichen digitalen Datensignals aus einem SCI-Signal
unter Benutzung eines reproduzierten Taktsignals ein Delayglied nötig ist, welches einen weiteren Faktor der Instabilität einführt.
Die oben beschriebenen Nachteile der herkömmlichen Lösungswege sollen !■ Detail unter Bezug auf die Fig. 2 und 3 beschrieben werden. Fig. 2 zeigt den Zeitverlauf eines SCI-Signals vom
FM-Typ und das aus dem SCI-Signal reproduzierte Taktsignal und Fig. 3 zeigt den Zeitverlauf eines SCI-Signals vom MFM-Typ und
ein aus dem SCI-Signal reproduziertes Taktsignal. Fig. 2(A) und 3(A) zeigen das Datenbitmuster der digitalen Daten, wobei der
Datenwiederholungszyklus als T bezeichnet ist und seine Hälfte
als To. Fig. 2(B) und 3(B) zeigen den Signalverlauf des SCI-Signals, das durch FM- bzw. MFM-Modulation der digitalen Daten
(A) erhalten wird. Fig. 2(C) und 3(C) zeigen jeweils das reproduzierte Taktsignal, das durch Demodulation unter Benutzung eines
herkömmlichen Phasenegelkreises aus dem SCI-Signal dekodiert wurde. Fig. 2(D) und 3(D) zeigen jeweils den Signalverlauf, der
durch Frequenzteilung beim Abfall des reproduzierten Taktsignales erhalten wird.
Bei der Dekodierung von digitalen Datensignalen gemäß den herkömmlichen Lösungswegen wird die Tatsache benutzt, daß, wenn
eine Umkehr des SCI-Signals (B) in der Nähe des reproduzierten Taktsignals(D) auftritt, das Datum ein logisches Eins ist, und
daß, wenn keine Umkehr des SCI-Signals auftritt, das Datum ein
030038/0879
- 4 -
- 4 -
logisches Null ist, und es wird getaktetes Signal, das für eine
vorbestimmte Zeit nach der Umkehr des SCI-Signals als logisches
Eins erhalten wird, als Datum verwendet, während ein Signal, das durch Verzögerung des reproduzierten Taktsignales um eine bestimmte
Zeit erhalten wird, als Lese- oder Dekodierungs-Taktsignal verwendet wird, das bei seinem Anstieg wirkt. Gemäß solchen herkömmlichen
Lösungswegen sind Verzögerungseinrichtungen für das Verzögern des Signals nötig, obwohl die Hinzufügung solch instabiler
Elemente nicht erwünscht ist. Außerdem enthält ein SCI-Signal,
das von einem Magnetband oder ähnlichem gelesen wird, Fluktuationen aufgrund der Instabilität des Antriebs der Bandeinheit,
z. B. Peakverschiebungen oder ähnliches. Deshalb können Situationen auftreten, in denen das Anordnungsverhältnis des reproduzierten
SCI-Signals (B) und des reproduzierten Taktsignals (C)oder(D)aufgrund der Antwortzeit des Phasenregelkreises gestört
ist, und es ergibt sich während einer solchen Umkehrperiode das
Problem, daß das Digital-Datensignal falsch dekodiert wird.
Der Erfindung liegt die Aufgabe zugrunde, einen Dekodierungsschaltkreis
für SCI-Signale zu schaffen, der eine exakte Dekodierung
erlaubt und dabei einen einfachen strukturellen Aufbau aufweist und durch Umwelteinflüsse, die z. B. Peakverschiebungen
und ähnliches verursachen könnten, wenig gestört wird.
Diese Aufgabe wird bei einem Dekodierungeechaltkreis des eingangs
genannten Typs dadurch gelöst, daß er aufweist eine Einrichtung zur Bestimmung der Periodenlänge, die durch Messen jeder
030038/0879
- 5 *
- 5 *
Umkehrperiode des Rechtecksignalzuges (SCI) feststellt, welche
der zwei oder mehr möglichen Periodenlängen Jeweils vorliegt, eine Einrichtung zum Erzeugen von Impulsen, die in Abhängigkeit
vom Ausgangssignal der Periodenbestimmungseinrichtung zwei oder
.Periodenimpulszüge,
mehr verschiedene ^ entsprechend den zwei oder mehr Langen der Periode erzeugt und eine Einrichtung zum Erzeugen von Taktimpulsen in Abhängigkeit von den Periodenimpulsen zum Dekodieren des digitalen Datensignals.
mehr verschiedene ^ entsprechend den zwei oder mehr Langen der Periode erzeugt und eine Einrichtung zum Erzeugen von Taktimpulsen in Abhängigkeit von den Periodenimpulsen zum Dekodieren des digitalen Datensignals.
Bei dem erfindungsgemäßen Dekodierungsschaltkreis kann also der herkömmlich benutzte Phasenregelkreis weggelassen werden.
Folglich ist der erfindungsgemäße Dekodierungsschaltkreis unempfindlich gegen störende Einflüsse, die durch Fluktuationen,
wie z. B. PeakverSchiebung oder ähnliches verursacht sind, und
kann die Daten mit größerer Genauigkeit dekodieren. Ferner ist der erfindungsgemäße Schaltkreis, da er keine Bauteile mit Zeitkonstanten,
wie z. B. Phasenregelkreise, Verzögerungsschaltungen oder ähnliches aufweist, auch unempfindlich gegen Einflüsse wie
TemperaturSchwankungen, Schwankungen der Zeitabhängigkeit, Spannungsschwankungen
und ähnliches und ermöglicht dadurch eine zeitstabil· Dekodierung. Da der erfindungsgemäße Schaltkreis keinen
Phasenregelkreis enthält, kann, auch wenn er aufgrund von Störungen kurzzeitig in einen abnormen Zustand versetzt ist, der Normalzustand
unmittelbar nach Beseitigung einer solchen Störung wieder hergestellt werden.
030038/0879
—■* —
Der erfindungsgemtße Schaltkreis kann durch Dekodierung der
Daten ferner eine Einrichtung zur Datenregeneration aufweisen, die in Abhängigkeit von den Periodenimpulsen ein Datensignal
erzeugt, das als Basis für die Datendekodierung dient, wobei die Dekodierung dadurch erreicht wird, daß das Datensignal in
Abhängigkeit vom Taktimpuls gelesen wird. Di· Regenerationseinrichtung kann das Datensignal in Abhängigkeit von der Umkehr
im SCI-Signal und im Periodenimpulezug oder in Abhängigkeit
von der Umkehr im SCI-Signal, im Periodenimpulszug und im Taktsignal erzeugen. Die Einrichtung zur Bestimmung der Periodenlänge kann dabei eine Schaltung zur Messung der Zeitdauer jeder
Periode und eine Schaltung zur Quantisierung der Zeitdauer enthalten, wobei das Ausgangssignal der Quantisierungsschaltung
eine der verschiedenen vorbestimmten Periodenlängen bestimmt, wobei das Längenverhältnis der verschiedenen Periodendauern zueinander Eins bis Zwei sein kann und der Schaltkreis zusätzlich
eine Einrichtung zur Datenregeneration enthalten kann, die in Abhängigkeit vom Ausgangssignal der Quantisierungsschaltung ein
Datensignal liefert, das als Basis für die Datendekodierung dient. Die Regenerationseinrichtung kann das Signal, das der Länge der
Umkehrperiode entspricht und eines der Ausgangssignale der Quantisierungsschaltung ist, als Datensignal verwenden, das als
Basis für die Datendekodierung dient. Außerdem kann der Schaltkreis eine Fehlerschaltung aufweisen, die in Abhängigkeit von
den AusgangsSignalen der Quantisierschaltung ein Fehlersignal
liefert, das bedeutet, daß innerhalb der vorbestimmten Periodenlänge keine Signalumkehr aufgetreten ist, die ein invertierendes
030038/0879
- 7 -
- 7 -
Summenglied(NAND- Gate) enthalten kann, das mit den Ausgängen
der Quantisierungsschaltung verschaltet ist. Ferner kann der Schaltkreis ein Schalterelement zum Sperren der Ausgangssignale
der Quantisierungsschaltung bis zur nächsten Signalumkehr im SCI-Signal enthalten und die Fehlerschaltung mit den Ausgängen
des Schalterelementes verbunden sein. Die Taktimpulseinrichtung
kann einen Frequenzteiler für die Periodenimpulse enthalten und zusätzlich eine Rückstelleinrichtung für den Frequenzteiler,
wenn die Signaluakehr des Rechtecksignales ein bestimmtes logisches
Muster repräsentiert, wobei die Rückstellung erfolgen kann, wenn die Einrichtung zur Bestimmung der Periodendauer die längste
der zwei oder mehr verschiedenen vorbestimmten Periodendauern feststellt. Außerdem kann im Schaltkreis ein Referenztaktsignalgeber
enthalten sein und die Einrichtung zum Bestimmen der Periodenlänge kann Zähler zum Zählen der Referenztaktsignale während jeder
Umkehrperiode des SCI-Signals enthalten, wobei die Quantisierungsschaltung
eine Vielzahl von Torschaltungen enthalten kann, die mit den Ausgängen der Zähler verbunden sind. Vorteilhafterweise
kann auch der Periodenpulsgenerator eine Vielzahl von Torschaltungen enthalten, die mit den Ausgängen der Zähler und den
Ausgängen der Quantisierungsschaltung verbunden sind. Außerdem
kann gemäß einer bevorzugten Ausführungsform vorgesehen sein, daß das SCI-Signal ein Steuersignal einer weiteren vorbestimmten
Dauer enthält, die länger ist als die zwei oder mehr verschiedenen vorbestimmten Periodendauern, und daß der Periodenpulsgenerator
eine weitere vorbestimmte Anzahl von Periodenimpulsen erzeugen kann, die der weiteren Periodendauer entspricht, wenn die
030038/0879
- 8 -
- 8 -
Einrichtung zur Bestimmung der Periodendauer das Auftreten der weiteren Periodendauer feststellt. Die weitere vorbestimmte Anzahl
von Periodenpulsen kann dabei die gleiche wie die Maxinalanzahl von Periodenimpulsen sein, die dem Auftreten der längsten
der zwei oder mehr Periodendauern entspricht. Das Steuersignal kann geeignet sein, eine Vielzahl von Arten zu spezifizieren, wobei
das SCI-Signal ein Kennungssignal zur Identifizierung der Art
des Steuersignals enthalten kann. Auch kann der Schaltkreis eine Einrichtung zum Bezeichnen der Quantisierungsperiode enthalten,
die in Abhängigkeit vom Ausgangssignal der Einrichtung zum Bestimmen
der Periodendauer die quantisierte Periode kennzeichnet und die eine Einrichtung zum Erzeugen eines Bezeichnungssignales
für die quantisierte Periode und einen Komparator zum Vergleichen des Ausgangssignales der Periodendauermeßeinrichtung mit dem Bezeichnungssignal
enthalten kann.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen
mit Bezug auf die Figuren näher erläutert. Es zeigen:
Fig. 1 den Signalverlauf des Stromes beim Aufzeichnen eines SCI-Signals gemäß verschiedener herkömmlicher Kodierungstypen;
Fig. 2 den Zeitverlauf eines Beispiels «ines FM-kodierten
SCI-Signals und der Taktsignale, die aus dem SCI-Signal erzeugt wurden, zur Erklärung des Prinzips der vorliegenden Erfindung im
Vergleich zum Stand der Technik;
030038/0879
Fig. 3 den Zeitverlauf entsprechend Fig. 2 für den Fall
eines MFM kodierten SCI-Signals;
Fig. 4 ein Blockschaltbild eines erfindungsgemäßen Dekodierungsschaltkreises
für ein MFM kodiertes SCT-Signal;
Fig. 5, 6 und 7 den Zeitverlauf verschiedener Signale der Schaltung von Fig. 4, zur Erklärung der Arbeitsweise des Schaltkreises
von Fig. 4;
Fig. 8, 9, 10 und 11 den Zeitverlauf verschiedener schaltkreisinterner
Signale zur Erläuterung der Arbeitsweise des Schaltkreises zur Bestimmung der Periodenlänge;
Fig. 12 ein Diagramm, das den Bezug zwischen digitalen Oaten
und einem Rahmensynchronisationssignal zeigt;
Fig. 13 den Zeitverlauf verschiedener schaltungsinterner Signale zur Erläuterung des Bezugs zum Rahmensynchronisations-'5
signal;
Fig. 14 ein Blockschaltbild eines Teils eines erfindungsgemäßen Dekodierungsschaltkr«ises zur Identifizierung der Art
eines Steuersignales , wenn das Steuersignal eine Vielzahl von Signalen enthält;
- 10 -
030038/0879
Fig. 15 ein Blockschaltbild eines taktpulserzeugenden Schaltkreises für ein FM kodiertes SCI-Signal;
Fig. 16 den Zeitverlauf verschiedener schaltungsinterner Signale zur Erklärung der Arbeitsweise eines erfindungsgemäßen Dekodierungsschaltkreises für ein FM kodiertes SCI-Signal;
Fig. 17 ein Blockschaltbild einer weiteren erfindungsgemäßen Dekodierungsschaltung für ein MFM kodiertes SCI-Signal; und
Fig. 18 den Zeitverlauf verschiedener sehaltungsintemer Signale zur Erläuterung der Arbeitsweise der Ausführungsform von
Fig. 17.
Vor dem Einstieg in eine Beschreibung einer bevorzugten Ausführungsform der Erfindung soll der generelle Erfindungsgedanke
mit Bezug auf die Fig. 2 und 3 beschrieben werden.
In Fig. 2 und 3 soll die Signalumkehrperiode eines SCI-Signal s Tsig sein und Tsig * mTo.
Ein SCI-Signal, das von einem Magnetband oder ähnlichem gelesen wird, ist empfindlich gegen Einflüsse von Peakverschiebung
oder ähnlichem oben beschriebenen und hat deshalb nicht notwendigerweise exakt die Länge der Umkehrperioden, wie sie gezeigt
ist. im Falle der FM-Kodierung von Fig. 2 ist die oben beschriebene Formel aber gültig mit Näherungswerten von m = 1 oder m =
030038/0879
- 11 -
- 11 -
Deshalb werden gemäß der Erfindung die Signalumkehrperioden
Tsig gemessen. Vorzugsweise werden die gemessenen Signalumkehrperioden quantisiert mit der Annahme,daß m = 1 oder 2.
Wenn die quantisierte Zahl m eine 1 ist, d. h. die Signalumkehrperiode
ist 1To, dann wird während der darauf folgenden Signalumkehrperiode ein einzelner Impuls erzeugt, wie in
Fig. 2 (P) gezeigt ist. Auf der anderen Seite, wenn das quantisierte
m 2 ist, d. h. die Signalumkehrperiode 2To ist, werden in der darauffolgenden Signalumkehrperiode zwei Impulse erzeugt,
wie Fig. 2 (F) zeigt. Gleichzeitig zeigt Flg. 2 (E) eine logische Inversion (I) des SCI-Signals von Fig. 2 (B) und Fig. 2 (G) zeigt
einen Signalverlauf, der durch Frequenzteilung im Verhältnis 1:2 der Impulse von Fig. 2 (F) bei ihrem Abfall erhalten wird,
und der als Taktsignal für die Datendekodierung dient. Fig. 2 (H) zeigt ein Datensignal, das als Basis für die zu dekodierenden
Daten dient und in einer bevorzugten Ausführungsform einer der oben beschriebenen quantisierten Signalausgänge ist, wie z. B.
ein Ausgangssignal von m = 1 entsprechend einer Signalumkehrperiode
von 1To. Durch Lesen des Signals von Fig. 2(H) beim Anstieg des Taktsignales von Fig. 2(G) werden die originalen digitalen Daten
von Fig. 2(A) dekodiert.
Im Falle des MFM kodierten Signals von Fig. 3 können unter der Annahme 1/2 T = To, wie im oben beschriebenen Falle der
FM-Kodierung die Signalumkehrperioden des SCI-Signals von Fig. 3(B) als 2To, 3To und 4To gemessen werden. In einer bevorzugten
Ausführungsform werden die so gemessenen Signalumkehrperioden
030038/0879
- 12 -
- 12 -
unter der Annahme m = 2, m = 3» und m = 4 quantisiert. Wenn
das quantisierte"m"2 ist, d. h. die Signalumkehrperiode 2To ist, dann werden während der darauffolgenden Signalumkthrperiode
zwei Impulse erzeugt, wie Fig. 3 (F) zeigt. Ähnlich werden, wenn die quantisierten"m"3 oder 4 sind, d. h. die Signalumkehrperiode
3To oder 4To ist, in der darauffolgenden Signalumkehrperiode drei bzw. vier Impulse erzeugt. Gleichzeitig zeigt Fig. 3(E)
eine logische Inversion des SCI-Signals und Fig. 3 (G) zeigt
ein Signal, das durch Frequenzteilung im Verhältnis 1:2 der
und,
Impulse von Fig. 3(F) beim Anstieg erzeugt ist,'das als Taktsignal
dient. Fig. 3 (H) zeigt ein Signal, das bei der Signalumkehr des SCI-Signals von Fig. 3(B) auf ein logisches Eins gesetzt
wird und beim Abfall der Impulse von Fig. 3 auf ein logisches Null gesetzt wird, und welches als Basis für die Datendekodierung
dient. Durch Lesen der Signale von Fig. 3(H) beim Anstieg des Taktsignales von Fig. 3(G) werden die originalen
digitalen Daten von Fig. 3(A) dekodiert.
Vergleicht man das Verhältnis der reproduzierten Taktsignale (C) und (D) der Fig. 2 und 3, die gemäß der herkömmlichen Lösung
>0 reproduziert wurden, zum SCI-Signal (B) mit dem Verhältnis
der erfindungsgemäß erzeugten Impulse (F) und dem Taktsignal (G), das durch Frequenzteilung dieser Impulse im Verhältnis 1:2
erhalten wird zum logischen Umkehrausgang (E) des SCI-Signals (B), so kann man erkennen, daß beide, obwohl sie Unterschiede in
>5 der Zeitbasis zeigen, die gleiche logische Information beinhalten.
Mit anderen Worten, die originalen digitalen Daten können erfin-
03003 8/0879
- 13 -
- 13 -
-sd-
dungsgemäß wie beim herkömmlichen Lösungsweg dekodiert werden. Speziell können, unter der Annahme, dag Signal von Fig. 2 (H)
und 3(H) sei das Datensignal und das Signal von Fig. 2(G) und 3(Gr) sei ein Taktsignal (das bei seinem Anstieg wirksam ist),
die originalen digitalen Daten dekodiert werden.
Ebenso können die originalen digitalen Daten auf die gleiche Weise dekodiert werden durch Dekodierung des MFM kodierten SCI-Signals
von Fig. 3. Speziell wird in Fig. 3(H) ein Signal erhalten, das in Abhängigkeit von der Signalumkehr des Signals von
Fig. 3(E) ansteigt und in Abhängigkeit vom Abfall der Impulse von Fig. 3(F) abfällt. Durch Lesen des Signals von Fig. 3(H) beim
Anstieg des Taktsignals von Fig. 3(G) können die originalen digitalen Daten dekodiert werden. Dieser Weg kann auch bei der Dekodierung
des FM-kodierten SCI-Signals benutzt werden. Speziell wird
ein Signal entsprechend Fig. 3(H) zuerst vorbereitet, wie Fig. 2 (H') zeigt. Das Signal von Fig. 2(H1) ist ein Signal, das in
Abhängigkeit von der Signalumkehr des Signals von Fig. 2(E) ansteigt und beim Abfall der Impulse von Fig. 2(F) abfällt. Auch
wenn das Signal von Fig. 2(H1) beim Anstieg des Taktsignals von
Fig. 2(G) gelesen wird, kann eine exakte Datendekodierung nicht erreicht werden. Deshalb wird in einem solchen Falle das Taktsignal
in ein Taktsignal nach Fig. 2(G1) geändert, durch Frequenzteilung
im Verhältnis 1: 2 in Abhängigkeit vom Anstieg der Impulse von Fig. 2(F). Durch Lesen des Signals von Fig. 2(H1) beim Anstieg
des Taktsignals von Fig. 2(Gf) können die originalen digitalen
Daten von Fig. 2(A) dekodiert werden.
030038/08 7 9
- 14 -
- 14 -
Im folgenden soll eine erfindungsgemäße Ausführungsform anhand eines Beispiels für einen Schaltkreis zur Dekodierung
der originalen digitalen Daten aus einem MFM kodierten SCI-Signal im Datail beschrieben werden.
Fig. 4 zeigt ein Blockdiagramm eines Dekodierungsschaltkreises für ein MFM kodiertes SCI-Signal. Die Fig. 5, 6 und
7 zeigen Zeitdiagramme zur Erläuterung der Arbeitsweise des Dekodlerungsschaltkreises von Fig. 4. Fig. 5 ist ein Zeitdiagramm
für den Hauptteil, Fig. 6 ist ein Zeitdiagramm für den Meßteil der Signalumkehrperiode des SCI-Signals, und
Fig. 7 ist ein Zeitdiagramm, das einen Teil des Zeitdiagramms von Fig. 5 im Detail zeigt.
Der Dekodierungsschaltkreis von Fig. 4 enthält einen Meßschaltkreis
10 zum Messen der Signalumkehrperiode eines MFM kodierten SCI-Signals, das an der Eingangsklemme 1 empfangen
wird und einen Quantisierungsschaltkreis 20 zum Erzeugen eines quantisierten Ausgangssignales in Abhängigkeit vom Ausgangssignal
des Meßschaltkreises 10. Der Meßschaltkreis 10 enthält Zähler 11 und 12 zum Zählen eines Referenztaktsignales, das
von einem ReferenztaktSignalgeber 7 geliefert wird. Das Ausgangssignal
des Quantisierungsschaltkreises 20 wird durch einen Schalterkreis 40 gesperrt bis die nächste Signalumkehr des
SCI-Signales auftritt. Der Periodenimpulsgenerator 50 liefert
in Abhängigkeit vom Ausgangs signal des Meßschaltkreises 10 und der Ausgangssignale des Schalterkreises 40 eine Anzahl von
030038/0879
- 15 -
- 15 -
Periodenimpulsen IiC, die dem Ausgangssignal des Schalterkreises
40 und dan it dem Ausgangssignal des Quantisierungsschaltkreises 20 entspricht. Die vorbestimmte Anzahl der NC-Impulse, die durch
den Periodenimpulsgenerator 50 erzeugt werden, wird an den Daten/ Takt-Generator 60 angelegt. Der Daten/Takt-Generator 60 erzeugt
in Abhängigkeit von einem Signal M1, das das Auftreten einer Signalumkehr
repräsentiert, und den Impulsen NC ein Taktsignal RCL zur Dekodierung und ein Datensignal RDA, das als Basis für die
Datendekodierung dient.
Unter Zugrundelegung der vorangegangenen Umrißbeschreibung soll der Aufbau und die Arbeitsweise des Dekodierungsschaltkreises
von Fig. 4 unter Bezug auf die Zeitdiagramme genauer beschrieben werden. Es soll hervorgehoben werden, daß in der folgenden Beschreibung
die Ausdrücke für verschiedene Gateschaltkreise, wie z. B. AND, OR, NOR, Exclusive OR und ähnliches nur im Hinblick
auf die Funktion gemeint sind, nicht auf die Schaltkreiskonfiguration.
In Fig. 4 wird das MFM kodierte SCI-Signal (siehe Fig. 5) an
der Eingangsklemme 1 empfangen. Das SCI-Signal wird an den einen Eingang des Exclusive OR-Gates 2 direkt und an den anderen Eingang
nach Verzögerung und Inversion durch drei NAND-Gates 3 gelegt. Folglich wird vom Exclusiven OR-Gate 2 ein Impuls M1 (siehe
Fig. 5) erhalten, wobei das logische Null der Signalumkehr des SCI-Signals entspricht. Ein Schieberegister 4 spricht auf die
Impulse M1 an, so daß alle Ausgänge X1, X2, X3 und X4 zu einem
030038/0879
- 16 -
- 16 -
logischen Null gelöscht werden. Wenn alle Ausgänge X1, X2 und
X3 logisches Null sind, werden die Serieneingangsklemmen A und B des Schieberegisters 4, die mit dem Ausgang des NOR-Gates 5
verbunden sind, zum logischen Eins. Da auch der Ausgang X4 auf logischem Null steht, wird der Ausgang 3Ü4" des Inverters 6 zum
logischen Eins. Folglich wird ein Referenztaktsignal C1, das durch einen Referenztaktgeberschaltkreis 7, wie z. B. einen
Quarzresonator erzeugt ist, nach Inversion durch ein NAND-Gate
8 an die Takteingangsklemme CK des Schieberegisters 4 angelegt.
Folglich wird der Ausgang X1 des Schieberegisters 4 beim Abfall
des Referenztaktsignals C1 zum logischen Eins, wie Fig. 7 zeigt. Danach werden synchron mit dem Referenztaktsignal C1 (siehe Fig.
7) nacheinander die Ausgänge X2, X3 und X4 des Schieberegisters 4 zum logischen Eins. Wenn und während der Ausgang X4 ein logisches
Eins ist, bleibt der Ausgang des NAND-Gate 8 auf dem logischen Eins und das Schieberegister 4 wird nicht mehr mit dem
Referenztaktsignal C1 versorgt, so daß der Ausgang X4 ein logisches Eins bleibt, bis das Signal M1 wieder eingegeben wird.
Die Zähler 11 und 12 bilden z. B. einen Binärzähler mit acht
-° Bits, so daß sie die Referenztaktsignale C1 zählen, die über
ein AND-Gate 13 angegeben werden, während der Zeit, in der der
Ausgang X4 des Schieberegisters 4 ein logisches Eins ist, bis der folgende Impuls M1 erzeugt wird. Die Zähler 11 und 12 bilden
den Meßschaltkreis 10 für die Signaluakehrperiode Tsig des SCI-
!5 Signals und die Ausgänge C4, C5, C6, C7 und C8 und C9 der Zähler
11 und 12 sind in Fig. 6 gezeigt. Auch im Falle, daß aus irgend-
030038/0879
- 17 -
- 17 -
welchen Gründen, wie ζ. Β. eines Abfalls der Lesespannung
der folgende Impuls M1 nicht innerhalb der vorbestimmten Zeitperiode auftritt, wird der Ausgang des NAND-Gates 14 zum logischen
Null, wenn alle Ausgänge C7, C8 und C9 des Zählers 12 zum logischen Eins werden, wodurch das AND-Gate 13 gesperrt
wird, um den Zählvorgang zu unterbrechen. Unterdessen werden die Zähler 11 und 12 in Abhängigkeit vom Ausgang X3 des Schieberegisters
4 rückgesetzt.
Unter Bezug auf Fig. 6 soll angenommen werden, daß ein Signal
M1 zu einem bestimmten Zeitpunkt H1 auftritt und das SCI-Signal ohne Störungen, wie Peakverschiebung oder ähnliches
gelesen wird. In solch einem Fall wird der folgende Impuls M1 zum Zeitpunkt H2 erzeugt, wenn die Signalumkehrperiode Tsig
des SCI-Signals Tsig = 2To ist, zum Zeitpunkt H3 im Falle von
Ί5 Tsig =3To und zum Zeitpunkt H4 im Falle von Tsig = 4To. Die
Signalumkehrperiode eines Rahmensynchronisationssignals, das später im Detail beschrieben wird, beträgt 8To, und in diesem
Falle wird der folgende Impuls M1 zum Zeitpunkt H5 erzeugt.
Tatsächlich wird das Auftreten des Impulses M1 durch Einflüs-2^
se wie Peakverschiebung und ähnliches leicht verschoben. Deshalb wird die Signalumkehrperiode Tsig zu 2To quantisiert, wenn der
nächste Impuls M1 während einer Zeit zwischen dem Zeitpunkt J1 und dem Zeitpunkt J2 auftritt, zu 3To, wenn der folgende Impuls
M1 zwischen J2 und J3 auftritt und zu 4To, wenn der folgende 2^ Impuls M1 während der Zeit zwischen J3 und J4 auftritt bzw. zu
030038/0879
- 18 -
- 18 -
8To, wenn der Impuls M1 während der Zeit zwischen J5 und J6 auftritt.
Die Signalumkehrperiode Tsig wird durch den Quantisierungsschaltkreis 20 von Fig. 4 auf der Basis der Ausgänge C5, C6, C7,
C8 und C9 der oben beschriebenen Zähler 11 und 12 quantisiert, so daß die quantisierten Ausgänge P2, P3, P4 und PFR erhalten werden
(siehe Fig. 6).
Während der Zeit zwischen den Punkten J21 und J2 sind die
quantisierten Ausgänge P2 und P3 beide auf logischem Eins. Dies ist so gewählt, um den Aufbau des Periodenimpulsgenerators 50
zum Erzeugen der Periodenimpulse R(J in Abhängigkeit von den quantisierten
Ausgängen zu vereinfachen und ferner zu einem weiteren Zweck,der im folgenden beschrieben wird. In der gezeigten AusfUhrungsform
wird die Signalumkehrperiode Tsig, auch wenn der folgende Impuls M1 zwischen den Zeitpunkten J21 und J2 auftritt, zu
2To quantisiert und zwei Impulse Nu entsprechend der Quantisierung
erzeugt, wie aus der folgenden Beschreibung zu ersehen ist.
Der Quantisierungsschaltkreis 20 enthält Inverter 21, 22 und
23, ein NAND-Gate 24, AND-Gates 25, 26, 27 und 28 und Exclusive OR-Gates 29 und 30. Der Ausgang des AND-Gates 25 wird zum logischen
Eins» wenn der Ausgang C7 des Zählers 12 ein logisches Eins ist, die Ausgänge C8 und C9 des Zählers 12 auf einem logischen
Null stehen und mindestens einer der Ausgänge C5 und C6 der Zähler
11 und 12 auf einem logischen Null steht, ansonsten steht der Ausgang des AND-Gates 25 auf einem logischen Null. Der Ausgang des
AND-Gates 25 ist der quantisierte Ausgang P2 (siehe Fig. 6)o Der
030038/0879
- 19 -
- 19 -
Ausgang des AND-Gates 26 wird zum logischen Eins, wenn die Ausgänge
C6 und C7 des Zählers 12 gleich sind, die Ausgänge C7 und
C8 des Zählers 12 ungleich sind und der Ausgang C9 des Zählers 12 ein logisches Null ist, anderenfalls ist der Ausgang des AND-Gates
26 ein logisches Null. Der Ausgang des AND-Gates 26 ist der quantisierte Ausgang P3 (siehe Fig. 6)o Der Ausgang des AND-Gates
27 ist ein logisches Eins, wenn der Ausgang C8 des Zählers 12 ein logisches Eins ist, der Ausgang C9 des Zählers 12 ein logisches
Null ist und die Ausgänge C6 und C7 des Zählers 12 nicht gleich sind, andernfalls ist der Ausgang das AND-Gates 27 ein
logisches Null. Der Ausgang des AND-Gates 27 ist der quantisierte Ausgang P4 (siehe Fig. 6). Der Ausgang des AND-Gates 28 wird zum
logischen Eins, wenn der Ausgang C9 des Zählers 12 ein logisches Eins ist und die Ausgänge C7 und C8 des Zählers 12 ungleich sind,
andernfalls ist der Ausgang des AND-Gates 28 ein logisches Null. Der Ausgang des AND-Gates 28 ist der quantisierte Ausgang PFR
(siehe Fig. 6). Auf diese Weise wird die Zeitperiode nach dem Auftreten eines Impulses M1 bis sum Auftreten des folgenden Impulses
M1, d. h. die Signalumkehrperiode Tsig, in die Signalausgänge
P2, P3, P4 und PFR quantisiert.
Die quantisierten Ausgänge P2, P3, P4 und PFR werden im Schalterkreis
40 geschaltet, wenn der Ausgang X1 des Schieberegisters 4 in Abhängigkeit von der Erzeugung des folgenden Impulses M1
zum logischen Eins wird. Die quantisierten Ausgänge des Schalterkreises 40 werden als L2, L3, L4 und LFR bezeichnet. Das Ausgangssignal
LFR wird zur Ausgangsklemme 41 geführt und als Rahmensyn-
030038/0879
- 20 -
- 20 -
chronisationssignal RFR benutzt, das später beschrieben wird.
Die Signale L2, L3, L4 und LFR werden an das NOR-Gate 42 angelegt,
so daß der Ausgang des NOR-Gates nur ein logisches Eins wird, wenn all diese Signale ein logisches Null sind, d. h. wenn
keine Signalumkehr während der Periode J1 bis J4 und J5 bis J6 auftritt. Angenommen, daß beim Schreiben oder Lesen eines SCT-Signales
auf oder von einem Magnetband oder ähnlichem ein sogenannter Lesespannungsabfall aufgrund von Staub, Kratzern oder ähnlichem
auf dem Magnetband auftritt, tritt keine Signalumkehr in den oben beschriebenen vorbestimmten Perioden auf und der Ausgang des NOR-Gates
42 wird zum logischen Eins und als Folge kann ein Fehlersignal RER von der Klemme 43 erhalten werden. Auch wenn aus irgendeinem
Grunde die Signalumkehrperiode des SCI-Signals kürzer wird,
•rhält man vom NOR-Gate 42 ein RER-Signal. Herkömmlich wurde ein
Fehlerprüfbit als Längsparitätstest, zyklischer Redundanztest oder ähnliches als redundantes Bit den digitalen Datenbits hinzugefügt
und folglich wurde die Information redundant. Folglich ist, da solch ein Fehlerentdeckungsbit den Daten von geeigneter Länge
hinzugefügt wurde, die Datenentdeckungsfähigkeit nicht perfekt und, da der Fehlercheck erst nach dem Lesen der oben beschriebenen digitalen
Daten möglich ist, ist die Antwortgeschwindigkeit langsam. Im Gegensatz dazu vermeidet das oben beschriebene erfindungsgemäße
Fehlersignal RER solche Nachteile.
Die vom Schalterkreis 40 geschalteten quantisierten Ausgänge werden an den Periodenimpulsgenerator 50 angelegt und es wird
eine Anzahl von Impulsen UÜ vom Periodenimpulsgenerator 50 erhal-
030038/0879
- 21 -
- 21 -
ten, die der quantisierten Signalumkehrperiode entspricht. Der Periodenimpulsgenerator 50 der gezeigten Ausführungsform
enthält die NAND-Gates 51, 52, 53 und ein NOR-Gate 54. Da der
Ausgang des NOR-Gates 54 während der Zeit, während der der Ausbin logisches Eins ist,,
gang 3ö£ des Inverters 6vein logisches Null ist, bleibt der Ausgang
des NAND-Gates 53 ohne Änderung ein logisches Eins. Nachdem der Ausgang C7 des Zählers 12 zum erstenmal ein logisches
Eins geworden ist, ist mindestens einer der Ausgänge C7, C8 oder
C9 ein logisches Eins und deshalb wird der Ausgang des NOR-Gates 54 ein logisches Null. Folglich bleibt der Ausgang des NAND-Gates
53 ein logisches Eins (siehe Fig. 6). Folglich reicht es aus, eine Änderung des Ausgangs des NAND~Gates 53 während der
Zeit, nachdem der Ausgang 3c? des Inverters 6 zum logischen Null
geworden ist, bis der Ausgang C7 des Zählers 12 zum erstenmal ein logisches Eins wird, zu berücksichtigen, d. h. während der
Zeit, während der der Ausgang des NOR-Gates 54 ein logisches
Eins ist.
(a) Wenn L2 = ein logisches Eins und L3 = L4 = ein logisches
Null.
Da L3 = ein logisches Null, bleibt der Ausgang des NAND-Gates
51 ein logisches Eins. Folglich ändern sich die Ausgänge der NAND-Gates 52 und 53 wie Fig. 8 zeigt, so daß zwei Impulse W
vom Periodenimpulsgenerator 50 erhalten werden.
- 22 030038/0879
(b) Venn L2 = L3 = ein logisches Eins und IA = ein logisches Null.
In diesem Falle ändern sich die Ausgänge der NAND-Gates 51,
52 und 53 wie in Fig. 9 gezeigt, so daß, wie im Falle des vorangegangenen Abschnitts (a) zwei Impulse NC vom Periodenimpulsgenerator
50 erhalten werden.
(c) Wenn L3 = ein logisches Eins und L2 = IA = ein logisches
Null.
Da L2 = ein logisches Null, bleibt der Ausgang des NAND-Gates
52 ein logisches Eins. Folglich ändern sich die Ausgänge der NAND-Gates 51 und 53 wie in Fig. 10 gezeigt, so daß drei NU-Impulse
vom Periodenimpulsgenerator 50 erhalten werden.
(d) Wenn IA « ein logisches Eins und L2 = L3 = ein logisches
Null, bleiben die Ausgänge der NAND-Gates 51 und 52 beide auf einem logischen Eins. Folglich ändert sich der Ausgang des NAND-Gates
53 in Abhängigkeit von der Änderung des Ausgangs C4 des Zählers 11, wie in Fig. 11 gezeigt, so daß vier NC-Impulse vom
Periodenimpulsgenerator 50 erhalten werden.
Im Falle, daß das quantisierte Ausgangssignal LFR ein logisches Eins ist, werden, wie im Abschnitt (d), vier NC-Impulse vom
Periodenimpulsgenerator 50 erhalten. Da aber in diesem Falle von der Klemme 41 das Rahmensynchronisationssignal RFR erhalten
wird, werden die vier NU-Impulse nicht zur Dekodierung der digitalen
Daten verwendet. 030038/0879
- 23 -
So werden also zwei, drei oder vier NC-Impulse vom Periodenimpuls
generator 50 erhalten, die den quantisierten Signalumkehrperioden
2To, 3To bzw. 4To entsprechen.
Wie oben beschrieben, ist der Periodenimpulsgenerator 50 so aufgebaut, daß er in Abhängigkeit vom Schalterausgangssignal L2
zwei Periodenimpulse, in Abhängigkeit vom Schalterausgangssignal L3 drei Periodenimpulse und in Abhängigkeit vom Schalterausgangssignal
IA vier Periodenimpulse erzeugt. Auch in dem Falle, daß der Periodenimpulsgenerator 50 die Maximalanzahl von Periodenimpulsen,
d. h. in diesem speziellen Falle vier Impulse, erzeugt, ist die Zeit, die nötig ist, um die vier Impulse zu erzeugen, so
gewählt, daß diese vier Impulse innerhalb ediK* halben Signalumkehrperiode
erzeugt werden, wenn das kürzeste quantisierte Signal, in diesem Falle das Signal P2, erhalten wird. Der Grund dafür ist,
daß,wenn die Impulserzeugungsgeschwindigkeit des Periodenimpulsgenerators
50 langsam ist, eine Situation auftreten könnte, in der die Erzeugung der vier Impulse noch nicht beendet ist,besonders
wenn das Ausgangssignal IA vom Schalterkreis 40 erhalten wird.
Die Impulse NC" vom Periodenimpulsgenerator 50 werden an den
Daten/Takt-Generator 60 angelegt. Der Schaltkreis 60 enthält drei Flip-Flops 61, 62 und 63 und ein NAND-Gate 64. Der JK-Eingang
des JK-Flip-Flops 61 liegt auf hohem Pegel und die Impulse ITC werden
als Taktsignale angelegt, so daß die Ausgänge Q und δ des
Flip-Flops 61 in Abhängigkeit vom Abfall der Impulse ITC umgekehrt
werden. D. h. die Impulse !5c werden im Verhältnis 1:2 frequenzge-
030038/0879 - 24 -
teilt. Der Ausgang Q des Flip-Flops 61 wird an die Klemme 65 gelegt und als Taktsignal RCL zum Dekodieren der Daten
verwendet. Der JK-Flip-Flop 61 wird in Abhängigkeit vom
Ausgang M3 des NAND-Gates 64 rückgesetzt, so daß die Polaritat
des Taktsignals RCL in einen Ausgangszustand gesetzt wird.
Das NAND-Gate 64 ist mit dem Ausgang X3 des Schieberegisters
4 und dem Ausgang L4 des Schalterkreises 40 verbunden. Da der Schalterausgang L4 nur dann ein logisches Eins wird, wenn das
Bitmuster der digitalen Daten ein 10 1 ist wird dies spezielle
Muster benutzt, um die Impulse M3 zu erzeugen, so daß der JK-Flip-Flop
61 in Abhängigkeit von diesen Impulsen M3 rückgesetzt
wird, wodurch die Polarität der Taktsignale RCL in den Ausgangszustand
gesetzt wird, während die Taktsignale mit den Daten synchronisiert werden.
Auf der anderen Seite wird das D-Flip-Flop 62 in Abhängigkeit von den Impulsen M1 gesetzt, so daß der Ausgang Q ein
logisches Eins wird. Da der Dateneingang D des D-Flip-Flops 62 mit Masse verbunden ist, wird der Ausgang Q in Abhängigkeit
vom Anstieg des Impulses I3Ü, der als Taktsignal angelegt ist,
auf ein logisches Null gesetzt. Deshalb ändert sich der Ausgang Q (M2) des D-Flip-Flops 62,wie in Fig. 5 gezeigt. Das
D-Flip-Flop 63 ist mit dem Ausgang Q (M2) des Flip-Flops 62 als Dateneingang bzw. dem Ausgang Q des JK-Flip-Flops 61 als
Takteingang verbunden. Folglich sind die Impulse M2 in Abhängig-
keit vom Anstieg des Taktsignals und des geschalteten Ausgangs
03 00 38/0879
- 25 -
- 25 -
geschaltet, d. h. der Ausgang Q des D-Flip-Flops 63 wird zur Klemme 66 als Daten RDA geführt, die als Basis für die Datendekodierung
dienen (siehe Fig. 5). Folglich können, wie aus Fig. 5 zu sehen ist, die originalen Datensignale dekodiert
werden, durch Benutzung des Aueganges Q des D-Flip-Flops 63
als Daten RDA, die als Basis für die Dekodierung der Daten dienen,
und des Taktsignales RCL als Taktsignal für die Datendekodierung, das bei seinem Anstieg wirksam ist. Auch wenn die Zeitbasis
des so erhaltenen digitalen Datensignals geändert ist, können die originalen digitalen Daten korrekt dekodiert werden,
da ja das Verhältnis der Daten RDA und des Taktsignals RCL beibehalten
wurde.
Auch wenn entweder der Ausgang Q(M2) des D-Flip-Flops 62 als
Daten RDA und das Taktsignal RCL bei seinem Abfall als Taktsignal verwendet wird oder der Ausgang Q des JK-Flip-Flops 61 als Taktsignal
bei seinem Anstieg verwendet wird, können die originalen digitalen Daten korrekt dekodiert werden.
Nun soll das Rahmensynchronisationssignal beschrieben werden. In der Vergangenheit wurde ein Aufnahmegerät vorgeschlagen und
in Benutzung genommen, in dem ein Tonsignal abgetastet und das abgetastete Signal impulstodemoduliert wird, woraufhin das impulskodemodulierte
Signal (PCM-Signal) auf einem Magnetband durch MFM-Kodierung oder FM-Kodierung aufgezeichnet wird und die Reproduktion
entsprechend vorgenommen wird. Im Falle eines PCM-Aufzeichengerätes vom Vielspur-Festkopf-Typ wird ein Rahmensignal als
030038/0879 - 26 -
Kombination einer vorbestimmten Anzahl von Stücken digitaler Daten D vorgesehen, wie in Fig. 12 gezeigt (abgetastet und
dann impulskodemoduliert) plus nötigenfalls ein Fehlerkode P zum Testen und Korrigieren und das Rahmensignal wird auf einer
Vielzahl von Spuren aufgezeichnet. Folglich ist es nötig, ein Rahmensynchronisationssignal FR zu benutzen, um eine synchronisierte
Beziehung zwischen den Rahmensignalen zu erhalten. Da solch ein Rahmensynchronisationssignal FR andere Eigenschaften
hat als die Daten, die durch Abtasten des Tonsignals erhalten werden, ist es nötig, die beiden durch irgendein Mittel zu unterscheiden.
Z. B. ist es vorstellbar, das Rahmensynchronisationssignal in ein vorbestimmtes Bitmuster zu fassen. In solch einem Fall gibt
es aber die Möglichkeit, daß das Bitmuster des Rahmensynchronisationssignals
und das Bitmuster der Daten zufällig übereinstimmen und es ist deshalb nötig, die Anzahl von Bits für das
Rahmensynchronisationssignal zu erhöhen, um die Wahrscheinlichkeit für eine solche Übereinstimmung klein zu machen. Folglich
wird die Information redundant, während auf der anderen Seite
-O ein Dekodierungsschaltkreis zur Entdeckung eines solchen speziellen
Bitmusters nötig ist. Gemäß der gezeigten Ausführungsform ist deshalb die Signalumkehrperiode des Rahmensynchronisationssignals
anders als die Signalumkehrperiode der Daten gemacht und in der gezeigten Ausführungsform als 8To gewählt. Dies soll unter
Bezugnahme auf das Zeitdiagramm von Fig. 13, das Fig. 5 entspricht, genauer beschrieben werden. Die Periode 8 von Fig. 13 ist die
030038/0879 - 27 -
gleiche wie die Periode 8 in Fig. 5 und entspricht einer Datenperiode.
Die Perioden 9 bis 13 sind die Abschnitte, die dem
Rahmensynchronisations signal entsprechen, wobei das Signal im ersten Bit CF und im letzten Bit CF in der Mitte eines jeden
Bits wie im Falle des logischen Eins umgekehrt werden, während in den drei dazwischenliegenden Bits CT keine Signalumkehr auftritt.
Das Rahmensynchronisationssignal wird mit diesem Aufbau auf einem Magnetband oder ähnlichem aufgezeichnet. In der gezeigten
Ausführungsform ist die Signalumkehrperiode des Rahmensynchronisationssignals
8 To. Im Falle, daß solch ein Rahmensynchronisationssignal aufgezeichnet ist, tritt das Schalterausgangssignal
LFR auf und an der Ausgangsklemme 41 wird, wie oben beschrieben, das Rahmensynchronisationssignal RFR erhalten. Auf diese Weise
wird das Rahmensynchronisationssignal RFR in einer Form dekodiert, die deutlich unterscheidbar vom Datensignal ist. Auch wenn in
Abhängigkeit vom Rahmensynchronisationssignal RFR logische Eins und Null dekodiert werden, werden diese nicht als Daten benutzt,
wie oben beschrieben. Auch wenn in der vorangegangenen Beschreibung nur eine Art von Steuersignal unterschiedlich von den Daten,
^O d. h. nur das Rahmensynchronisationssignal eingeschlossen war, so
können doch zwei oder mehr Arten von Steuersignalen eingeschlossen werden, wobei es möglich wäre, die Signalumkehrperioden unterschiedlich
zu machen, wie z. B. 6To, 7To, 8To für die jeweiligen Steuersignale. Wenn die Anzahl der verschiedenen Signalumkehr-Perioden
ansteigt, wird aber der Aufbau des Quantisierungsschaltkreises entsprechend kompliziert, was unerwünscht ist. Ferner
ist eine Annäherung der Signalumkehrperioden aneinander wegen
030038/0879
- 28 -
des Einflusses von ζ. B. Peakverschiebung unerwünscht. Deshalb
wird in der gezeigten Ausführungsform das Steuersignal in eine Steuerinformation und eine Kennungsinformation zum Kennzeichnen,
von welcher Art das Steuersignal der Steuerinformation ist, aufgeteilt, so daß die Signalumkehrperiode von 8To der Steuerinformation
zugeordnet werden kann, wie oben beschrieben, und im Falle von z. B. drei Arten von Steuersignalen, können die Abschnitte
14, 15 und 16 der Kennungsinformation zugeordnet werden. Die drei Arten von Steuersignalen können durch Zuordnung einer logischen
Eins zu irgendeinem dieser Abschnitte und durch Zuordnung der logischen Null zu den restlichen unterschieden werden. Die Signale
der Perioden 14, 15 und 16 werden wie ein SCI-Signal vom MFM-Typ
aufgezeichnet, wie im Falle der digitalen Daten, die auf das Steuerinformationssignal folgen.
Angenommen, daß die drei Arten von Steuersignalen als FR-1,
FR-2 bzw. FR-3 bezeichnet werden, und eine logische Eins im Falle des Steuersignales FR-1 dem Abschnitt 16, im Falle des Steuersignals
FR-2 dem Abschnitt 15 bzw. im Falle des Steuersignals FR-3 dem Abschnitt 14 zugeordnet ist, soll der Dekodierungsschaltkreis
70 für die Steuersignale unter Bezugnahme auf Fig. 14 genauer beschrieben werden. Die Anschlüsse 41, 65 und 66 von Fig. 14 sind
die gleichen wie die in Fig. 4. Das Steuersignal RFR mit der Signalumkehrperiode
8To wird an der Klemme 41 empfangen, das Taktsignal RCL zur Dekodierung der Daten wird an der Klemme 65 empfangen und
5 die Basisdaten für die Datendekodierung (einschließlich der oben
beschriebenen Kennungsinformation) wird an der Klemme 66 empfangen.
030038/0879 - 29 -
Bei Auftreten des Schaltersignals LFR, d. h. das Steuersignal RFR ist ein logisches Eins, wird dieses an den Löschanschluß
des Schieberegisters 72 über den Inverter 71 angelegt, so daß die Ausgangsklemmen QA, QB, QC und QD alle zu einem logischen
Null gelöscht werden. Als Folge wird der Ausgang des Inverters 73 ein logisches Null und das Taktsignal RCL zur Dekodierung
wird über das AND-Gate 74 an den Takteingang des Schieberegisters
72 angelegt. Nachdem sich das Schaltersignal LFR von einem logi-
in sehen Eins zum logischen Null geändert hat, wielFig. 13 gezeigt,
sind die Daten RDA, die als Basis für die Datendekodierung beim Anstieg des Taktsignals RCL dienen, entsprechend dem Abschnitt
13 ein logisches Eins und der Ausgang QA des Schieberegisters
72 wird ein logisches Eins beim Anstieg des Taktsignals RCL. Daraufhin werden nacheinander die Daten der Abschnitte 14, 15
und 16 an das Schieberegister 72 synchron mit dem Anstieg des Taktsignal RCL angelegt. Wenn das logische Eins entsprechend
Abschnitt 13 an die Ausgangsklemme QD übertragen ist, werden
die jeweiligen Ausgänge QA, QB und QC des Schieberegisters 72 über die AND-Gates 75, 76 und 77 an die jeweilige η Anschlußklemmen
78, 79 und 80 als die jeweiligen Steuersignale FR-1, FR-2
und FR-3 ausgegeben. Da im Falle der Ausführungsform von Fig. 13 der Abschnitt 16 ein logisches Eins ist, wird der Ausgang
QA ein logisches Eins und das Steuersignal FR-1 wird von der Ausgangsklemme 78 dekodiert. Daraufhin wird, wenn das folgende
Taktsignal RCL an das Schieberegister 72 angelegt wird, die Ausgangsklemme QE ein logisches Eins und alle AND-Gates 74, 75,
wieder/
und 77 werden gesperrt, wodurch die Ausgangssituation»gewonnen
030038/0879 - 30 -
Auch wenn in der vorangegangenen Beschreibung ein logisches Eins irgendeinem der Abschnitte 14, 15 oder 16 entsprechend der Kennungsinformation
der drei Arten des Steuersignals zugeordnet war, können 2~ = 8 Arten von Steuersignalen in den drei Abschnitten 14,
15 und 16 unterschieden werden, wenn die Kennungsinformation als
Binärkode zugeordnet wird. In solch einem Falle ist es natürlich nötig, den binären Kode aufzuzeichnen durch Anlegen der Ausgänge
QA, QB und QC des Schieberegisters an einen(nicht gezeigten)Aufzeichnungsschaltkreis
.
im folgenden soll ein Dekodierungsschaltkreis für ein FM kodiertes
SCI-Signal beschrieben werden. In diesem Fall nimmt die Signalumkehrperiode
entweder den Wert To oder den Wert 2To an, wie oben beschrieben und es wird aufgrund des Schaltersignales L1 ein NC-Impuls
erzeugt, wenn die Umkehrperiode To quantisiert wird, und
zwei IiC-Impulse aufgrund des Schalterausgangssignales L2, wenn die
Uakehrperiode 2To quantisiert wird. Es soll bemerkt werden, daß
die Schalterausgänge L1 und L2,Uber die nun gesprochen wird, sich von denen in Fig. 4 unterscheiden.
Solche Schalterausgangssignale L1 und L2 können durch einen
Schaltkreis erhalten werden, der ähnlich aufgebaut ist, wie der Dekodierungsschaltkreis für ein MFM kodiertes SCI-Signal von
Fig. 4. Im Falle des MFM kodierten SCI-Signals gab es drei Arten
von Signalumkehrperioden, nämlich 2To, 3To und 4To und folglich war der Schaltkreis so aufgebaut, daß die quantisierten Ausgänge
2^ P 2, P3 und P4 und folglich die Schalterausgänge L2, L3 und L4
030038/0879 - 31 -
-1(0-
erhalten werden konnten. Im Falle eines FM kodierten SCI-Signals
sind aber die Signalumkehrperioden entweder To oder 2To. Deshalb
wird durch Änderung des Quantisierungsschaltkreises 20 von Fig. erreicht, daß das quantisierte Signal P1 für die Signalumkehrperiode
To und das quantisierte Signal P2 für die Signalumkehrperiode 2To erhalten wird, wobei eine Schalterfunktion entsprechend
dem Schalterkreis 40 beibehalten ist. Dann werden die oben beschriebenen Schalterausgangssignale L1 und L2 erhalten. Da solch
eine Änderung der Schaltkreiskonfiguration für den Durchschnittsfachmann bei Bezug auf die vorangegangene Beschreibung in Verbindung
mit Fig. 4 völlig klar ist, wird die Beschreibung einer solchen Änderung fortgelassen.
In einem Dekodierungsschaltkreis für ein FM kodiertes SCI-Signal
wird der Periodenimpulsgenerator 50 von Fig. 4 so geändert, daß beim Auftreten des Schalterausgangssignals L1 ein Impuls und beim
Auftreten des Schalterausgangssignals L2 zwei Impulse erhalten werden. Da auch diese Änderung einem Durchschnittsfachmann naheliegt,
wird auch sie nicht beschrieben.
Fig. 15 ist ein Blockschaltbild eines Taktimpulsgenerators 90 für ein FM kodiertes SCI-Signal, der den Schaltkreis 60 von
Fig. 4 ersetzen kann. Fig. 16 zeigt ein Zeitdiagramm zur Erläuterung der Dekodierung eines FM kodierten SCI-Signals. Im Falle
eines FM kodierten SCI-Signals werden der Ausgang des NAND-Gates 91, an dem der Impuls X3 (entsprechend dem Ausgang X3 des Schieberegisters
4 von Fig. 4) und das Schaltersignal L2 anliegen, be-
030038/0879 - 32 -
nutzt, um das JK-Flip-Flop 92 rückzusetzen. Die Impulse NC (entsprechend
den Impulsen NU von Fig. 4) werden durch das JK-Flip-Flop
92 im Verhältnis 1:2 frequenzgeteilt, so daß der Ausgang Q als Taktsignal RCL1 zur Dekodierung der Daten verwendet wird.
Das Schalterausgangssignal L1 wird als Datenbasis für die Datendekodierung und das Taktsignal RCL' wird als Taktsignal, wirksam
bei seinem Anstieg, benutzt, wodurch die originalen digitalen Daten dekodiert werden, wie aus Fig. 16 zu sehen ist.
In der vorangegangenen Beschreibung wurden beim Quantisieren
der Signalumkehrperioden eines MFM kodierten SCI-Signals, z. B. die Perioden J1 bis J2 als 2 To, die Periode J2 bis J3 als 3To,
die Periode J4 bis J5 als 4To bzw. die Periode J5 bis J6 als 8To quantisiert. Die Quantisierungsperiode war also vorbestimmt, so
daß sie nicht geändert werden konnte. Das SCI-Signal ist aber
Einflüssen von z. B. Peakverschiebungen unterworfen, so daß die Signalumkehrperioden Fluktuationen unterworfen sind und nicht genau
2To, 3To usw. sind. Aus diesem Grunde wurde eine Quantisierung, wie oben beschrieben, vorgenommen. Das Fluktuationsmaß ist aber
abhängig von den Eigenschaften des Datenträgers und des Aufzeichnungsschaltkreises
eines SCI-Signals und ändert sich in Abhängigkeit von der Zeitfolgekombination der Signalumkehrperioden des SCI-Signals.
Unter Berücksichtigung dieser Aspekte ist es vorzuziehen, den Dekodierungsschaltkreis so zu gestalten, daß die Quantisierungsperioden änderbar sind. Deshalb ist eine weitere erfindungsgemäße
Ausführungsform so aufgebaut, daß die Quantisierungsperioden geändert werden können, durch Einbau eines Bestimmungsschaltkreises
für die quantisierte Periode.
030038/0879
- 33 -
Fig. 17 zeigt ein Blockschaltbild eines Dekodierungsschaltkreises für ein SCI-Signal mit einem Bestimmungsschaltkreis 100.
Fig. 18 zeigt ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Schaltkreises von Fig. 17. Beim Vergleich des Dekodierungs-Schaltkreises
mit Fig. 4 ist der Dekodierungsschaltkreis von Fig. 17 im wesentlichen der gleiche, mit Ausnahme des zusätzlichen Bestimmungsschaltkreises
100, einer Änderung im Quantisierungsschaltkreis 110 und einer Teiländerung im Daten/Takt-Generator 60·.
Der Bestimmungsschaltkreis 100 enthält die Schalter S1 bis S6 und die Komparatoren 101 und 102. Die Schalter S1 bis S3 sind
Schalter zur Kennzeichnung der Grenze zwischen der Quantisierungsperiode 2To und der Quantisierungsperiode 3To und die Schalter
S4 bis S6 sind Schalter zur Kennzeichnung der Grenze zwischen der Quantisierungsperiode 3To und der Quantisierungsperlode 4To. Die
Schalter S1 bis S6 können in halbfixierter Weise einstellbar in der Fortschaltung sein, so daß sie an die Eigenschaften des Aufzeichnungsgerätes
anpaßbar sind. Die Eingangsklemmen A1 bis A3 auf der Α-Seite des Komparators 101 sind mit den Schaltern S1
und S3 und die Eingangsklemmen B1 bis B3 auf der B-Seite des Komparators 101 sind mit den Zählerausgängen C3 bis C5 des Meßschaltkreises
10 verbunden. Stellt nun eine binäre Zahl, die durch eine von Hand eingestellte Kombination der logischen Level der
Schalter S1 bis S3, die mit den Anschlußklemmen A1 bis A3 verbun-
bestimmt ist.)
den sind,I A = (A3, A2, A1) dar, wobei A1 das am wenigsten signifikante Bit ist, und eine binäre Zahl, die durch eine Kombination der logischen Level der Zählerausgänge C3 bis C5, die an die An-
den sind,I A = (A3, A2, A1) dar, wobei A1 das am wenigsten signifikante Bit ist, und eine binäre Zahl, die durch eine Kombination der logischen Level der Zählerausgänge C3 bis C5, die an die An-
030038/0879 - 34 -
t werden, bestimmt)
schlußklemmen B1 bis B3 ausgegeben"ist,B = (B3, B2, B1) dar,
wobei B1 das am wenigsten signifikante Bit ist, dann ist im Falle von A 7 B, d. h. A ? C Q C = (C5, C4, C3)J , der Ausgang
des Komparators 101 ein logisches Eins. Die Grenze zwischen der Quantisierungsperiode 2To und der Quantisierungsperiode
3To wird durch den Ausgang des Komparators 101 bestimmt. Auch wenn das gleiche für den Komparator 102 gilt, da die Anschlußklemme
B3 mit dem Zählerausgang C5 verbunden ist, ist der Ausgang
des Komparators 102 ein logisches Eins, wenn A7C [^C
= (£5^ C4, C3)J . Die Grenze zwischen der Quantisierungsperiode
3To und der Quantisierungsperiode 4To ist durch den Ausgang des Komparators 102 bestimmt.
Nun soll der Quantisierungsschaltkreis 110 beschrieben werden.
Der Quantisierungsschaltkreis 110 enthält die Inverter 111 bis 115, die NAND-Gates Ho und 117, OR-Gates 118 und 119, ein
Exclusive OR-Gate 120 und die AND-Gates 121 bis 126.
(A) Der Fall, daß der quantisierte Ausgang P2 erhalten wird.
Wenn der Ausgang C7 des Meßschaltkreises 10 ein logisches Eins
ist, der Ausgang C8 und C9 des Meßschaltkreises 10 ein logisches
Null ist und der Ausgang C6 des Meßschaltkreises 10 ein logisches
Null ist oder der Ausgang des Komparators 101 ein logisches Eins ist, wird der Ausgang des AND-Gates 121 ein logisches Eins und
der quantisierte Ausgang P2 wird erhalten. Der Ausgang des AND-Gates 121 ist notwendigerweise ein logisches Eins im Abschnitt J1
030038/0879
- 35 -
- 35 -
bis J2! und wird zum logischen Null im Abschnitt J21 bis J2
in Abhängigkeit von der Stellung der Schalter S1 bis S3 (siehe Fig. 18). Der Abschnitt J2 bis J21, inklusive ist also
in acht Abschnitte geteilt, so daß die Abfallstellung bestimmt wird auf der Basis des Wertes A, der entsprechend der Stellung
der Schalter S1 bis S3 bestimmt ist. Z. B. fällt der Ausgang des AND-Gates 121 bei J21 wenn A = (0,0, 0) und bei J2
wenn A= (1, 1, 1).
(B) Der Fall des Auftretens des quantisierten Ausgangs P3.
(Β-!) Wenn der Ausgang C7 des MeßSchaltkreises 10 ein logisches
Eins und die Ausgänge C8 und C9 logische Null sind, wird der Ausgang
des AND-Gates 122 ein logisches Eins.
(B-2) Wenn die Ausgänge C5, C6, C7 und C9 des MeBschaltkreises
10 logisches Null und der Ausgang C8 ein logisches Eins sind, wird
der Ausgang des AND-Gates 123 ein logisches Eins.
(B-3) Wenn mindestens einer der Ausgänge C5 oder C6 ein logisches
Null ist und der Ausgang C7 und C9 ein logisches Null und der Ausgang C8 ein logisches Eins und der Ausgang des Komparators
102 ein logisches Eins ist, wird der Ausgang des AND-Gates ein logisches Eins.
Folglich wird, wenn einer der oben beschriebenen Zustände (B-1),(B-2) oder(B-3) auftritt, der Ausgang des 0R-Gates 119
ein logisches Eins und der quantisierte Ausgang P3 wird erhal-
030038/0879
- 36 -
ten. Der Ausgang des OR-Gates 119 ist notwendigerweise während des Abschnitts J1 bis J31 ein logisches Eins und fällt im Abschnitt
J3 bis J3f entsprechend der Stellung der Schalter S4 bis S6 (siehe Fig.18). Der Abschnitt J31 bis J3 inklusive seiner
Grenzen ist also in acht Abschnitte aufgeteilt, so daß die Abfallposition durch den Wert von A bestimmt ist, der entsprechend
der Stellung der Schalter S4 bis S6 bestimmt ist.
(C) Der Fall, daß der quantisierte Ausgang P4 erhalten wird.
Wenn der Ausgang C8 des MeßSchaltkreises 10 ein logisches Eins
ist, der Ausgang C9 ein logisches Null und mindestens einer der Ausgänge C6 oder C7 ein logisches Null ist, dann wird der Ausgang
des AND-Gates 125 ein logisches Eins und der quantisierte Ausgang P4 wird erhalten. Der Ausgang P4 wird im Abschnitt J211 bis J4
erhalten (siehe Fig. 18).
(D) Der Fall, daß der quantisierte Ausgang PFR erhalten wird.
Wenn der Ausgang C9 des Meßschaltkreises 10 ein logisches Eins ist und einer der Ausgänge C7 oder C8 ein logisches Eins, dann
ist der Ausgang des AND-Gates 126 ein logisches Eins und der quantisierte Ausgang PFR wird erhalten. Der quantisierte Ausgang PFR
wird im Abschnitt J5 bis J6 erhalten (siehe Fig. 18).
-37- 030038/0879
Wenn der quantisierte Ausgang P2 ein logisches Eins ist und der Schalterausgang L2 ein logisches EinSj, werden zwei Impulse
NC" vom Periodenimpulsgenerator 50 erhalten, so daß eine Quantisierung
von 2To erhalten ist, auch wenn während der Zeit der quantisierte Ausgang P3 und der Schalterausgang L3 ein logisches
Eins ist, wie oben beschrieben. Entsprechend ist die Grenze zwischen der Quantisierungsperiode 2To und der Quantisierungsperiode
3To ein Punkt, in dem der quantisierte Ausgang P2 im Bereich des Abschnittes J21 bis J2 abfällt, der durch die Stellung der
Schalter S1 bis S3 bestimmt werden kann.
Der Periodenimpulsgenerator 50 erzeugt drei Impulse NC unabhängig vom Zustand des Schalterausgangs L4, wenn der Schalterausgang
L3 des quantisierten Ausgangs P3 ein logisches Eins ist und der Schalterausgang L2 ein logisches Null, wodurch die oben
^5 beschriebene Quantisierung von 3To erreicht ist. Folglich ist
die Grenze zwischen der Quantisierungsperiode 3To und der Quantisierungsperiode 4To ein Punkt, an dem der quantisierte Ausgang
P3 abfällt im Bereich des Abschnittes J31 bis J3, der durch
die Stellung der Schalter S4 bis S6 bestimmt werden kann.
Der Periodenimpulsgenerator 50 liefert ferner vier Periodenimpulse
IiC", wenn die quantisierten Ausgänge P2 und P3 logisches
Null sind und der Schalterausgang IA des quantisierten Ausganges P4 ein logisches Eins ist. Obwohl der Periodenimpulsgenerator
vier Periodenimpulse NTJ erzeugt, wenn der Schalterausgang LFR
-5 des quantisierten Ausganges PFR ein logisches Eins ist, so werden
030038/0879 - 38 -
diese doch nicht benutzt zur Datendekodierung,und der quantisierte
Ausgang PFR wird, wie oben beschrieben, als Rahmensynchronisationssignal verwendet.
Es wurde ein Abschnitt, in dem die quantisierten Ausgänge P2 und P3 beide ein logisches Eins sind, vorgesehen, teils, weil
dadurch der Aufbau des Periodenimpulsgenerators 90 vereinfacht werden kann, wie oben beschrieben. Ein anderer und wichtigerer
Grund ist, daß wenn die Ausführungsform so aufgebaut ist, daß die Quantisierungsperiode geändert werden kann, und wenn der quantisierte
Ausgang P2 in den Abschnitt J21 bis J2 fällt und der quantisierte
Ausgang P3 zu dem Zeitpunkt kein logisches Eins geworden ist, die folgenden Nachteile auftreten. Wenn in dem Abschnitt,
P3 nachdem der Ausgang P2 abgefallen ist, bis der Ausgang ansteigt,
das Signal umkehrt und der Impuls M1 auftritt, kann die Situation auftreten, daß keiner der quantisierten Ausgänge P2 und P3 auftritt
und eine Quantisierung weder zu 2To noch zu 3To gemacht wird. Folglich ist es nötig, daß der quantisierte Ausgang P3 im
Abschnitt J1 bis J21 ansteigt, wo der quantisierte Ausgang P2
ein logisches Eins unabhängig von der Stellung der Schalter S1 bis S3 ist. Aus exakt dem gleichen Grunde wurde ein Abschnitt
vorgesehen, in dem beide quantisierten Ausgänge P3 und P4 ein logisches Eins sind.
Im Falle, daß ein Abschnitt vorgesehen ist, in dem beide quantisierten
Ausgänge P3 und P4 ein logisches Eins sind, ist es zur Initialisierung der Polarität des Taktimpulses RCL zur Datendeko-
030038/0879
- 39 -
dierung nötig, den Impuls M3 zu erzeugen, wenn der quantisierte
Ausgang P3 ein logisches Null ist und der quantisierte Ausgang P4 ein logisches Eins (wenn das Bitmuster der digitalen Daten
10 1 ist), um dadurch die Polarität des Taktimpulses RCL zu initialisieren. Folglich ist es nötig, den Schaltkreis 60 von
Fig. 4 in den Schaltkreis 60' zu ändern, der in Fig. 17 gezeigt ist. Das NAND-Gate 64' ist mit dem Schieberegisterausgang X3,
dem Schalterausgang L4 und dem durch den Inverter 67 invertierten Ausgang L3 verbunden, um dadurch mit dem Impuls M1 vom
NAND-Gate 64' einen Ausgangszustand herzustellen.
Durch Quantisierung der Signalumkehrperioden eines FM kodierten SCI-Signals kann die Ausführungsform von Fig. 17 so aufgebaut
werden, daß die Grenzen zwischen den Quantisierungsperioden To und 2To durch Schalter bestimmt werden können. Wegen der Offensichtlichkeit
einer solchen Änderung für einen Durchschnittsfachmann wird sie hier nicht beschrieben.
030038/0879 - 40 -
Claims (26)
- PatentansprücheSchaltkreis zur Dekodierung eines selbsttaktierenden Informationssignals aus Reckteckimpulsen, die durch Modulation eines digitalen Datensignals mit den logischen Werten 1 und 0 so erzeugt wurden, daß die Länge der Umkehrperiode zwischen den Wertänderungen des Rechtecksignals zwei oder mehr verschiedene vorbestimmte Werte haben kann, dadurch gekennzeichnet , daß er aufweist,eine Einrichtung (20) zur Bestimmung der Periodenlänge, die durch Messen jeder Umkehrperiode des Rechtecksignalzuges (SCI) feststellt, welche der zwei oder mehr möglichen Periodenlängen jeweils vorliegt,030038/0879ORIGINAL INSPECTEDeine Einrichtung (50) zum Erzeugen von Impulsen, die in Abhängigkeit vom Ausgangssignal (L, P) der Perlodenbestimmungs-,Periodenimpulszüge/ einrichtung zwei oder mehr verschiedene V ( NC) ent sprechendden zwei oder mehr Längen der Periode erzeugt,und eine Einrichtung (61) zum Erzeugen von Taktimpulsen (RCL) in Abhängigkeit von den Periodenimpulsen (MT) zum Dekodieren des digitalen Datensignals (SCI).
- 2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet , daß er ferner eine Einrichtung (60) zur Datenregeneration aufweist, die in Abhängigkeit von den Periodenimpulsen (fic") ein Datensignal (RDA) erzeugt, das als Basisfür die Datendekodierung dient, wobei die Dekodierung dadurch erreicht wird, daß das Datensignal (RDA) in Abhängigkeit vom Taktimpuls (RCL) gelesen wird.
- 3. Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Regenerationseinrichtung (60) das Datensignal (RDA) in Abhängigkeit von der Umkehr im Rechtecksignalzug (SCI) und im Periodenimpulszug (Nu) erzeugt.
- 4. Schaltkreis nach Anspruch 2, dadurch gekennzeichnet , daß die Regenerationseinrichtung (60) das Datensignal (RDA) in Abhängigkeit von der Umkehr im Rechtecksignalzug (SCI), im Periodenimpulszug (Sü) und im Taktsignal (RCL) erzeugt.030038/0879
- 2 - - 5. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet , daß die Einrichtung (20) zur Bestimmung der Periodenlänge (Tsig) eine Schaltung (7, 10) zur Messung der Zeitdauer jeder Periode und eine Schaltung (20) zur Quantisierung der Zeitdauer enthält, wobei das Ausgangssignal (P, L) der Quantisierungsschaltung eine der verschiedenen vorbestimmten Längen bestimmt.
- 6. Schaltkreis nach Anspruch 5, dadurch gekennzeichnet , daß das Verhältnis der verschiedenen Periodendauern des Rechtecksignalzuges zueinander eins bis zwei ist und daß der Schaltkreis zusätzlich eine Einrichtung (60) zur Datenregeneration enthält, die in Abhängigkeit vom Ausgangssignal (P, L) der Quantisierschaltung (20) ein Datensignal (RDA) liefert, das als Basis für die Datendekodierung dient.
- 7. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet , daß die Regenerationseinrichtung (60) das Signal, das der Länge der Umkehrperiode entspricht und eines der Ausgangssignale der Quantisierschaltung ist, als Datensignal verwenden kann, das als Basis für die Datendekodierung dient.
- 8. Schaltkreis nach Anspruch 5f dadurch gekennzeichnet , daß er eine Fehlerschaltung (42) aufweist, die in Abhängigkeit von den Ausgangssignalen (L, P) der Quantisierschaltung (20) ein Fehlersignal (RER) liefert, das bedeutet, daß innerhalb der vorbestimnrcen Periodenlänge keine Signalumkehr aufgetreten ist.030038/0879
- 9. Schaltkreis nach Anspruch 8, dadurch gekennzeichnet , daß die Fehlerschaltung (42) ein invertierendes Summenglied enthält, das mit den Ausgängen der Quantisierschaltung (20) verschaltet ist.
- 10. Schaltkreis nach Anspruch 8 oder 9, dadurch gekennzeichnet , daß er ferner ein Schalterelement (40) zum Sperren der Ausgangssignale (P) der Quantisierschaltung (20), bis die nächste Signalumkehr im Rechtecksignalzug (SCI) auftritt, enthält und daß die Fehlerschaltung (42) mit den Ausgängen (L) des Schalterelements (40) verbunden ist.
- 11. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet , daß die Taktimpulseinrichtung (60) einen Frequenzteiler (61) zum Teilen der Frequenz der Periodenimpulse (W) von der Schaltung (50) enthält.
- 12. Schaltkreis nach Anspruch 11, dadurch gekennzeichnet , daß er ferner eine Rückstelleinrichtung (64) enthält zum Rückstellen des Frequenzteilers (61), wenn die Signalumkehr des Rechtecksignals ein bestimmtes logisches Muster darstellt.
- 13. Schaltkreis nach Anspruch 12, dadurch gekennzeichnet , daß die Rückstelleinrichtung (64) den Frequenzteiler rückstellt, wenn die Einrichtung (20) zur Bestimmung der Periodendauer die längste der zwei oder mehr verschiedenen vorbestimmten Periodendauern feststellt.030038/0879
- 14. Schaltkreis nach Anspruch 5, dadurch gekennzeichnet , daß die Taktimpulseinrichtung einen Frequenzteiler für die Periodenimpulse (W) enthält.
- 15. Schaltkreis nach Anspruch 14, dadurch gekennzeichnet , daß er ferner eine Rückstelleinrichtung enthält, die den Frequenzteiler in Abhängigkeit vom Ausgangssignal der Quantisierschaltung (20), das der längsten der zwei oder mehr verschiedenen vorbestimmten Periodendauern entspricht, zurückstellt.dadurch gekennzeichnet..)
- 16. Schaltkreis nach Anspruch 15,'daß er ferner ein Schalter-element (40) zum Sperren der Ausgangssignale (P) der Quantisierschaltung (20), bis die nächste Signalumkehr im Rechtecksignalzug (SCI) auftritt, enthält, und daß die Rückstelleinrichtung (64) den Frequenzteiler (61) in Abhängigkeit von den Ausgangssignalen (L) des Schalterelements (40), die den AusgangsSignalen (P) der Quantisierungsschaltung (20) entsprechen, rückstellt.
- 17. Schaltkreis nach Anspruch 5, dadurch gekennzeichnet , daß er ferner einen Referenztaktsignalgeber (7) enthält, und daß die Einrichtung (10) zum Bestimmen der Periodenlänge (TSig) Zähler (11, 12) zum Zählen der Referenztaktsignale (C1) während jeder Umkehrperiode im Rechtecksignalzug (SCI) enthält.- 5 030038/0879
- 18. Schaltkreis nach Anspruch 17, dadurch gekennzeichnet, daß die Quantisierungsschaltung (20, 110) eine Vielzahl von Torschaltungen (21-30, 111-126) enthält, die mit den Ausgängen (C4-C9) der Zähler (11, 12) verbunden sind.
- 19. Schaltkreis nach Anspruch 18, dadurch gekennzeichnet, daß der Periodenpulsgenerator (50) eine Vielzahl von Torschaltungen (51-5*0 enthält, die mit den Ausgängen (C4-C9) der Zähler (11, 12) und den Ausgängen (P) der Quantisierungsschaltung (20) verbunden sind.
- 20. Schaltkreis nach Anspruch 18, dadurch gekennzeichnet, daß er ferner ein Schalterelement (40) zum Sperren der Ausgangssignale (P) der Quantisierungsschaltung (20), bis die nächste Signalumkehr im Rechtecksignalzug (SCI) auftritt, enthält, und daß die Periodenpulsschaltung (50) eine Vielzahl von Torschaltungen (51-54) enthält, die mit den Ausgängen (C4-C9) der Zähler (11, 12) und den Ausgängen (L) des Schalterelements (40 ) verbunden sind.,einem der,
- 21. Schaltkreis nachvAnsprüchß 1 bis 20, dadurch gekennzeichnet , daß der Rechtecksignalzug (SCI) ein Steuersignal einer weiteren vorbestimmten Dauer enthält, die länger ist als die zwei oder mehr verschiedenen vorbestimmten Periodendauern, und daß der Periodenpulsgenerator (50) eine wei tere vorbestimmte Anzahl von Periodenimpulsen (IJC) erzeugen kann,030038/0879
- 6 -die der weiteren Periodendauer entspricht, wenn die Einrichtung (110) zur Bestimmung der Periodendauer das Auftreten der weiteren Periodendauer feststellt. - 22. Schaltkreis nach Anspruch 21, dadurch gekennzeichnet , daß die weitere vorbestimmte Anzahl von Periodenimpulsen (ϊϊϋ) die gleiche ist, wie die Maximalanzahl von Periodenimpulsen (Sc*), die dem Auftreten der längsten der zwei oder mehr Periodendauern entspricht.
- 23. Schaltkreis nach Anspruch 21, dadurch gekennzeichnet , daß das Steuersignal eine Vielzahl von Arten spezifizieren kann, daß der Rechtecksignalzug ein Kennungssignal zur Identifizierung der Art des Steuersignals an der auf die Periode, die dem Steuersignal zugeordnet ist, folgenden Stelle enthält und daß er ferner eine Einrichtung (70) zum Erzeugen eines Signals, das die Art des Steuersignals repräsentiert, welches durch das Kennungssignal bestimmt ist, enthält.
- 24. Schaltkreis nach Anspruch 5, dadurch g e k e η η -(100)zeichnet , daß er ferner eine Einrichtung I zum Bezeichnen der Quantisierungsperiode enthält, die in Abhängigkeit vom Ausgangssignal der Einrichtung zum Bestimmen der Periodendauer die quantisierte Periode kennzeichnet.
- 25. Schaltkreis nach Anspruch 24, dadurch g e k e η η -(100) zeichnet , daß die Bezeichnungseinrichtung ι eine Ein-(S1-S6)
richtungIzum Erzeugen eines Bezeichnungssignales für die quan-030038/0879 - 7 -tisierte Periode und einen Komparator zum Vergleichen des Ausgangssignales der Periodendauermeßeinriehtung mit dem Bezeichnungssignal enthält. - 26. Schaltkreis nach Anspruch 25, dadurch g e k e η η ζ e ic h η et, daß er ferner einen Referenztaktsignalgeber (7) enthält, und daß die Einrichtung (10) zum Bestimmen der
Periodenlänge (T sj_p.) Zähler (11, 12) zum Zählen der Referenztaktsignale (C1) während jeder Umkehrperiode im Rechtecksignalzug
(SCI) enthält.030038/0879
- 8 -
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2966179A JPS55121769A (en) | 1979-03-13 | 1979-03-13 | Demodulator circuit for self-clocking information signal |
JP11192079A JPS5637814A (en) | 1979-08-31 | 1979-08-31 | Demodulating circuit for self-clocking information signal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3009713A1 true DE3009713A1 (de) | 1980-09-18 |
DE3009713C2 DE3009713C2 (de) | 1982-11-18 |
Family
ID=26367887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3009713A Expired DE3009713C2 (de) | 1979-03-13 | 1980-03-13 | Schaltungsanordnung zum Dekodieren eines selbsttaktierenden Informationssignals |
Country Status (2)
Country | Link |
---|---|
US (1) | US4344039A (de) |
DE (1) | DE3009713C2 (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3140431C2 (de) * | 1980-10-13 | 1986-09-25 | Hitachi, Ltd., Tokio/Tokyo | Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals |
NL8104441A (nl) * | 1981-09-29 | 1983-04-18 | Philips Nv | Een ontvanger voor ffsk gemoduleerde datasignalen. |
US4520408A (en) * | 1983-02-22 | 1985-05-28 | Vsp Labs, Inc. | Clock signal synchronization apparatus and method for decoding self-clocking encoded data |
US4547737A (en) * | 1983-07-29 | 1985-10-15 | Rca Corporation | Demodulator of sampled data FM signals from sets of four successive samples |
IT1206332B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici. |
US4547764A (en) * | 1983-10-31 | 1985-10-15 | Burroughs Corporation | Pulse width decoder for double frequency encoded serial data |
IT1200426B (it) * | 1985-03-21 | 1989-01-18 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici |
US4707842A (en) * | 1985-04-03 | 1987-11-17 | Siemens Aktiengesellschaft | Apparatus and method for acquiring data and clock pulses from asynchronous data signals |
JPS62253212A (ja) * | 1986-04-18 | 1987-11-05 | Fujitsu Ltd | 周波数逓倍回路 |
DE3728655A1 (de) * | 1987-08-27 | 1989-03-09 | Thomson Brandt Gmbh | Verfahren und/oder einrichtung zum demodulieren eines biphasesignales |
US5022055A (en) * | 1988-04-28 | 1991-06-04 | Amaf Industries, Inc. | Trunk dialing converter |
US4995106A (en) * | 1989-08-24 | 1991-02-19 | Ampex Corporation | Fast decision feedback decoder for digital data |
US5208831A (en) * | 1989-10-26 | 1993-05-04 | Kabushiki Kaisha Toshiba | Network interface system |
US5097486A (en) * | 1990-07-31 | 1992-03-17 | Ampex Corporation | Pipelined decision feedback decoder |
WO1994001953A1 (en) * | 1992-07-02 | 1994-01-20 | Ampex Systems Corporation | Time domain manchester decoder with ansi synchronization |
EP0778517A3 (de) * | 1995-11-27 | 1998-02-11 | Texas Instruments Incorporated | Kodierung eines Bildanzeigesteuersignals |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2734421A1 (de) * | 1976-08-04 | 1978-02-09 | Cit Alcatel | Miller-kode-dekodierer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4012697A (en) * | 1975-06-30 | 1977-03-15 | Honeywell Inc. | Clock signal extraction during playback of a self-clocking digital recording |
US4059806A (en) * | 1976-11-15 | 1977-11-22 | The Singer Company | Pulse position demodulator circuit |
FR2410920A1 (fr) * | 1977-11-30 | 1979-06-29 | Materiel Telephonique | Systeme de recuperation d'horloge pour recepteur de transmission de donnees |
-
1980
- 1980-03-05 US US06/127,432 patent/US4344039A/en not_active Expired - Lifetime
- 1980-03-13 DE DE3009713A patent/DE3009713C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2734421A1 (de) * | 1976-08-04 | 1978-02-09 | Cit Alcatel | Miller-kode-dekodierer |
Also Published As
Publication number | Publication date |
---|---|
DE3009713C2 (de) | 1982-11-18 |
US4344039A (en) | 1982-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3009713A1 (de) | Schaltkreis zur dekodierung eines selbsttaktierenden informationssignals | |
DE3825960C2 (de) | ||
DE3215179C2 (de) | ||
DE69325151T2 (de) | Datenaufnahmeverfahren und Datenaufnahmegerät | |
DE3225058C2 (de) | ||
DE3783050T2 (de) | Geraet zur erkennung eines synchronsignals. | |
DE69327740T2 (de) | Verfahren und Gerät zur Modulation und Demodulation | |
DE69320721T2 (de) | Synchronsignaldetektor, Methode zum Detektieren des Synchronsignales sowie Demodulator | |
CH642795A5 (de) | Signal-verarbeitungseinrichtung fuer daten im miller-kode. | |
DE3004799C2 (de) | ||
DE2630197C3 (de) | Zeitkorrekturschaltung für ein Datenwiedergewinnungssystem | |
DE19522497A1 (de) | Magnetplattenvorrichtung, die ein Verfahren zum Aufzeichnen mit konstanter Dichte verwendet und Zugriffsverfahren für den Treiber | |
DE3751898T2 (de) | Datenmodulations- und Demodulationssystem für ein magnetisches Aufzeichnungssystem | |
DE69320720T2 (de) | Detektion eines Synchronisationssignals und Datendemodulation | |
DE2828219A1 (de) | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher | |
DE3888498T2 (de) | Schaltung zum Detektieren eines Synchronisierungssignals. | |
DE2944403A1 (de) | Verbessertes signalformat fuer digitale aufzeichnungsgeraete | |
DE69015421T2 (de) | System zur Wiedergewinnung der Abtastfrequenz. | |
DE2142428A1 (de) | System und Verfahren zur Umcodierung von binaren Informationen | |
DE3140431A1 (de) | Schaltung zum wiedergeben und demodulieren eines modulierten digitalsignals | |
DE2513922A1 (de) | Pulscodemodulations-aufnahme- und -wiedergabegeraet | |
DE3787841T2 (de) | Aufzeichnungs- und/oder Wiedergabegerät vom Typ mit rotierenden Köpfen. | |
DE3407832C2 (de) | Verfahren zum Kodieren und Dekodieren binärer Daten | |
DE3724572C2 (de) | ||
DE3049293C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination |