JP3485348B2 - Ｐｒｍｌ再生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例 （ａ）ＰＲＭＬ再生回路の説明（図２） （ｂ）最尤復号器の説明（図３乃至図７） （ｃ）スライスレベルの自動調整処理の説明（図８乃至
図９） （ｄ）調整回路の説明（図１０乃至図１１） （ｅ）調整処理の説明（図１２乃至図１９） （ｆ）他の実施例の説明 発明の効果

【０００２】

【産業上の利用分野】本発明は、最尤逐次検出によるパ
ーシャルレスポンス信号化を利用するＰＲＭＬ再生回路
に関し、特に、信号品質に応じて、各回路の特性を自動
調整するＰＲＭＬ再生回路に関する。

【０００３】近年の磁気ディスク及び光磁気ディスク装
置等の記録密度の向上のため、最尤逐次検出によるパー
シャルレスポンス信号化（ＰＲＭＬ：Partial-response
signaling with maximum-likelihood sequence detect
ion)が利用されている。このようなＰＲＭＬシステムで
は、読み取り信号を再生するためのＰＲＭＬ再生回路が
設けられる。

【０００４】

【従来の技術】パーシャルレスポンス信号化を利用した
ディスク記憶装置では、再生回路は、波形等化回路と、
最尤復号器とからなる。この再生回路の波形等化回路の
受信フィルタ群は、記録チャネルの出力信号をパーシャ
ルレスポンス信号に等化成形する。そして、最尤逐次検
出器（最尤復号器）が、等化された信号を３値判定した
後、最尤検出して、記録されたデータ列を再構築する。

【０００５】このようなＰＲＭＬ再生回路については、
日本国特許公開平成２年第１５０１１４号公報（対応米
国特許第５０６００８８号明細書）、米国特許第４６４
４５６４号明細書、米国特許第４７０７６８１号明細
書、米国特許第４７８６８９０号明細書、米国特許第４
８８８７７５号明細書等に開示されている。

【０００６】従来のＰＲＭＬ再生回路において、波形等
化回路や最尤復号器のパラメータは、装置の工場出荷時
に、一定値にセットされていた。このため、波形等化回
路や最尤復号器の特性は一定であった。例えば、最尤復
号器の３値判定回路において、入力信号をスライスする
ための２つのスライスレベルの距離は、一定であった。

【０００７】

【発明が解決しようとする課題】しかしながら、従来技
術では、次の問題があった。 実際には、磁気媒体上の欠陥による標本信号品質の劣
化や、等化誤差により多項式（１−Ｄ）で記述される信
号間干渉を量的に制御できない場合の標本信号品質の劣
化や、ＭＲヘッドの特性のばらつきによる信号品質の劣
化がある。このようなヘッド、磁気媒体、波形等化回路
の特性により等化誤差が発生すると、前述のスライスレ
ベルの距離を一定にした従来技術では、有効な最尤復号
を実行できないという問題があった。

【０００８】一方において、ヘッドや波形等化回路の
特性が適切でないと、等化誤差が多くなり、最適な再生
ができないという問題もあった。

【０００９】本発明の目的は、スライスレベルの距離を
最適に設定して、適切な最尤復号を実行するためのＰＲ
ＭＬ再生回路を提供するにある。

【００１０】本発明の他の目的は、等化誤差を最小にす
るためのＰＲＭＬ再生回路を提供するにある。

【００１１】

【００１２】

【００１３】

【課題を解決するための手段】図１は本発明の原理図で
ある。本発明の請求項１は、記憶ディスクからヘッド１
０が読みだした信号を波形等化した後、最尤復号して、
再生するＰＲＭＬ再生回路において、前記読み出し信号
を波形等化する波形等化回路１２〜１５と、前記等化出
力を、＋１側スライスレベルと−１側スライスレベルで
スライスして、３値判定値を得た後、前記判定値を最尤
復号するとともに、前記判定値に従い、前記＋１側スラ
イスレベルと−１側スライスレベルとの間の距離を所定
値に維持しつつ、前記＋１側スライスレベルと−１側ス
ライスレベルを変更する最尤復号器１６と、前記＋１側
スライスレベルと−１側スライスレベルとの間の距離を
可変に制御するための制御回路１９と、複数のヘッド１
０の各々の距離を保持するメモリ２０とを有し、前記制
御回路１９は、選択されたヘッド１０に対応する前記距
離を前記最尤復号器１６に設定するとともに、前記最尤
復号されたｍビットの出力をｎビット（ｍ＞ｎ）に変換
するデコーダ１７と、前記デコードされたｎビットの出
力からエラー検出及び訂正を行うＥＣＣ回路１８とを更
に有し、前記制御回路１９は、前記＋１側スライスレベ
ルと−１側スライスレベルを変化させた時の前記ＥＣＣ
回路１８の判定出力により、前記距離を測定して、前記
メモリ２０に格納することを特徴とする。

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【作用】本発明の請求項１及び２は、制御回路１９によ
り、最尤復号器１６のスライスレベルの距離を可変に制
御するため、等化誤差量に応じた最適な３値判定ができ
る。

【００２８】 又、本発明の請求項１及び２は、制御回
路１９により、最尤復号器１６のスライスレベルの距離
を自動調整するため、最適なスライスレベル幅を設定で
きる。

【００２９】 本発明の請求項２は、複数のヘッドの各
々に応じて、スライスレベルの距離を可変とするため、
ヘッドのばらつきに応じて、最適なスライスレベルの距
離を設定できる。

【００３０】

【００３１】

【００３２】

【００３３】

【実施例】

（ａ）ＰＲＭＬ再生回路の説明 図２は本発明の一実施例ＰＲＭＬ再生回路のブロック図
である。この再生回路は、パーシャルレスポンス・クラ
ス４と最尤復号器を適用した磁気記録再生回路である。

【００３４】図３に示すように、ＭＲ（磁気抵抗）ヘッ
ド１０は、磁気ディスクのデータを読み取るためのもの
である。ヘッドＩＣ回路１１は、ＭＲヘッド１０を駆動
するためのものである。ゲイン制御アンプ１２は、ＭＲ
ヘッド１０の読み取り信号に所定のゲインを付与して、
出力する。等化フィルター（エレクリリックフィルタ
ー）１３は、１＋Ｄの特性を有し、ゲイン制御アンプ１
２の出力を固定等化する。アナログ・デジタル変換回路
１４は、信号化速度１／Ｔの２進データ列を、ｎＴ＋τ
時にサンプリングして、デジタルサンプル値Ｙn を出力
する。

【００３５】コサイン・イコライザー１５は、ディスク
の半径方向のパーシャルレスポンス特性を補正するため
に設けられる。このコサイン・イコライザー４は、トレ
ーニングパターンにより、タップ係数が最適に調整され
る。そして、このようなコサイン・イコライザー４は、
例えば、日本国特許公開平成２年第１５０１１４号公報
（対応米国特許第５０６００８８号明細書）に示される
ような周知のトランスバーサル・フィルタで構成されて
いる。

【００３６】最尤復号器１６は、コサイン・イコライザ
ー１５の出力サンプルＹｎを処理して、記録データ列を
再構築するものである。最尤復号器１６は、データ間に
相関を持たせて記録したデータ系列を再生する時に、最
も確からしい系列を検出するものである。この最尤復号
器１６の動作については、“Optimal Reception forBin
ary Partial Response Channels", The Bell System Te
chnical Journal,Vol.51,No.2,February,1992(ATT) に
記載されている。この最尤復号器１６の構成は、図３以
下により説明する。

【００３７】最尤復号器１６で復号されたデータ系列
は、８／９デコーダ１７により、９ビットのデータが、
８ビットのデータに変換される。このデコーダ１７も、
例えば、米国特許第４７０７６８１号明細書、米国特許
第４７８６８９０号明細書等により周知である。ＥＣＣ
回路１８は、デコーダ１７で復号されたデータ系列のエ
ラー検出を行い且つエラー訂正を行うものである。

【００３８】制御回路１９は、マイクロプロセッサで構
成されている。制御回路１９は、後述するサンプル検出
回路２１の出力サンプル値Ｙｎを観測して、等化誤差が
最小となるように、ヘッドＩＣ１１のヘッド駆動電流を
自動調整する。制御回路１９は、同様にして、エレクト
リックフィルター１３の周波数特性、アナログデジタル
変換回路１４のオフセット電圧及びコサインイコライザ
ー１５の等化係数を自動調整する。更に、制御回路１９
は、ＥＣＣ回路１８のエラー検出結果に応じて、最尤復
号器１６のスライスレベルの距離を自動調整する。

【００３９】メモリ２０は、調整したアナログデジタル
変換回路１４のオフセット電圧値を格納する。又、メモ
リ２０は、ヘッド毎のヘッドＩＣ１１のヘッド駆動電流
値、エレクトリックフィルター１３の周波数特性値、コ
サインイコライザー１５の等化係数及び最尤復号器１６
のスライスレベルの距離を格納する。

【００４０】サンプル検出回路２１は、図１０にて後述
するように、コサインイコライザー１５のサンプル値Ｙ
ｎのレベル判定を行い、且つ分類したサンプル値を出力
する。サンプル検出回路２１は、制御回路１９が、等化
誤差を最小にするための自動調整のために使用される。

【００４１】（ｂ）最尤復号器の説明 図３は図２の最尤復号器のブロック図、図４及び図５は
最尤復号器の回路図、図６は最尤復号器の動作説明図、
図７は最尤復号処理フロー図である。

【００４２】図３に示すように、入力データ列は、イン
ターリーブ回路１６−３により奇数列と偶数列とに分け
られる。奇数列のデータは、奇数列用最尤復号器１６−
１に入力される。又、偶数列のデータは、偶数列用最尤
復号器１６−２に入力される。

【００４３】各最尤復号器１６−１、１６−２は、レベ
ルスライサ３０−１、３０−２と、スライスレベル更新
回路３１−１、３１−２と、データバッファ３２−１、
３２−２と、ポインタ３３−１、３３−２と、誤り検出
回路３４−１、３４−２とを有する。

【００４４】レベルスライサ３０−１、３０−２は、＋
１側スライスレベルΔｎ＋１と−１側スライスレベルΔ
ｎ−１とによりレベルスライスして、３値判定値Ｘｎを
得る。スライスレベル更新回路３１−１、３１−２は、
制御回路１９のスライスレベル間の距離に応じた＋１側
スライスレベルΔｎ＋１と−１側スライスレベルΔｎ−
１とをレベルスライサ３０−１、３０−２に出力する。

【００４５】データバッファ３２−１、３２−２は、直
列のレジスタで構成され、複数の連続する判定値を格納
する。ポインタ３３−１、３３−２は、検査する判定値
を示すものである。誤り検出回路３４−１、３４−２
は、判定値の誤りを検出して、データバッファ３２−
１、３２−２の判定値を修正する。

【００４６】図４にスライスレベル更新回路の詳細を示
す。図４に示すように、タイミングレジスタ３１０、３
１１により、サンプル値Ｙｎのタイミングを調整する。
スライス振幅設定レジスタ３１２は、制御回路１９から
のスライスレベルの振幅Ａが距離としてセットされる。

【００４７】この制御回路１９に接続されたメモリ２０
は、各ヘッド０〜ｎ毎の所定のシリンダ位置０〜ｍにお
ける前記振幅Ａを格納してある。この格納されたシリン
ダ位置０〜ｍは、例えば、１０００シリンダを１グルー
プとして、その内の１つのシリンダ位置の振幅を、その
グループの振幅として代表する。

【００４８】従って、制御回路１９は、選択するヘッド
番号と、シリンダ位置を受けると、メモリ２０からその
ヘッド番号のそのシリンダ位置のグループの振幅を読み
出し、レジスタ３１２にセットする。

【００４９】加算器３１３は、レジスタ３１２にセット
された振幅Ａからサンプル値Ｙｎを差し引く。加算器３
１４は、サンプル値Ｙｎからレジスタ３１２にセットさ
れた振幅Ａを差し引く。スライス初期値設定レジスタ３
１５は、制御回路１９からスライスレベルの初期値がセ
ットされる。極性ビット反転回路３１６は、レジスタ３
１５の極性ビットを反転して、−１側のスライスレベル
の初期値を作成する。

【００５０】セレクター３１７は、判定値１ＰＪＯＤに
応じて、一対のマルチプレクサ３１８、３１９のセレク
ト信号を発生する。セレクター３１７は、リードスター
ト時は、３番入力選択を出力し、「１」検出時は、１番
入力選択を出力し、「−１」検出時は、２番入力選択を
出力する。

【００５１】＋側マルチプレクサ３１８は、３つの入力
端子を有し、セレクト信号により選択された端子の入力
を、＋１側スライスレベルとして出力する。１番入力端
子には、サンプル値Ｙｎが入力され、２番入力端子に
は、加算器３１３の出力が入力され、３番入力端子に
は、レジスタ３１５の初期レベルが入力される。従っ
て、＋側マルチプレクサ３１８は、図６に示すように、
＋１判定レベルΔｎ＋１として、スタート時には、初期
レベルを出力し、「１」検出時には、サンプル値Ｙｎを
出力し、「−１」検出時には、（設定振幅−サンプル
値）を出力する。

【００５２】−側マルチプレクサ３１９は、３つの入力
端子を有し、セレクト信号により選択された端子の入力
を、−１側スライスレベルとして出力する。１番入力端
子には、加算器３１４の出力が入力され、２番入力端子
には、サンプル値Ｙｎが入力され、３番入力端子には、
反転回路３１６の反転初期レベルが入力される。従っ
て、−側マルチプレクサ３１９は、図６に示すように、
−１判定レベルΔｎ−１として、スタート時には、初期
レベルを出力し、「１」検出時には、（設定振幅−サン
プル値）を出力し、「−１」検出時には、サンプル値Ｙ
ｎを出力する。

【００５３】図５に示すように、レベルスライサ３０
は、サンプル値Ｙｎと＋判定スライスレベルとを比較す
る比較器３００と、サンプル値Ｙｎと−判定スライスレ
ベルとを比較する比較器３０１と、両比較器３００、３
０１の出力のＥＸＯＲをとるＥＯＲ回路３０２とを有す
る。

【００５４】比較器３００は、サンプル値Ｙｎが＋判定
スライスレベル以上の時に、「１」を出力する。比較器
３０１は、サンプル値Ｙｎが−判定スライスレベル以下
の時に、「１」を出力する。従って、ＥＯＲ回路３０２
は、サンプル値Ｙｎが＋判定スライスレベル以上の時
と、サンプル値Ｙｎが−判定スライスレベル以下の時
に、「１」を出力する。一方、ＥＯＲ回路３０２は、サ
ンプル値Ｙｎが＋判定スライスレベルと−判定スライス
レルの間にある時は、「０」を出力する。

【００５５】データバッファ３２は、受信レジスタ３２
０と、５段のバッファレジスタ３２１〜３２５と、４つ
のアンドゲート３２６〜３２９とを有する。受信レジス
タ３２０は、ＥＯＲ回路３０２の出力を保持する。５段
のバッファレジスタ３２１〜３２５は、「０」の連続を
５で制限したため、５段としたものである。

【００５６】アンドゲート３２６〜３２９は、データク
リア信号ＤＴＣＬＲとポインタ信号ＣＮＴＦＦ２ＯＤ〜
ＣＮＴＦＦ５ＯＤとの論理積をとるものである。そし
て、レジスタ３２１のクリア端子には、データクリア信
号ＤＴＣＬＲが入力されている。他のレジスタ３２２〜
３２５のクリア端子には、各々アンドゲート３２６〜３
２９の出力が入力される。

【００５７】ポインタ３３は、５ビットのシフトレジス
タで構成されている。ポインタ３３は、クロックＣｌｏ
ｃｋに応じて、順次ポインタ信号ＣＮＴＦＦ２ＯＤ〜Ｃ
ＮＴＦＦ５ＯＤを出力し、カウンタリセット信号ＣＮＴ
ＲＳＴによりリセットされる。

【００５８】誤り検出回路３４は、アンドゲート３４０
と、レジスタ３４１と、一対のＥＯＲ回路３４２、３４
３と、ＯＲ回路３４４とを有する。アンドゲート３４０
は、ＥＯＲ回路３０２の出力が「１」の時に、クロック
を出力して、誤り検出動作を行わせるものである。レジ
スタ３４１は、比較器３００の出力を保持するものであ
る。

【００５９】ＥＯＲ回路３４２は、レジスタ３４１の出
力と比較器３００の出力とのＥＸＯＲをとるものであ
る。ＥＯＲ回路３４２は、レジスタ３４１の反転Ｑ出力
と比較器３０１の出力とのＥＸＯＲをとるものである。
ＯＲ回路３４４は、両ＥＯＲ回路３４１、３４２の論理
和をとり、データクリア信号ＤＴＣＬＲを出力する。

【００６０】従って、ＥＯＲ回路３０２の出力であるＸ
（ｎ−ｊ）が「０」でない時に、ＥＯＲ回路３４２、３
４３により判定値Ｘ（ｎ−ｊ）と判定値Ｘ（ｎ）とを一
致しているかを判定する。判定値Ｘ（ｎ−ｊ）と判定値
Ｘ（ｎ）とを一致していると、ＯＲ回路３４４よりデー
タクリア信号ＤＴＣＬＲを出力する。これにより、ポイ
ンタ信号で示すバッファレジスタ３２１〜３２５の保持
内容を「０」にクリアして、誤りを修正する。

【００６１】従って、図４の回路により、図６に示すよ
うに、スライスレベルは変動し、振幅ａは、各ヘッド及
び各シリンダ位置により可変に制御される。

【００６２】又、図７はサンプル値Ｙｎが入力された時
の最尤復号系列ｙｎを得る最尤復号フローである。図７
に示すように、図の点線内の処理により、判定レベルの
変更が行われる。そして、ＥＯＲ回路３０２の出力であ
るＸ（ｎ−ｊ）が「０」でない時に、ＥＯＲ回路３４
２、３４３により判定値Ｘ（ｎ−ｊ）と判定値Ｘ（ｎ）
とを一致しているかを判定する。判定値Ｘ（ｎ−ｊ）と
判定値Ｘ（ｎ）とを一致していると、ＯＲ回路３４４よ
りデータクリア信号ＤＴＣＬＲを出力する。これによ
り、ポインタ信号で示すバッファレジスタ３２１〜３２
５の保持内容を「０」にクリアして、誤りを修正する。

【００６３】尚、図７では、図５で説明したように、復
号器の回路規模を制限するため、記録する２進信号列で
０が連続する数を制限する変復調コードを使用してい
る。図５及び図７では、０の連続した場合を「５」で制
限している。図７のｊ≦５でその条件を反映している。
又、図７では、Ｙｎは、〔０、＋２、−２〕の３値をと
るが、実際は、図５で説明したように、〔０、１〕に置
き換えた２値データを出力する。図７のｄｎがこれに対
応する。

【００６４】（ｃ）スライスレベルの自動調整処理の説
明 図８及び図９はスライスレベル調整処理フロー図であ
る。 （Ｓ１）制御回路（以下プロセッサという）１９は、図
示しないアクチュエータを駆動して、ヘッドを目標シリ
ンダへシークさせる。

【００６５】（Ｓ２）プロセッサ１９は、最尤復号器１
６の振幅設定レジスタ３１２にスライスレベルの距離
（振幅）Ａを最大値に設定する。次に、プロセッサ１９
は、前述のヘッドでそのシリンダに記録データを書き込
む。更に、プロセッサ１９は、ヘッド０を選択する。

【００６６】（Ｓ３）プロセッサ１９は、選択したヘッ
ドから記録データを読み込む。この読み込みデータは、
図２で示したルートを通って、ＥＣＣ回路１８でエラー
検査される。プロセッサ１９は、ＥＣＣ回路１８の判定
出力から、規定ビット数でデータ誤りが発生したかを調
べる。

【００６７】（Ｓ４）プロセッサ１９は、規定ビット数
でデータ誤りが発生していると判定すると、スライスレ
ベルの距離ＡをΔＶ下げる。そして、これをレジスタ３
１２に書き込み、ステップＳ３に戻る。

【００６８】（Ｓ５）プロセッサ１９は、規定ビット数
で誤りが発生していないと判定すると、このスライスレ
ベルの距離Ａを、上限値として格納する。次に、プロセ
ッサ１９は、最尤復号器１６の振幅設定レジスタ３１２
にスライスレベルの距離（振幅）Ａを最小値に設定す
る。

【００６９】（Ｓ６）プロセッサ１９は、選択したヘッ
ドから記録データを読み込む。この読み込みデータは、
図２で示したルートを通って、ＥＣＣ回路１８でエラー
検査される。プロセッサ１９は、ＥＣＣ回路１８の判定
出力から、規定ビット数でデータ誤りが発生したかを調
べる。

【００７０】（Ｓ７）プロセッサ１９は、規定ビット数
でデータ誤りが発生していると判定すると、スライスレ
ベルの距離ＡをΔＶ上げる。そして、これをレジスタ３
１２に書き込み、ステップＳ６に戻る。

【００７１】（Ｓ８）プロセッサ１９は、規定ビット数
で誤りが発生していないと判定すると、このスライスレ
ベルの距離Ａを、下限値として格納する。次に、プロセ
ッサ１９は、（上限値＋下限値）／２を算出する。そし
て、プロセッサ１９は、これを現在シリンダ及び現在ヘ
ッドのスライスレベルの距離Ａとして、メモリ２０（図
４参照）に格納する。

【００７２】（Ｓ９）次に、プロセッサ１９は、指定ヘ
ッドが最大（ＭＡＸ）ヘッドかを調べる。指定ヘッドが
最大ヘッドでないと、指定ヘッドアドレスを＋１して、
ステップＳ３に戻る。一方、指定ヘッドが最大ヘッドで
あると、プロセッサ１９は、全ての設定用シリンダの調
整は終わったかを調べる。例えば、調整用シリンダは、
１００シリンダ毎に設定する。プロセッサ１９は、全て
の設定用シリンダの調整が終了していないと判定する
と、次のシリンダへシークして、ステップＳ２に戻る。
逆に、プロセッサ１９は、全ての設定用シリンダの調整
が終了したと判定すると、調整を終了する。

【００７３】このようにして、図４に示すように、全て
のヘッドの設定されたシリンダ位置における最適なスラ
イスレベルの距離（振幅）が、メモリ２０に格納され
る。この動作は、工場出荷時に行われる。そして、通常
のアクセス時には、プロセッサ１９が、選択ヘッドアド
レスとシリンダアドレスを受け、選択ヘッドアドレスに
対応し、且つそのシリンダアドレスに対し設定されたシ
リンダの距離を、メモリ２０より読み出す。これを、最
尤復号器１６の振幅設定レジスタ３１２にセットする。

【００７４】このため、ヘッドや波形等化回路の特性に
応じた最大のマージンを持つ距離を設定できる。これに
より、最適なスライスレベルで最尤復号を実行できる。
又、ヘッドに応じて特性が相違するため、ヘッド毎に最
適なスライスレベルに調整する。又、シリンダ位置によ
る記録密度の変化も再生信号に影響するため、シリンダ
位置に応じて、最適なスライスレベルで最尤復号を実行
する。

【００７５】（ｄ）調整回路の説明 図１０は本発明の一実施例調整回路のブロック図、図１
１はそのメモリの説明図である。

【００７６】磁気記録再生回路では、種々の要因により
信号のＳ／Ｎが劣化し、再生信号を誤る確率が高い。こ
の要因としては、サンプリング用のＡ／Ｄ変換回路１４
のオフセット電圧、ＭＲヘッド１０のバイアス磁界のズ
レによる再生信号の上下非対称性、エレクトリックフィ
ルター１３の調整ズレによる等化誤差、コサインイコラ
イザー１５の調整ズレによる等化誤差、再生ヘッドの特
性バラツキ及びシリンダ位置による記録密度の変化があ
る。

【００７７】図１０において、図２で説明したものと同
一のものは、同一の記号で示している。ライトレジスタ
４０は、プロセッサ１９によりＭＲヘッド１０のバイア
ス電流値が書き込まれる。Ｄ／Ａコンバータ４１は、ラ
イトレジスタ４０に書き込まれたバイアス電流値をアナ
ログ量に変換して、ヘッドＩＣ１１のバイアス電流駆動
回路に供給する。

【００７８】ライトレジスタ４２は、プロセッサ１９に
よりエレクトリックフィルター１３の周波数特性値（カ
ットオフ周波数等）が書き込まれる。Ｄ／Ａコンバータ
４３は、ライトレジスタ４２に書き込まれたエレクトリ
ックフィルターの周波数特性値をアナログ量に変換し
て、エレクトリックフィルター１３の周波数特性を制御
する。

【００７９】ライトレジスタ４４は、プロセッサ１９に
よりアナログデジタル変換回路１４のオフセット値が書
き込まれる。Ｄ／Ａコンバータ４５は、ライトレジスタ
４４に書き込まれたアナログデジタルコンバータ１４の
オフセット値をアナログ量に変換して、アナログデジタ
ルコンバータ１４１の前段に設けられた加算アンプ１４
０に出力する。尚、加算アンプ１４０は、エレクトリッ
クフィルター１３の出力からＤ／Ａコンバータ４５のオ
フセット量を差し引き、アナログデジタルコンバータ１
４１に入力する。

【００８０】ライトレジスタ４６は、プロセッサ１９に
よりコサインイコライザー１５の係数が書き込まれ、コ
サインイコライザー１５の係数設定用レジスタに出力す
る。

【００８１】図２に示すサンプル検出回路２１は、サン
プル値Ｙｎを３値のレベルに判定するレベル判定器２１
０と、３つのライトレジスタ２１１〜２１３と、３つの
リードレジスタ２１４〜２１６を有する。

【００８２】レベル判定器２１０は、サンプル値Ｙｎの
レベルを＋１判定レベル及び−１判定レベルと比較し
て、＋１、０、−１の判定値Ｘｎに分類する。ライトレ
ジスタ２１１は、判定値Ｘｎが＋１の時、サンプル値Ｙ
ｎがライトされる。ライトレジスタ２１２は、判定値Ｘ
ｎが０の時、サンプル値Ｙｎがライトされる。ライトレ
ジスタ２１３は、判定値Ｘｎが−１の時、サンプル値Ｙ
ｎがライトされる。

【００８３】リードレジスタ２１４は、プロセッサ１９
の指示により、ライトレジスタ２１１の内容を保持し、
プロセッサ１９に通知する。リードレジスタ２１５は、
プロセッサ１９の指示により、ライトレジスタ２１２の
内容を保持し、プロセッサ１９に通知する。リードレジ
スタ２１６は、プロセッサ１９の指示により、ライトレ
ジスタ２１３の内容を保持し、プロセッサ１９に通知す
る。

【００８４】メモリ２０は、図１１に示すように、各ヘ
ッド０〜ｎの調整用シリンダ位置０〜ｍにおける調整さ
れた駆動電流値（バイアス電流値）、フィルタ定数値
（周波数特性値）及びフィルタ係数を格納する。

【００８５】通常のアクセス時には、プロセッサ１９
が、選択ヘッドアドレスとシリンダアドレスを受け、選
択ヘッドアドレスに対応し、且つそのシリンダアドレス
に対し設定されたシリンダの駆動電流、フィルタ定数値
及びフィルタ係数を、メモリ２０より読み出す。これ
を、各々ライトレジスタ４０、４２、４６にセットす
る。これにより、ＭＲヘッド１０の特性による上下非対
称を補償した再生信号が得られる。又、エレクトリック
フィルター１３の調整ズレを補償できる。更に、コサイ
ンイコライザー１５の調整ズレを補償できる。

【００８６】（ｅ）調整処理の説明 図１２及び図１３はアナログデジタルコンバータのオフ
セット電圧調整フロー図である。

【００８７】アナログデジタルコンバータのオフセット
電圧の調整は、リード動作を行わずに、アナログデジタ
ルコンバータ自体のオフセット電圧を調べるものであ
る。

【００８８】（Ｓ１）プロセッサ１９は、パラメータ
Ａ、Ｂ、Ｃ、Ｄ、Ｎを「０」に初期化する。次に、プロ
セッサ１９は、ライトレジスタ４４の補正用Ｄ／Ａコン
バータ４５の初期操作値をデフォルト値に設定する。更
に、プロセッサ１９は、リード動作を停止して、アナロ
グデジタルコンバータ１４の加算アンプ１４０への入力
を停止する。

【００８９】（Ｓ２）この状態で、プロセッサ１９は、
リードレジスタ２１５から、Ｘｎ＝０の時のサンプル値
Ｙｎを所定数読み込む。そして、プロセッサ１９は、所
定数取り込んだサンプル値Ｙｎの平均値Ａを算出する。

【００９０】（Ｓ３）プロセッサ１９は、誤差Ｃを（Ｂ
−Ａ）の絶対値より算出する。ここで、Ｂは、Ｘｎ＝０
の時の理想サンプル値である。この例では、「０」に設
定してある。

【００９１】（Ｓ４）次に、プロセッサ１９は、パラメ
ータＮが「０」かを調べる。 （Ｓ５）プロセッサ１９は、Ｎが「０」なら、初回の処
理のため、前回の測定値ＤをＣで更新する。次に、プロ
セッサ１９は、メモリ２０にＮと補正用コンバータの操
作量とを対応させて、格納する。更に、プロセッサ１９
は、補正用Ｄ／Ａコンバータの操作量にΔ加える。これ
をライトレジスタ４４に、補正用Ｄ／Ａコンバータ４５
の操作量として書き込む。更に、プロセッサ１９は、Ｎ
をＮ＋１に更新する。そして、ステップＳ２に戻る。

【００９２】（Ｓ６）プロセッサ１９は、Ｎが「０」で
ない時は、前回の測定値Ｄと今回の測定値Ｃとを比較す
る。Ｄ＞Ｃなら、前回の測定値が最小値でないため、ス
テップＳ５に戻る。逆に、Ｄ＞Ｃでないなら、前回の測
定値が最小値である。このため、前回Ｎ−１時の補正用
Ｄ／Ａコンバータの操作量を調整結果として、メモリ２
０に保持する。

【００９３】このようにして、アナログデジタルコンバ
ータ１４１のオフセット電圧が最小となる操作量を測定
して、これをメモリ２０に保持する。そして、動作時
に、この最適操作量を読み出し、デフォルト値に加算し
たものをレジスタ４４にセットする。これにより、アナ
ログデジタルコンバータ１４１のオフセット電圧を最小
にできる。

【００９４】図１４及び図１５はＭＲヘッドの特性調整
フロー図である。 （Ｓ１）プロセッサ１９は、図示しないアクチュエータ
を駆動して、ヘッドを目標シリンダへシークさせる。

【００９５】（Ｓ２）プロセッサ１９は、パラメータ
Ａ、Ｂ、Ｃ、Ｄ、Ｎを「０」に初期化する。次に、プロ
セッサ１９は、ヘッドでそのシリンダに記録データを書
き込む。更に、プロセッサ１９は、ヘッド０を選択す
る。

【００９６】（Ｓ３）プロセッサ１９は、補正用Ｄ／Ａ
コンバータ４１の設定値をデフォルト値に設定する。即
ち、ライトレジスタ４０にデフォルト値を書き込む。次
に、プロセッサ１９は、選択したヘッドから記録データ
を読み込む。

【００９７】（Ｓ４）この状態で、プロセッサ１９は、
リードレジスタ２１５から、Ｘｎ＝０の時のサンプル値
Ｙｎを所定数読み込む。そして、プロセッサ１９は、所
定数取り込んだサンプル値Ｙｎの平均値Ａを算出する。
更に、プロセッサ１９は、誤差Ｃを（Ｂ−Ａ）の絶対値
より算出する。ここで、Ｂは、Ｘｎ＝０の時の理想サン
プル値である。この例では、「０」に設定してある。

【００９８】（Ｓ５）次に、プロセッサ１９は、パラメ
ータＮが「０」かを調べる。 （Ｓ６）プロセッサ１９は、Ｎが「０」なら、初回の処
理のため、前回の測定値ＤをＣで更新する。次に、プロ
セッサ１９は、メモリ２０にＮと補正用コンバータの操
作量とを対応させて、格納する。更に、プロセッサ１９
は、補正用Ｄ／Ａコンバータの操作量にΔ加える。これ
をライトレジスタ４０に、補正用Ｄ／Ａコンバータ４１
の操作量として書き込む。更に、プロセッサ１９は、Ｎ
をＮ＋１に更新する。そして、ステップＳ４に戻る。

【００９９】（Ｓ７）プロセッサ１９は、Ｎが「０」で
ない時は、前回の測定値Ｄと今回の測定値Ｃとを比較す
る。Ｄ＞Ｃなら、前回の測定値が最小値でないため、ス
テップＳ６に戻る。逆に、Ｄ＞Ｃでないなら、前回の測
定値が最小値である。このため、前回Ｎ−１時の補正用
Ｄ／Ａコンバータの操作量を当該ヘッドの当該シリンダ
位置の調整結果として、図１１に示すメモリ２０に格納
する。

【０１００】（Ｓ８）次に、プロセッサ１９は、指定ヘ
ッドが最大（ＭＡＸ）ヘッドかを調べる。指定ヘッドが
最大ヘッドでないと、指定ヘッドアドレスを＋１して、
ステップＳ３に戻る。

【０１０１】（Ｓ９）一方、指定ヘッドが最大ヘッドで
あると、プロセッサ１９は、全ての設定用シリンダの調
整は終わったかを調べる。例えば、調整用シリンダは、
１００シリンダ毎に設定する。プロセッサ１９は、全て
の設定用シリンダの調整が終了していないと判定する
と、次のシリンダへシークして、ステップＳ２に戻る。
逆に、プロセッサ１９は、全ての設定用シリンダの調整
が終了したと判定すると、調整を終了する。

【０１０２】このようにして、図１１に示すように、全
てのヘッドの設定されたシリンダ位置における最適なバ
イアス電流値が、メモリ２０に格納される。この動作
は、工場出荷時に行われる。そして、通常のアクセス時
には、プロセッサ１９が、選択ヘッドアドレスとシリン
ダアドレスを受け、選択ヘッドアドレスに対応し、且つ
そのシリンダアドレスに対し設定されたバイアス電流値
を、メモリ２０より読み出す。これを、ライトレジスタ
４０にセットする。

【０１０３】このようにして、判定値Ｘｎ＝０における
サンプル値Ｙｎのレベルを最小にするように、ＭＲヘッ
ド１０のバイアス電流を設定するため、ＭＲヘッド１０
の特性による読み出し波形の上下非対称性を最小にでき
る。又、シリンダ位置による記録密度の変化も再生信号
に影響するため、シリンダ位置に応じて、最適なバイア
ス電流値にセットしている。

【０１０４】図１６及び図１７はエレクトリックフィル
ターの特性調整フロー図である。 （Ｓ１）プロセッサ１９は、図示しないアクチュエータ
を駆動して、ヘッドを目標シリンダへシークさせる。

【０１０５】（Ｓ２）プロセッサ１９は、パラメータ
Ａ、Ｂを「０」に初期化する。次に、プロセッサ１９
は、ヘッドでそのシリンダに記録データを書き込む。更
に、プロセッサ１９は、ヘッド０を選択する。

【０１０６】（Ｓ３）プロセッサ１９は、補正用Ｄ／Ａ
コンバータ４３の設定値をデフォルト値に設定する。即
ち、ライトレジスタ４２にデフォルト値を書き込む。次
に、プロセッサ１９は、選択したヘッドから記録データ
を読み込む。

【０１０７】（Ｓ４）この状態で、プロセッサ１９は、
リードレジスタ２１４〜２１６のいずれかから、Ｘｎ＝
Ｘの時のサンプル値Ｙｎを所定数読み込む。このＸは、
＋１、０、−１のいずれかである。そして、プロセッサ
１９は、所定数取り込んだサンプル値Ｙｎの（最大値−
最小値）を算出する。これをＡとする。この（最大値−
最小値）の算出の代わりに、標準偏差を算出して、Ａと
しても良い。

【０１０８】（Ｓ５）次に、プロセッサ１９は、パラメ
ータＮが「０」かを調べる。 （Ｓ６）プロセッサ１９は、Ｎが「０」なら、初回の処
理のため、前回の測定値ＢをＡで更新する。次に、プロ
セッサ１９は、メモリ２０に、Ｎと補正用コンバータの
操作量とを対応させて、格納する。更に、プロセッサ１
９は、補正用Ｄ／Ａコンバータの操作量にΔ加える。こ
れをライトレジスタ４２に、補正用Ｄ／Ａコンバータ４
１の操作量として書き込む。更に、プロセッサ１９は、
ＮをＮ＋１に更新する。そして、ステップＳ４に戻る。

【０１０９】（Ｓ７）プロセッサ１９は、Ｎが「０」で
ない時は、前回の測定値Ｂと今回の測定値Ａとを比較す
る。Ｂ＞Ａなら、前回の測定値が最小値でないため、ス
テップＳ６に戻る。逆に、Ｂ＞Ａでないなら、前回の測
定値が最小値である。このため、前回Ｎ−１時の補正用
Ｄ／Ａコンバータの操作量を当該ヘッドの当該シリンダ
位置の調整結果として、図１１に示すメモリ２０に格納
する。

【０１１０】（Ｓ８）次に、プロセッサ１９は、指定ヘ
ッドが最大（ＭＡＸ）ヘッドかを調べる。指定ヘッドが
最大ヘッドでないと、指定ヘッドアドレスを＋１して、
図１６のステップＳ３に戻る。

【０１１１】（Ｓ９）一方、指定ヘッドが最大ヘッドで
あると、プロセッサ１９は、全ての設定用シリンダの調
整は終わったかを調べる。例えば、調整用シリンダは、
１００シリンダ毎に設定する。プロセッサ１９は、全て
の設定用シリンダの調整が終了していないと判定する
と、次のシリンダへシークして、ステップＳ２に戻る。
逆に、プロセッサ１９は、全ての設定用シリンダの調整
が終了したと判定すると、調整を終了する。

【０１１２】このようにして、図１１に示すように、全
てのヘッドの設定されたシリンダ位置における最適な周
波数特性値が、メモリ２０に格納される。この動作は、
工場出荷時に行われる。そして、通常のアクセス時に
は、プロセッサ１９が、選択ヘッドアドレスとシリンダ
アドレスを受け、選択ヘッドアドレスに対応し、且つそ
のシリンダアドレスに対し設定された周波数特性値を、
メモリ２０より読み出す。これを、ライトレジスタ４２
にセットする。

【０１１３】このようにして、判定値Ｘｎ＝Ｘにおける
サンプル値Ｙｎの最大値と最小値の差又は標準偏差を最
小にするように、エレクトリックフィルター１３の周波
数特性値を設定するため、エレクトリックフィルターの
調整誤差を最小にできる。又、ヘッド毎に特性が異なる
ため、ヘッド毎に設定している。更に、シリンダ位置に
よる記録密度の変化も再生信号に影響するため、シリン
ダ位置に応じて、最適な周波数特性値にセットしてい
る。

【０１１４】図１８及び図１９はコサインイコライザー
の特性調整フロー図である。 （Ｓ１）プロセッサ１９は、図示しないアクチュエータ
を駆動して、ヘッドを目標シリンダへシークさせる。

【０１１５】（Ｓ２）プロセッサ１９は、パラメータ
Ａ、Ｂを「０」に初期化する。次に、プロセッサ１９
は、ヘッドでそのシリンダに記録データを書き込む。更
に、プロセッサ１９は、ヘッド０を選択する。

【０１１６】（Ｓ３）プロセッサ１９は、コサインイコ
ライザーの係数設定用レジスタの設定値をデフォルト値
に設定する。即ち、ライトレジスタ４６にデフォルト値
を書き込む。次に、プロセッサ１９は、選択したヘッド
から記録データを読み込む。

【０１１７】（Ｓ４）この状態で、プロセッサ１９は、
リードレジスタ２１４、２１５、２１６のいずれかか
ら、Ｘｎ＝Ｘの時のサンプル値Ｙｎを所定数読み込む。
このＸは、＋１、０、−１のいずれかである。そして、
プロセッサ１９は、所定数取り込んだサンプル値Ｙｎの
（最大値−最小値）を算出する。これをＡとする。この
（最大値−最小値）の算出の代わりに、標準偏差を算出
して、Ａとしても良い。

【０１１８】（Ｓ５）次に、プロセッサ１９は、パラメ
ータＮが「０」かを調べる。 （Ｓ６）プロセッサ１９は、Ｎが「０」なら、初回の処
理のため、前回の測定値ＢをＡで更新する。次に、プロ
セッサ１９は、メモリ２０に、Ｎと補正用コンバータの
操作量とを対応させて、格納する。更に、プロセッサ１
９は、補正用Ｄ／Ａコンバータの操作量にΔ加える。こ
れをライトレジスタ４６に、係数設定用レジスタの操作
量として書き込む。更に、プロセッサ１９は、ＮをＮ＋
１に更新する。そして、ステップＳ４に戻る。

【０１１９】（Ｓ７）プロセッサ１９は、Ｎが「０」で
ない時は、前回の測定値Ｂと今回の測定値Ａとを比較す
る。Ｂ＞Ａなら、前回の測定値が最小値でないため、ス
テップＳ６に戻る。逆に、Ｂ＞Ａでないなら、前回の測
定値が最小値である。このため、前回Ｎ−１時の補正用
Ｄ／Ａコンバータの操作量を当該ヘッドの当該シリンダ
位置の調整結果として、図１１に示すメモリ２０に格納
する。

【０１２０】（Ｓ８）次に、プロセッサ１９は、指定ヘ
ッドが最大（ＭＡＸ）ヘッドかを調べる。指定ヘッドが
最大ヘッドでないと、指定ヘッドアドレスを＋１して、
図１６のステップＳ３に戻る。

【０１２１】（Ｓ９）一方、指定ヘッドが最大ヘッドで
あると、プロセッサ１９は、全ての設定用シリンダの調
整は終わったかを調べる。例えば、調整用シリンダは、
１００シリンダ毎に設定する。プロセッサ１９は、全て
の設定用シリンダの調整が終了していないと判定する
と、次のシリンダへシークして、ステップＳ２に戻る。
逆に、プロセッサ１９は、全ての設定用シリンダの調整
が終了したと判定すると、調整を終了する。

【０１２２】このようにして、図１１に示すように、全
てのヘッドの設定されたシリンダ位置における最適なフ
ィルター係数が、メモリ２０に格納される。この動作
は、工場出荷時に行われる。そして、通常のアクセス時
には、プロセッサ１９が、選択ヘッドアドレスとシリン
ダアドレスを受け、選択ヘッドアドレスに対応し、且つ
そのシリンダアドレスに対し設定されたフィルター係数
を、メモリ２０より読み出す。これを、ライトレジスタ
４６にセットする。

【０１２３】このようにして、判定値Ｘｎ＝Ｘにおける
サンプル値Ｙｎの最大値と最小値の差又は標準偏差を最
小にするように、コサインイコライザー１５の周波数特
性値を設定するため、コサインイコライザー１５の調整
誤差を最小にできる。又、ヘッド毎に特性が異なるた
め、ヘッド毎に設定している。更に、シリンダ位置によ
る記録密度の変化も再生信号に影響するため、シリンダ
位置に応じて、最適なフィルター係数にセットしてい
る。

【０１２４】（ｆ）他の実施例の説明 上述の実施例の他に、本発明は、次のような変形が可能
である。 ｎ／ｍデコーダを、８／９デコーダで説明したが、他
のビット数のものを用いることもできる。

【０１２５】磁気ディスク装置で説明したが、光磁気
ディスク装置等にも適用できる。以上、本発明を実施例
により説明したが、本発明の主旨の範囲内で種々の変形
が可能であり、これらを本発明の範囲から排除するもの
ではない。

【０１２６】

【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。 制御回路１９により、最尤復号器１６のスライスレベ
ルの距離を可変に制御するため、等化誤差量に応じた最
適な３値判定ができる。 このため、等化回路、ヘッドの特性に応じた最適な最
尤復号動作が可能となる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例ＰＲＭＬ再生回路のブロック
図ある。

【図３】本発明の一実施例最尤復号器のブロック図であ
る。

【図４】図３の最尤復号器の回路図（その１）である。

【図５】図３の最尤復号器の回路図（その２）である。

【図６】最尤復号動作の動作説明図である。

【図７】最尤復号フロー図である。

【図８】本発明の一実施例スライスレベル調整処理フロ
ー図（その１）である。

【図９】本発明の一実施例スライスレベル調整処理フロ
ー図（その２）である。

【図１０】調整回路のブロック図である。

【図１１】図１０のメモリの説明図である。

【図１２】本発明の一実施例オフセット電圧調整フロー
図（その１）である。

【図１３】本発明の一実施例オフセット電圧調整フロー
図（その２）である。

【図１４】本発明の一実施例ＭＲヘッドの特性調整フロ
ー図（その１）である。

【図１５】本発明の一実施例ＭＲヘッドの特性調整フロ
ー図（その２）である。

【図１６】本発明の一実施例エレクリックフィルターの
特性調整フロー図（その１）である。

【図１７】本発明の一実施例エレクリックフィルターの
特性調整フロー図（その２）である。

【図１８】本発明の一実施例コサインイコライザーの特
性調整フロー図（その１）である。

【図１９】本発明の一実施例コサインイコライザーの特
性調整フロー図（その２）である。

【符号の説明】

１０ ＭＲヘッド １１ ヘッドＩＣ １２ ゲイン制御アンプ １３ 等化フィルター １４ Ａ／Ｄ変換回路 １５ コサインイコライザー １６ 最尤復号器 １７ ８／９デコーダ １８ ＥＣＣ回路 １９ 制御回路 ２０ メモリ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｍ 13/23 Ｈ０４Ｌ 25/497 Ｈ０４Ｌ 25/497 Ｈ０３Ｍ 13/12 (56)参考文献 特開 平５−335966（ＪＰ，Ａ) 特開 平５−307839（ＪＰ，Ａ) 特開 昭55−62517（ＪＰ，Ａ) 特開 昭58−122607（ＪＰ，Ａ) 特開 昭55−25851（ＪＰ，Ａ) 特開 平４−153902（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 G11B 5/09

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】記憶ディスクからヘッド（１０）が読みだ
   した信号を波形等化した後、最尤復号して、再生するＰ
   ＲＭＬ再生回路において、 前記読み出し信号を波形等化する波形等化回路（１２〜
   １５）と、 前記等化出力を、＋１側スライスレベルと−１側スライ
   スレベルでスライスして、３値判定値を得た後、前記判
   定値を最尤復号するとともに、前記判定値に従い、前記
   ＋１側スライスレベルと−１側スライスレベルとの間の
   距離を所定値に維持しつつ、前記＋１側スライスレベル
   と−１側スライスレベルを変更する最尤復号器（１６）
   と、 前記＋１側スライスレベルと−１側スライスレベルとの
   間の距離を可変に制御するための制御回路（１９）と、 複数のヘッド（１０）の各々の距離を保持するメモリ
   （２０）とを有し、 前記制御回路（１９）は、選択されたヘッド（１０）に
   対応する前記距離を前記最尤復号器（１６）に設定する
   とともに、 前記最尤復号されたｍビットの出力をｎビット（ｍ＞
   ｎ）に変換するデコーダ（１７）と、 前記デコードされたｎビットの出力からエラー検出及び
   訂正を行うＥＣＣ回路（１８）とを更に有し、 前記制御回路（１９）は、前記＋１側スライスレベルと
   −１側スライスレベルを変化させた時の前記ＥＣＣ回路
   （１８）の判定出力により、前記距離を測定して、前記
   メモリ（２０）に格納する ことを特徴とするＰＲＭＬ再
   生回路。
2. 【請求項２】請求項１のＰＲＭＬ再生回路において、前記メモリ（２０）は、 複数のヘッド（１０）の各々の
   複数の所定のシリンダ位置における各距離を保持し、 前記制御回路（１９）は、選択されたヘッド（１０）と
   選択されたシリンダ位置に対応する前記距離を前記最尤
   復号器（１６）に設定することを特徴とするＰＲＭＬ再
   生回路。