KR0156485B1 - 부호간 간섭에 의한 신호파형왜곡의 보정기능을 갖는 데이타 변별장치 - Google Patents

Abstract

높은 기록밀도로 디지탈 데이타를 기록하는 디지탈 데이타 기록/재생장치로서, 데이타패턴에 의한 인접비트간의 부호간 간섭량의 변화에 의해 발생하는 신호파형의 진폭저항의 정도를 그 비트 자체로 보정하기 위해, 가판정을 위해 일정한 샘플링 간격으로 입력신호의 진폭을 검출하고, 이 검출된 진폭에 따라서 상기 입력신호의 각 샘플부분을 고진폭부분을 나타내는 심볼1과 저진폭을 나타내는 심볼0중 어느것인가 하나로 판정함과 동시에, 심볼1인 적절한 샘플 부분에 대해서 적어도 적절한 샘플부분의 직전의 샘플 부분의 소정의 갯수의 각각이 1인지 0인지를 판정하는 판정회로, 샘플 부분의 소정갯수의 심볼의 다른 조합에 대응하여 미리 정해진 입력신호의 진폭의 보정값중 하나를 판정회로의 출력에 응답하여 출력하는 보정값 출력회로, 입력신호를 소정시간만큼 지연시키는 지연회로, 지연회로에 의해 지연된 입력신호에 보정값 출력회로에서 출력된 보정값중의 하나를 나타내는 신호를 가산하는 연산회로, 논리1 및 0을 포함하는 비트열을 출력하도록 연산회로의 출력에 응답하여 입력신호를 변별하는 변별회로를 마련한다.

이러한 장치를 이용하는 것에 의해, 데이타 변별회로에서의 변별오차를 저감할 수 있고, 외부회로와의 인터페이스를 변경하는 일 없이 데이타의 변별성능을 향상시킬 수 있다.

Description

부호간 간섭에 의한 신호파형왜곡의 보정기능을 갖는 데이타 변별장치.

제1도는 본 발명에 의한 디지탈데이타 재생회로의 1실시예의 블럭도.

제2도는 판정회로의 1예를 도시한 도면.

제3도는 입력데이타의 가판정방법을 설명하기 위한 타이밍도.

제4도는 제2도에 도시된 회로의 블럭도를 구체적으로 도시한 도면.

제5도는 제1도에 도시된 보정값 출력회로의 1예를 도시한 도면.

제6도는 제1도에 도시된 연산회로의 1예를 도시한 도면.

제7도는 진폭데이타의 보정을 설명하기 위한 타이밍도.

제8도는 판정회로와 보정값 출력회로의 다른 구조를 갖는 본 발명의 다른 실시예를 도시한 도면.

제9도는 제8도에 도시된 디코더의 어드레스번호의 결정방법을 설명하기 위한 표.

제10도는 판정기능과 보정기능을 갖는 비터비 변별회로를 내장한 LSI를 도시한 블럭도.

제11도는 판정기능과 보정기능을 갖는 데이타 변별회로를 내장한 다른 LSI를 도시한 블럭도.

제12도는 제10도 또는 제11도에 도시된 데이타변별 LSI를 채용한 자기 디스크장치의 블럭도.

제13도는 입력신호의 진폭 보정값의 결정방법을 설명하기 위한 타이밍도.

제14도는 종래의 적응형 등화기의 블럭도.

본 발명은 일반적으로 고기록밀도로 디지탈데이타를 기록하는 디지탈데이타 기록/재생장치에 관한 것으로서, 특히 입력데이타패턴의 변화량(신호레벨의 변화의 빈도 또는 심볼1과 후속하는 심볼1사이의 간격)에 따라서 인접비트 사이에서 발생하는 간섭에 의한 영향을 받고 있는 재생신호를 보정하는 데이타 변별장치에 관한 것이다.

디지탈데이타 기록/재생장치 예를 들면 원판형상의 기록매체를 사용하는 자기기록장치(소위 자기디스크장치)에서는 인접비트 사이에서 소위 부호간 간섭이 발생하기 때문에 재생신호파형의 비선형 왜곡이나 진폭의 저하가 발생한다. 이 부호간 간섭은 특히 매체의 기록밀도가 높아질수록 커지게 된다.

종래, 이와 같은 부호간 간섭에 의한 신호파형의 비선형 왜곡(예를 들면, 신호파형이 좌우 대칭으로 되지 않는 것) 및 진폭의 저하를 보상하기 위한 기술로서 적응형 등화기나 판정귀환형 등화기에 사용되는 파형등화기술이 있다. 적응형 등화기의 예로서는 일본국 특허공개공보 평성4-207708호에 개시된 기술이 있고, 이것은 트랜스버셜필터의 출력신호의 부호가 그의 직전 또는 직후의 부호와는 다른 경우에 출력신호중에서 판정 오차(에러)를 추출해서(derived) 등화기의 탭계수의 갱신을 실행하는 구성으로 되어 있다. 또, 판정귀환형 등화기의 예로서는 일본국 특허공개공보 평성3-284014호에 개시된 기술이 있으며, 이것은 판정기의 입출력 사이의 오차신호와 전방 및 후방 등화기의 각 탭상의 신호에 따라서 LMS (Least Mean Square) 알고리듬을 이용해서 각 탭계수를 구하여 수정하는 구성으로 되어 있다.

제14도에 이와 같은 적응형 등화기의 구성을 도시한다. 등화기의 입력, 출력 및 탭계수는 각각 x, y, h로 하고, 또 입력데이타x와 출력데이타y는 동일한 시점의 데이타로 한다. 적응알고리듬의 블럭에서는 오차데이타e(k)=d(k)-y(k)에 따라서 탭계수 h₀-h_n-1의 갱신을 실행하고, 여기에서 d(k)는 기대값을 나타내는 것으로 한다. 또한, 이 블럭에서는 클럭에서의 클럭지연은 발생하지 않는 것으로 한다. 따라서, 이 갱신된 탭계수 h₀-h_n-1을 사용해서 얻어진 등화기의 출력은 1클럭후의 데이타y(k+1)로 되고, 이것은 입력데이타x(k+1)에 대응한다.

이들 종래의 기술에는 다음과 같은 과제가 있다.

약 50kfci(flux change per inch :1인치당의 자화반전간격)의 종래의 기록밀도에서는 데이타의 인접비트 사이에 소밀(loose or fine)이 있더라도 부호간 간섭량에는 거의 차이가 없다. 그러나, 금후 기록밀도가 더욱 고밀도로 되면, 데이타가 밀(密)인 부분은 간섭이 매우 커지고, 소(疎)인 부분은 간섭이 작은 상태로 유지된다. 따라서, 입력데이타의 패턴에 의존해서 간섭량이 변화하고 신호파형의 비선형 왜곡이나 진폭저하의 정도가 크게 달라지게 된다.

이에 대해서, 상술한 바와 같은 종래의 파형등화기에서는 기대값과 등화기출력의 오차를 최소로 하도록 탭계수, 즉 등화특성을 제어하고 있다. 따라서, 판정에 사용한 데이타 즉 기대값이나 등화기 출력에서는 귀환(피드백)이 실행되지 않고 기준시점부터 일정시간 경과한 다른 데이타, 즉 x(k+1)부터 귀환이 실행되게 된다. 여기에서, 귀환이 실행된다는 것은 탭계수가 갱신되고 그 계수를 사용해서 등화기의 출력을 얻는 것을 말한다. 이러한 종래 등화기의 구성에서는 입력데이타패턴에 의존해서 변화하는 신호파형의 비선형 왜곡이나 진폭저하를 비트마다 보정하는 것은 불가능하다.

본원 명세서에 있어서 인접비트는 비트의 일정수의 범위내에서 서로 근접해 있는 2개 이상의 심볼1이다.

본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 기록데이타의 인접비트 사이에 발생하는 부호간 간섭량의 변화에 의존해서 그 비트자체에 대해서 부호간 간섭량의 보정을 실행할 수 있는 데이타 변별장치를 제공하는 것이다.

본 발명의 하나의 특징에 따르면, 2진(bi-level)데이타를 나타내는 입력신호에 따라서 논리1 및 0으로 이루어지는 비트열을 출력하는 데이타 변별장치에 있어서, 일정한 샘플링간격으로 상기 입력신호의 진폭을 검출하고, 이 검출된 진폭에 따라서 상기 입력신호의 각 샘플부분을 고진폭부분을 나타내는 심볼1과 저진폭부분을 나타내는 심볼0중의 어느 1개로 가판정함과 동시에, 심볼1인 적용(pertinent) 샘플부분에 대해서 적어도 적용샘플부분보다 시간적으로 전방에 있는 미리 정해진 수의 적용샘플부분의 각각이 심볼1 또는 0중의 어느것인지를 판정하는 판정회로, 이 판정회로의 출력에 따라 미리 정해진 수의 샘플부분의 심볼의 다른 조합에 대응해서 미리 정해진 입력신호의 진폭의 보정값중의 1개를 출력하는 보정값 출력회로, 입력신호를 미리 정해진 시간만큼 지연시키는 지연회로, 지연회로에 의해 지연된 입력신호에 보정값 출력회로에서 출력된 보정값중의 1개를 나타내는 신호를 가산하는 연산회로, 이 연산회로의 출력에 따라서 입력신호를 변별하여 논리1 및 0으로 이루어지는 비트열을 출력하는 변별회로를 포함하는 구성으로 되어 있다.

상기 보정값 출력회로는 입력신호, 즉 미리 정해진 수의 샘플부분의 심볼의 다른 조합의 패턴에 따라서 보정값을 결정하고, 이 입력신호의 각 패턴에 대응해서 보정값을 출력한다. 또, 지연회로는 보정값 출력회로에서 보정값이 출력될 때까지 걸린 시간과 동일시간만큼 입력신호를 지연시킨다. 또, 지연회로의 출력을 보정값에 따라 보정하는 것에 의해 보정값을 구하기 위해 사용한 비트 자체에 보정을 가할 수 있으며, 이것에 의해 본 발명의 목적을 달성할 수 있는 것이다. 또한, 변별회로는 보정된(보정후의) 입력신호의 각 샘플부분을 2진의 디지탈데이타의 논리1 또는 0의 어느 1개로 변별한다.

이하, 본 발명의 제1 실시예를 제1도를 사용해서 설명한다.

제1도는 디지탈데이타 재생회로의 1실시예를 도시한 블럭도로서, 도면중(1)은 기록매체, (2)는 자기헤드, (3)은 프리앰프, (4)는 저역통과필터(LPF), (5)는 아날로그/디지탈 변환기(A/D), (6)은 (1+D)연산회로(여기서, D는 회로지연 오퍼레이터)이며 이 (1+D)연산회로(6)은 다음에 설명하는 비터비 변별회로(13)의 전(前)처리를 실행하는 회로, (7)은 등화회로, (8)은 가변주파수 발진기(VFO), (9)는 판정회로이다. 또, (10)은 지연회로, (11)은 보정값 출력회로, (12)는 연산회로, (13)은 비터비 변별회로이다. 비터비 변별회로(13)은 원래 컨벌루션(convolution)부호를 복호하기 위해 생성된 비터비 디코더로서 알려져 있으며, 종래의 재생회로(14)와 함께 디지탈데이타 재생장치에 사용된다. 비터비 디코더와 디지탈데이타 재생장치의 조합에 대해서는 닛케이전기, 1991년 9월 30일(No. 537), pp. 90∼92에 기재되어 있다.

본 실시예는 디지탈디스크장치의 재생회로에 본 발명을 적용한 예로서, 다음과 같은 견해에 의거해서 구성되어 있다. 이 자기디스크장치에 있어서 자기헤드(2)에서 출력된 아날로그데이타는 자기헤드(2)의 후단에 마련된 아날로그/디지탈 변환기(5)에 있어서 일정한 샘플링클럭 간격으로 샘플링되어 변별되기 전의 디지탈데이타로 된다. 아날로그데이타에 포함되는 진폭의 저하나 비선형 왜곡은 이 디지탈데이타에 있어서는 이산화(離散化)된 된 샘플링점에 있어서의 샘플값중에 포함되어 있다. 즉, 이 디지탈데이타의 진폭이나 샘플값을 보정하는 수단을 마련하는 것에 의해 비선형 왜곡을 제거하는 것이 가능하게 된다.

그 때문에, 먼저 판정회로(9)를 마련해서 종래기술에 관한 파형정형회로인 등화회로(7)의 출력데이타를 심볼0 또는 1중의 어느 1개로 가판정하고 심볼0의 연속수(런렝스)를 구한다.

다음에, 보정값 출력회로(11)내에 런렝스(run length)로서 취할 수 있는 모든 값에 대응한 보정값을 저장하는 메모리(51)(제5도)를 마련한다. 보정값 출력회로(11)은 판정회로(9)에서 출력되는 런렝스값에 따라서 대응하는 보정값을 메모리(51)에서 리드한다.

또, 판정회로(9)와 보정값 출력회로(11)에서의 연속처리에 필요한 시간과 동등시간만큼 등화회로(7)에서 출력된 데이타를 지연시키는 지연회로(10)을 마련하였다. 즉, 지연회로(10)은 등화회로(7)에서 비트를 출력하고나서 보정값 출력회로(11)에서 그 비트에 대한 보정값을 출력할 때까지 걸린 시간과 동등한 시간만큼 지연시키고, 이것에 의해 등화기의 출력과 보정값의 출력 사이에서의 적절한 타이밍을 취하는 것이다. 또, 지연회로(10)의 출력과 보정값 출력회로(11)의 출력(즉 선택된 보정값)을 가산하는 연산회로(12)를 마련하였다.

이들 회로에 의해서 보정값을 구하기 위해 대상(타겟)비트로서 사용한 샘플비트의 값을 보정할 수 있게 된다.

이하, 이 실시예를 제1도를 사용해서 더욱 상세하게 설명한다. 이 실시예에 있어서 자기디스크에는 데이타가 NRZI(Non Return To Zoro Inverted)방식으로 기록되어 있다. 자기헤드(2)에서 재생한 신호는 프리앰프(3)에 의해 증폭되고, LPF(4)에서 고주파대역의 잡음이 제거되도록 처리된다. 그 후, 이와 같이 처리된 신호는 아날로그/디지탈 변환기(5)로 인가(입력)되어 VFP(8)에 의해 작성된 VFO클럭에서 샘플링된다. 샘플링데이타는 1+D연산회로(6)에 있어서 현재의 샘플링데이타와 1클럭전의 샘플링데이타를 가산하는 처리가 실행된다. 이 (1+D)연산회로의 출력은 등화회로(7)에서 파형등화되고, 그 후 등화회로(7)의 출력은 VFO(8), 판정회로(9), 지연회로(10)에 각각 인가된다. 판정회로(9)에서는 등화후 데이타의 샘플을 심볼1 또는 0의 2진 데이타(또는 1, 0, -1의 3진데이타)로 가판정하고, 연속하는 심볼0의 수(즉 0의 런렝스)를 카운트한다. 이와 같이, 보정값 출력회로(11)에는 등화후의 데이타에 존재가능한 심볼0의 런렝스로서 취할 수 있는 모든 값에 대응한 보정값이 포함되어 있으며, 판정회로(9)에서 출력되는 런렝스의 값에 대응한 선택보정값이 출력된다. 판정회로(9)와 보정값 출력회로(11)의 연속처리에 필요로 되는 시간분만큼 지연회로(10)에 의해 지연된 등화후 데이타는 보정값 출력회로(11)의 선택보정값과 가산된다. 비터비 변별회로(13)에서는 이 보정된 데이타를 변별처리에 사용한다. 상기한 각각의 회로에서는 VFO(8)의 VFO클럭에 의해 동기를 취하고 있다.

이 제1도의 실시예에 의하면, 심볼0의 런렝스값에 대응한 보정값을 이 보정값을 구하기 위해 비트데이타 자체에 부가할 수 있으며, 이 보정된(보정후의) 데이타는 데이타변별에 사용된다. 이러한 구성에 의해, 고밀도 기록시의 각종 데이타패턴에 따른 부호간 간섭량의 차이를 없앨 수가 있다. 또, 보정값을 부가하는 것에 의해서 샘플데이타의 진폭이 커져 신호대 잡음비(S/N)을 향상시킬 수 있다. 그 결과, 비터비 변별회로(13)에서의 변별에러의 발생율을 저감할 수 있다.

여기에서, 제1도에 도시된 각 블럭에 대해서는 제2도 이후를 사용해서 더욱 상세하게 설명한다. 또한, VFO클럭의 신호선은 제1도를 제외하고는 생략하였다.

제2도는 판정회로(9)의 1구체예를 도시한 블럭도이다. 도면중 판정회로(9)는 진폭검출회로(20)과 카운터회로(21)을 포함하고 있다. 제1도의 등화회로(7)의 등화후 데이타는 먼저 진폭검출회로(20)에서 1, 0(또는 1, 0, -1)로 가판정된다. 이 진폭검출회로(20)에서 실행되는 판정의 1구체예를 제3도를 사용해서 설명한다.

제3도에서는 스레쉬홀드전압을 a, -a로 하고, 제3도에 검은원(●)으로 나타낸 진폭값x(T) x(5T)를 갖는 신호데이타는 시간T 시간5T동안에 각각 입력되는 것으로 한다(단, T는 샘플링간격, x(nT)는 진폭데이타의 값, n은 정수이다). 여기에서, 진폭데이타x(nT)와 2개의 스레쉬홀드전압레벨 a, -a를 비교한다. x(nT)a 또는 x(nT)-a이면, 상기 진폭데이타를 갖는 샘플은 이 샘플이 입력신호의 고진폭부분인 것을 나타내는 심볼1이라고 가판정된다. 또, -a x(nT) a이면 샘플은 입력신호의 저진폭부분인 것을 나타내는 심볼0이라고 가판정된다. 이 판정결과는 제3도에 도시한 예에 있어서는 10001로 된다. 또는 x(nT)a이면 심볼은 1, -a x(nT) a이면 심볼은 0, x(nT)-a이면 심볼은 -1로 판정되며, 그 가판정결과는 1000-1로 된다.

제2도로 되돌아가서 설명하면, 카운터회로(21)에서는 이와 같은 가판정결과를 받아서 연속되는 심볼0의 수 또는 심볼0의 런렝스를 카운트한다. 카운터회로(21)은 0의 카운트중에 런렝스로서 취할 수 있는 범위외의 값(수치)을 출력하고, 런렝스의 값이 확정되고나서 다음 클럭이 입력될 때까지의 동안 구해진 런렝스(제3도의 경우에는 3)를 출력한다. 런렝스로서 취할 수 있는 값이 예를 들면 0 4인 경우에는 상기 범위외의 값으로서 예를 들면 5를 사용한다. 그 후, 카운터회로(21)은 심볼1 또는 -1의 입력이 수신되는 것에 의해 리세트된다.

제4도는 제2도의 판정회로(9)의 블럭도를 더욱 상세하게 도시한 회로도이다. 도면중 (40)은 데이타 입력단자, (41)은 스레쉬홀드 입력단자이다. 진폭검출회로(20)은 보수회로(42), 비교기(43A), (43B) 및 NOR회로(44)를 포함한다. 카운터회로(21)은 카운터(45), 유지회로(46) 및 스위치회로(46)을 포함한다. 진폭검출회로(20)에 있어서 보수회로(42)는 입력단자(41)에서 입력되는 스레쉬홀드a의 보수값-a를 출력한다. 비교기(43A)는 입력단자(40)의 진폭데이타의 값x와 스레쉬홀드a를 비교하고, xa이면 하이(H)레벨신호를, 그 이외의 경우에는 로우(L)레벨신호의 전압을 출력한다. 마찬가지로, 비교기(43B)는 입력단자(40)의 진폭데이타 값x와 스레쉬홀드-a를 비교하고, x-a이면 하이레벨신호를, 그 이외의 경우에는 로우레벨신호의 전압을 출력한다. NOR회로(44)에서는 비교기(43A), (43B)의 출력을 논리적으로 연산하거나 NOR(부정논리합)한다. 이상에 의해, 진폭검출회로(20)의 출력은 입력진폭데이타가 -a x a의 조건을 만족시킬 때는 하이로 되고, 입력진폭데이타가 xa 또는 x-a의 조건을 만족시킬때는 로우로 된다. 카운터회로(21)에 있어서 카운터회로(45)에서는 그의 DATA(데이타)입력이 하이(심볼0에 대응)이면 입력되는 CLOCK신호에 따라서 그의 카운트를 1씩 증가시킨다. DATA입력이 로우로 되면, 카운터(45)는 0으로 리세트된다. 유지회로(46)은 그의 CLOCK입력단자에 NOR회로(44)에서 로우레벨신호(심볼1에 대응)가 수신되면 상기 카운터(45)의 카운트를 유지하고 출력한다. 스위치회로(47)에서는 진폭검출회로(20)의 출력이 하이레벨이면 런렝스로서 취할 수 있는 범위외의 값인 값c를 선택하도록 하고, 로우레벨이면 유지회로(46)의 출력값을 선택하도록 한다. 이상과 같이, 판정회로(9)는 데이타의 가판정을 실행하여 심볼0의 런렝스값을 출력한다.

다음에, 제5도를 사용해서 제1도에 도시한 보정값 출력회로(11)에 대해서 상세하게 설명한다. 제5도는 등화후의 데이타가 취할 수 있는 심볼0의 런렝스값이 0~4인 경우의 보정값 출력회로(11)의 1구체예를 도시한 블럭도이다. 도면중 (50)은 디코더회로, (51)은 메모리이다. 메모리(51)에는 심볼0의 런렝스로서 취할 수 있는 각각의 값에 대해서 각각의 보정값b0, b1, b4가 어드레스0~4에 포함되어 있다. 또한, 메모리(51)에는 런렝스로서 취할 수 있는 범위외인 경우의 보정값0도 어드레스5에 포함되어 있다. 보정값b0~b4는 심볼1과 -1로 표시되는 진폭데이타를 보정하는 값으로서, 심볼,0으로 표시되는 진폭데이타에 대해서 보정은 실행하지 않는다. 일반적으로, 2개의 심볼 즉 심볼1과 -1 사이에서 극성이 반전하는 경우, 심볼0의 런렝스값이 큰 쪽이 부호간 간섭량이 적어지고 등화후 데이타의 진폭은 유지되어 비터비 변별회로(13)에서의 정확한 데이타변별을 실현할 수 있다. 따라서, 보정값b0, b1, b4에는 b0b1b2b3b4의 관계가 있다. 단, 등화후 데이타에는 (1+D)연산에 의해 동일심볼1 또는 -1이 2회 연속해서 나타나는 경우가 있으며, 두번째 심볼1에 대해 심볼0의 런렝스의 값도 0으로 된다. 그러나, 진폭데이타가 커져 비터비 변별회로(13)의 변별성능이 향상하기 때문에, 보정값을 부가하는 것에 문제는 발생하지 않는다.

여기에서, 심볼0의 런렝스값에 대응한 보정값b0, b1, b4의 결정방법에 대해서 설명한다. 상기한 바와 같이 런렝스값의 범위는 0~4인 것으로 한다. 각 보정값은 주어지는 심볼1의 직전에 있는 연속하는 심볼0의 수에 따라 결정된다. 따라서, 자기디스크장치의 제품을 출하하기 직전에 심볼0의 런렝스로서 취할 수 있는 값에 따라서 테스트데이타로 테스트를 실행하여 진폭데이타의 오차를 결정한다. 등화회로(7)의 출력파형의 심볼1 및 -1에 대응하는 진폭데이타의 전압이 각각 +1V 및 -1V로 설계되어 있는 경우, 실제로 측정된 심볼1 또는 -1에 대응하는 진폭데이타의 전압과 ±1V 사이의 차가 오차이다. 따라서, 이 오차에 비례한 값은 런렝스로서 취할 수 있는 값에 대해 보정값을 구하는 것에 의해 결정할 수가 있다. 보정값 결정방법에 대해서 제13도를 사용해서 설명한다. 테스트데이타는 심볼0의 런렝스로서 취할 수 있는 모든 값을 포함하도록 선택된다. 이 테스트에 있어서 등화회로(7)에서 출력된 파형의 부(-)의 진폭값이 피크를 측정하고, 측정된 전압과 -1V 사이의 오차e0~e4로 얻어진다. 이 측정에서 보정값b0~b4를 b0=K0×e0, b1=K1×e1, …, b4=K4×e4로서 결정된다(여기에서, K0~K4는 중량계수이다). 단, K0=K1=K2=K3=K4인지 K0≠K1≠K2≠K3≠K4인지는 통계적으로 결정된다.

또한, 이렇게 구한 보정값을 그대로 다른 장치에도 사용할 수 있다. 또는, 각 장치마다 보정값을 결정하거나 원반(디스크)의 각 실린더마다 또는 자기디스크장치의 각 헤드마다 보정값을 변경할 수 있다. 이것은 장치의 신뢰성을 어디까지 요구하는지 또는 메모리(제5도의 (51))의 용량 등에 따라서 선택한다.

제5도로 되돌아가서 설명하면, 디코더회로(50)에는 판정회로(9)의 출력인 런렝스값을 나타내는 데이타가 수신된다. 디코더회로(50)에서는 이 런렝스값에 따라서 메모리(51)의 어드레스중의 1개를 선택한다. 예를 들면, 판정회로(9)의 출력값이 3인 경우, 상기 디코더회로(50)은 메모리(51)내에 보정값b3이 저장되어 있는 어드레스3을 선택한다. 또, 판정회로(9)의 출력값이 런렝스의 범위외의 값인 경우, 디코더회로(50)은 보정값0이 저장되어 있는 어드레스5를 선택한다. 이렇게 설계된 어드레스에 의해, 메모리(51)은 b3 또는 0 등의 보정값을 출력한다.

상술한 바와 같이, 판정회로(9)와 보정값 출력회로(11)에 의해서 데이타패턴을 심볼0의 런렝스값으로 표시할 수 있고, 이 런렝스값에 따라서 심볼1 또는 -1을 나타내는 진폭데이타에 대한 보정값을 규정할 수가 있다. 이 보정값에 의해서 각종 데이타패턴에 의해 발생하는 부호간 간섭량의 변화(차이)를 흡수할 수 있게 된다.

다음에, 제6도를 사용해서 제1도에 도시된 연산회로(12)에 대해 상세하게 설명한다. 제6도는 연산회로(12)의 1구체예를 도시한 도면으로서, 연산회로(12)는 지연데이타 입력단자(60), 보정값 입력단자(61), 정부(正負)판정회로(62), 보수(補數)회로(63), 스위치회로(64) 및 가산기(65)를 포함한다. 입력단자(60)에는 지연회로(10)에 의해 지연된 등화회로(7)(제1도)의 출력이 수신(입력)된다. 정부판정회로(62)에서는 이 지연데이타(샘플데이타) 신호의 체크가 실행된다. 또, 입력단자(61)에는 보정값 발생회로(11)(제1도)의 보정값이 입력된다. 보수회로(63)은 이 보정값의 보수를 산출한다. 스위치회로(64)에는 보정값과 그의 보수값이 입력되고, 정부판정회로(62)의 출력결과에 따라 정 또는 부중의 1개를 선택한다. 더욱 구체적으로는, 지연데이타의 샘플이 정(+)이면 보정값 자체가 선택되고, 부(-)이면 보정값의 보수가 선택된다. 가산기(65)에서는 단자(60)에 입력된 지연데이타의 샘플과 스위치회로(64)의 출력이 가산되고, 그 가산값이 연산회로(12)의 출력으로서 출력된다.

제7도는 진폭데이타의 보정의 1구체예를 설명하기 위한 타이밍도이다. 도면중 (70)은 VFO회로(8)에서 출력되는 VFO클럭으로서, 장치의 동작과 동기하는 기준클럭이기도 하다. (71)은 등화회로(7)(제1도)의 출력으로서, 보정할 등화오차가 포함되어 있다. 값a 및 -a는 상기와 같은 스레쉬홀드값이다. (72)는 판정회로(9)(제1도)중의 진폭검출회로(20)(제2도)의 출력파형으로서, 파형의 샘플값(71)을 2진 신호 또는 심볼1 및 0으로 가판정한다. (73)은 판정회로(9)(제1도)중의 카운터회로(21)(제2도)의 출력으로서, 심볼0의 런렝스값이다. 출력값이 c인 기간에는 카운터회로(21)이 심볼0을 카운트하고 있다. (74)는 보정값 출력회로(11)(제1도)의 출력으로서, 런렝스값(73)에 대응해서 선택된 각종 보정값이다. (75)는 지연회로(10)(제1도)의 출력으로서, (71)에 나타나는 것과 파형이 동일하다. (76)은 보정값으로 보정된 연산회로(12)(제1도)의 출력으로서, 여기에서 흰 원(○)은 보정되지 않은 샘플이고 검은 원(●)은 보정된 샘플이다. 보정값은 보정값을 얻기 위해서 대상비트로서 사용한 비트데이타에 가산된다. 이상과 같이 해서 심볼0의 런렝스값에 대응해서 심볼1 및 -1로 표시되는 샘플데이타에 대한 보정이 실행된다.

여기에서, 등화회로(7)에 있어서의 등화오차가 큰 경우에는 판정회로(9)에서 구한 심볼0의 런렝스값이 틀릴 가능성이 있다. 그러나, 이것은 심볼1 또는 -1로 판정할 샘플데이타의 진폭값이 작아져 심볼0이라고 잘못 판정되어 버리는 경우이다. 그러나, 심볼1 또는 -1로 판정될 샘플데이타가 심볼0으로 잘못 판정되어 버리는 경우, 본 실시예에서는 심볼0으로 판정되는 데이타의 보정은 실행하지 않으므로 보정에 의해 어떠한 문제도 발생하지 않는다.

이상과 같이, 각종 데이타패턴에 따라서 발생되는 부호간 간섭량의 변화(차이)를 없애는 보정값을 이 보정값을 얻기 위해 사용한 비트자체로 귀환시켜주는 것에 의해서 데이타의 S/N비를 향상시킬 수 있다. 또, 이것에 의해 비터비 변별회로에서의 비트에러율을 저감할 수가 있다.

이상의 실시예에서는 비터비 변별회로에 의해서 데이타변별을 실행하였다. 그러나, 샘플데이타의 진폭레벨과 스레쉬홀드레벨을 비교해서 비트데이타를 변별하는 레벨슬라이스회로 등의 데이타 변별회로를 사용해도 좋다. 또, 이상의 실시예에서는 비터비 변별회로의 입력신호를 보정하고 있지만, 변별회로에 사용된 판정레벨을 보정해도 좋다. 상기 제1 실시예에 있어서는 심볼1 또는 -1의 대상비트를 보정하기 위한 보정값을 시간적으로 대상비트의 전방에 있는 데이타심볼(심볼0), 즉 과거의 비트데이타에서 구한다. 이하, 전방(preceding) 대상비트와 후방(succeeding) 대상비트, 즉 시간적으로 과거 및 미래의 비트데이타에 따라서 대상비트의 보정을 실행하는 본 발명의 제2 실시예에 대해서 제8도를 사용해서 설명한다.

제8도에 있어서 판정회로(9)는 제4도에 도시된 것과 동일한 진폭검출회로(20) 및 시프트레지스터(82)를 포함하고 있다. 보정값 출력회로(11)은 디코더회로(83)과 메모리(84)를 포함하고 있다. 이 실시예에 있어서 심볼0의 런렝스로서 취할 수 있는 값은 0, 1, 2이다. 데이타 입력단자(40)에는 등화회로(7)(제1도)의 출력x가 입력되고, 스레쉬홀드 입력단자(41)에는 스레쉬홀드레벨a와 -a가 입력된다. 진폭검출회로(20)(제2도)에서는 상술한 바와 마찬가지로, 입력샘플데이타가 심볼0을 나타내는 조건인 -a x a를 만족할 때는 하이레벨신호가 출력된다. 또, 입력샘플데이타가 심볼1 또는 -1을 나타내는 조건xa 또는 x-a를 만족시킬 때에는 로우레벨신호가 출력된다. 이들 레벨신호는 시프트레지스터(82)에 계속해서 저장된다. 시프트레지스터(82)는 과거의 2비트와 현재의 1비트와 미래의 2비트의 합계5비트를 저장하는데 사용된다. 이것은 이 실시예에서 0의 런렝스의 최대값이 2이기 때문이다. 런렝스의 최대값이 변화하면 시프트레지스터(82)의 비트수도 그것에 따라 변화한다. 디코더회로(83)은 시프트레지스터(82)의 결과를 받아 메모리(84)에 사용될 어드레스번호를 출력한다. 메모리(84)에는 어드레스0 4에 대응한 보정값b0 b4(b0b1b2b3 b4)와 어드레스5에 대응한 보정값0이 포함되어 있다. 메모리(84)는 디코더회로(83)에서 출력된 어드레스번호에 따라서 보정값중의 1개를 출력한다. 지연회로(10)(제1도)에서는 등화회로(7)의 출력과 시프트레지스터(82)의 중앙비트0에 저장된 비트데이타가 동일하게 되도록 등화회로의 출력x를 지연시킨다. 연산회로(12)(제1도)에서는 이 지연데이타와 보정값이 가산되고 보정이 실행된다.

디코더회로(83)에서의 어드레스번호의 결정방법에 대해서 제9도를 사용해서 설명한다. 제9도에 있어서 시프트레지스터(82)내에 저장된 모든 비트데이타값의 조합에는 대응하는 어드레스값을 기록하고 있다. 각 조합에 대한 어드레스번호는 다음과 같이 결정한다. 현재의 비트(0)이 로우인 경우, 구하는 어드레스번호는 레지스터(82)내의 데이타의 과거부분(비트(-1)과 (-2)과 미래부분(비트(+1)과 (+2))에서 각각 얻어지는 제1 및 제2 값의 합계로 규정된다. 과거비트(-1)과 (-2)가 모두 하이(H)일 때 제1 값은 2로 된다. 비트(-1)이 하이이고 비트(-2)가 로우일 때 제1 값은 1로 된다. 비트(-1)이 로우일 때 제1 값은 0이다. 마찬가지로, 미래비트(+1)과 (+2)가 모두 하이일 때 제2의 값은 2로 된다. 비트(+1)이 하이이고 비트(+2)가 로우일 때 제2 값은 1이다. 비트(+1)이 로우일 때 제2 값은 0이다. 제1 및 제2 값의 합계는 시프트레지스터(82)내의 비트데이타의 조합의 어드레스번호로 된다. 현재의 비트(0)이 하이일 때는 어드레스번호5가 선택되며, 현재 비트에 보정이 실행되지 않는 것을 의미한다.

여기에서, 0의 런렝스에 대응한 보정값이 이 제2 실시예에 있어서는 어떻게 결정되는지에 대해서 설명한다. 이 제2 실시예에서 대상 데이타는 대상심볼1의 전후의 0의 런렝스에 의해 보정값을 구하는 구성으로 되어 있으므로, 제13도에 도시한 것에 비해서 다소 복잡하게 된다. 그러나, 보정값의 결정방법의 기본적인 견해는 동일하다.

이상의 제2 실시예에 의하면, 심볼1 또는 -1의 대상비트의 시간적으로 전후에 있는 (즉, 시간적으로 과거 및 미래의 비트데이타) 0의 런렝스를 사용해서 보정을 실행할 수 있게 된다. 이것에 의해, 간섭에 대해 더욱더 정확한 보정을 실행할 수 있게 되어 후단의 데이타 변별회로에서의 변별에러를 더욱 저감할 수가 있다. 또, 디코더회로(83) 및 메모리(84)를 시프트레지스터(82)에 저장된 비트데이타의 모든 각종 패턴에 대해서 개개의 어드레스번호와 보정값을 할당하도록 구성할 수 있으며, 이 경우에는 더욱더 정확한 보정을 실행할 수 있게 되어 변별에러를 저감할 수 있게 된다.

이하, 제1 및 제2 실시예에서 설명한 비트데이타를 미리 가판정하는 판정기능과 그 판정결과를 사용해서 입력데이타를 보정하는 보정기능을 갖는 데이타 변별장치를 대규모집적회로(LSI)화한 경우의 구성예에 대해서 제10도 및 제11도를 참조해서 설명한다.

제10도는 비트데이타를 미리 가판정하는 판정기능과 그 판정결과를 사용해서 입력데이타를 보정하는 보정기능을 갖는 비터비 변별회로를 내장한 LSI구조를 도시한 블럭도이다. LSI(100)은 데이타 입력단자(101), 판정회로(102), 보정값 출력회로(103), 지연회로(104), 연산회로(105), 비터비 변별회로(106) 및 데이타 출력단자(107)을 포함한다. 비터비 변별회로(106)은 종래의 일반적인 비터비 변별회로의 형태이다. 회로(102) (105)에 대해서는 모두 제1 및 제2 실시예에서 설명하였으므로, 여기서는 구성 및 동작에 대해 설명을 생략한다.

제11도는 비트데이타를 미리 가판정하는 판정기능과 그 판정결과를 사용해서 입력데이타를 보정하는 보정기능을 갖는 레벨슬라이스회로 등의 데이타 변별회로(112)를 포함하는 LSI의 구조를 도시한 블럭도이다. LSI(110)은 데이타 입력단자(111), 판정회로(102), 보정값 출력회로(103), 지연회로(104), 연산회로(105), 레벨슬라이스회로 등의 데이타변별회로(112) 및 데이타 출력단자(113)을 포함한다. 이 LSI(110)의 동작은 제10도에 도시된 LSI(100)과 실질적으로 동일한 것이다.

제10도 및 제11도에 도시한 제3 실시예에 의하면, 판정회로와 보정값 출력회로를 각각 종래의 비터비 변별회로 또는 레벨슬라이스회로 등의 데이타 변별회로와 함께 포함하는 비터비 변별LSI나 데이타 변별LSI를 제공할 수가 있다. 이들 LSI는 외부에서의 회로의 변경을 필요로 하지 않는 데이타패턴 소밀(疎密)대응 데이타 변별LSI이다.

제12도는 제10도 또는 제11도에 도시된 데이타 변별LSI를 예를 들면 자기디스크장치에 채용한 경우의 장치의 구성을 도시한 도면이다. 자기디스크장치(120)은 기록매체(121), 자기헤드(122), 스핀들모터(123), 보이스코일모터(VCM)(124), 리드/라이트증폭기(R/W AMP)(1 25), 자동이득제어회로(AGC)(126), 저역통과필터(LPF)(127), 아날로그/디지탈 변환기(A/D) (128), (1+D)연산회로(129), 등화회로(130), 가변주파수발진기(VFO)(131), 데이타 변별회로(132), 에러정정회로(ECC)(133), 엔코더/디코더(ENDEC)(134), 하이디스크컨트롤러(HDC)(135) 및 서보프로세서(136)을 포함한다. 호스트컴퓨터에서 리드명령을 받은 HDC(135)는 서보프로세서(136)을 거쳐 VCM(124)를 동작시키고, 자기헤드가 목적(타겟)으로 하는 실린더상에 배치되도록 이동시킨다. 자기헤드(122)는 기록매체(121)상의 데이타를 리드한다. 리드된 데이타는 회로(125)에서 (131)을 거쳐 순차 처리되고, 데이타 변별회로(132)에서 데이타가 변별된다. 이 변별회로(132)의 출력은 ECC(133)에서 에러정정 처리되고, ENDEC(134)에서 복호되어 HDC(135)로 보내지며, HDC(135)는 이 데이타를 호스트컴퓨터로 되돌려보낸다.

이상 제12도에 따라서 설명한 바와 같이, 제10도 또는 제11도에 도시된 데이타 변별LSI를 자기디스크장치에 사용할 수 있으므로, 데이타 변별에러가 저감되어 장치의 성능을 향상시킬 수가 있다. 또, 본 발명에 의한 데이타 변별LSI는 등화회로, ECC 등의 외부회로에 대해서 입출력조건이 변경되지 않으므로, 새로이 전용의 등화회로, ECC 등의 회로를 개발할 필요가 없어 자기디스크장치의 개발공정수에 영향을 미치지 않는다.

또한, 이상의 실시예에 있어서 LSI는 데이타 변별장치만을 포함하는 것으로 했지만, (1+D)연산회로(129), 등화회로(130), VFO(131), ECC(133)을 포함할 수도 있다.

이상 기술한 바와 같이 본 발명에 의하면, 고기록밀도의 자기디스크장치등의 디지탈데이타 기록재생장치에 있어서, 등화회로의 데이타패턴에 따라 비트마다 다른 부호간간섭을 보정하기 위한 보정값을 얻을 수 있다. 또, 이 보정값을 구하기 위해 대상비트로서 사용한 비트데이타에 보정을 가할 수도 있다.

이상의 결과, 고밀도 기록시의 데이타패턴에 따른 간섭량의 오차를 없앨 수 있고, 보정에 의해 데이타의 진폭값을 증가시키는 것에 의해 데이타의 S/N비를 향상시킬 수 있고, 따라서 데이타 변별회로에서의 변별에러를 저감할 수가 있다.

또, 본 발명에서 설명한 보정수단과 함께 일반적인 비터비 변별회로 또는 데이타 변별회로를 내장한 LSI에 의해서 외부회로와의 인터페이스를 변경하지 않고도 데이타의 변별성능을 향상시킬 수 있다.

또, 본 발명에서 설명한 데이타 변별LSI를 디지탈데이타 기록재생장치에 채용하면 장치로서의 데이타의 신뢰성이 향상한다.

Claims (9)

1. 2진데이타를 나타내는 입력신호에 응답하여 논리1 및 0으로 이루어지는 비트열을 출력하는 데이타 변별장치로서, 일정한 샘플링간격으로 상기 입력신호의 진폭을 검출하고, 이 검출된 진폭에 따라서 상기 입력신호의 각 샘플부분을 고진폭부분을 나타내는 심볼1과 저진폭부분을 나타내는 심볼0의 어느 1개로 가판정함과 동시에, 심볼1인 적용 샘플부분에 대해서 미리 정해진 샘플부분의 각각이 1인지 0인지를 판정하는 판정회로, 상기 판정회로의 출력에 따라서 상기 입력신호의 진폭의 수개의 보정값중의 1개를 출력하는 보정값 출력회로, 상기 입력신호를 미리 정해진 시간만큼 지연시키는 지연회로, 상기 지연회로에 의해 지연된 입력신호에 상기 보정값 출력회로에서 출력된 보정값중의 1개를 나타내는 신호를 가산하는 연산회로, 상기 연산회로의 출력에 따라 상기 입력신호를 변별해서 논리1 및 0으로 이루어지는 상기 비트열을 출력하는 변별회로를 포함하고, 상기 보정값은 상기 미리 정해진 수의 샘플부분의 심볼의 다른 조합에 대응해서 미리 정해지고, 상기 판정회로는 상기 입력신호의 진폭을 검출해서 상기 심볼1 및 0의 열을 출력하는 진폭검출회로와 상기 심볼열에 포함되어 있는 각 심볼1에 대해서 시간적으로 전방에서 연속하는 심볼0의 수를 런렝스로서 카운트하는 카운터회로를 포함하고, 상기 보정값 출력회로는 상기 카운터회로에 의해 구해진 런렝스로서 취할수 있는 다른 값에 대응해서 보정값을 기억하는 메모리장치를 구비하는 데이타 변별장치.
2. 제1항에 있어서, 상기 판정회로는 상기 입력신호의 진폭을 검출해서 상기 심볼1 및 0의 열을 출력하는 진폭검출회로와 상기 심볼열에 포함되어 있는 각 심볼1에 대해서 시간적으로 전방 및 후방에 있는 미리 정해진 수의 심볼을 데이타패턴으로서 구하는 시프트레지스터를 구비하고, 상기 보정값 출력회로는 상기 시프트레지스터에서 구해진 존재가능한 다른 데이타패턴에 대응해서 상기 보정값을 기억하는 메모리장치를 구비하는 데이타 변별장치.
3. 제1항에 있어서, 상기 변별회로는 상기 연산회로의 출력에 대해서 비터비복호를 실행하는 비터비 변별회로인 데이타 변별장치.
4. 제1항에 있어서, 상기 변별회로는 상기 연산회로의 출력의 진폭레벨에 따라서 직접 데이타변별을 실행하는 레벨슬라이스회로를 포함하는 데이타 변별장치.
5. 제1항에 있어서, 상기 연산회로는 상기 입력신호의 샘플부분의 극성을 판정하는 극성판정회로와 상기 주어진 하나의 보정값의 부호를 실질적으로 변경하는 보수회로를 포함는 데이타 변별장치.
6. 제1항에 있어서, 상기 메모리장치에 기억되는 보정값은 상기 심볼0의 런렝스로서 취할 수 있는 모든 값에 대해서 시험적으로 구해진 상기 심볼1로 표시된 샘플부분의 진폭값과 그들의 대응하는 보정진폭값 사이의 오차인 데이타 변별장치.
7. 제3항에 있어서, 상기 메모리장치에 기억되는 보정값은 상기 심볼1 및 0의 조합을 포함하는 존재가능한 데이타패턴의 모든 값에 대해서 시험적으로 구해진 상기 심볼1로 표시된 샘플부분의 진폭값과 그들의 대응하는 보정진폭값 상이의 오차인 데이타 변별장치.
8. 제1항에 있어서, 상기 데이타 변별장치내에 포함되는 각 회로는 단일의 대규모 집적회로내에 내장되어 있는 데이타 변별장치.
9. 디지탈신호가 기록되어 있는 기록매체, 상기 기록매체상에 기록된 신호를 리드하는 자기헤드, 상기 자기헤드에 의해 리드된 신호를 증폭하는 프리앰프, 상기 프리앰프에 의해 증폭된 신호를 샘플링하고 디지탈화하는 아날로그/디지탈 변환기, 상기 아날로그/디지탈 변환기의 출력에 대해서 파형성형을 실행하는 등화회로 및 상기 등화회로의 출력에 따라서 논리1 및 0으로 이루어지는 비트열을 출력하는 데이타 변별장치를 포함하고, 상기 데이타 변별장치는 일정한 샘플링간격으로 상기 등화회로의 출력의 진폭을 검출하고, 이 검출된 진폭에 따라서 상기 등화회로의 출력의 각 샘플부분을 고진폭부분을 나타내는 심볼1과 저진폭부분을 나타내는 심볼0중의 어느 1개로 가판정함과 동시에, 심볼1로서 판정된 적용 샘플부분에 대해서 상기 적용 샘플부분보다 시간적으로 전방에 있는 미리 정해진 수의 샘플부분의 각각이 심볼1 또는 0중의 어느것으로 판정되었는지를 판정하는 판정회로, 심볼1로서 판정된 상기 적용 샘플부분보다 시간적으로 전방에 있는 상기 미리 정해진 수의 샘플부분의 심볼이 취할 수 있는 다른 조합에 대응해서 진폭의 보정값을 기억하는 메모리장치, 심볼1로서 판정된 상기 적용 샘플부분보다 시간적으로 전방에 있는 상기 미리 정해진 수의 샘플부분의 심볼의 조합에 대응해서 심볼1로서 판정된 상기 적용 샘플부분을 위한 상기 보정값중의 1개를 상기 메모리장치를 참조로 해서 출력하는 보정값 출력회로, 상기 등화회로의 출력을 미리 정해진 시간만큼 지연시키는 지연회로, 상기 지연회로의 출력인 심볼1로서 판정된 상기 적용 샘플부분의 진폭에 상기 보정값 출력회로에서 출력된 심볼1로서 판정된 상기 적용 샘플부분을 위한 보정값을 가산하는 연산회로 및 상기 연산회로의 출력에 따라서 상기 등화회로의 출력을 변별하고 논리1 및 0으로 이루어지는 비트열을 출력하는 변별회로를 포함하는 자기디스크장치.