DE10152102A1

DE10152102A1 - Vorrichtung zum Detektieren von Eingangssignalflanken zur Signalverarbeitungsausführung auf der Basis von Flankenzeitsteuerungen

Info

Publication number: DE10152102A1
Application number: DE10152102A
Authority: DE
Inventors: Masaaki Soda
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2000-10-31
Filing date: 2001-10-23
Publication date: 2002-06-27
Anticipated expiration: 2021-10-24
Also published as: DE10152102B4; US6636080B2; JP2002141786A; US20020050842A1; KR20020034890A; KR100423470B1; TW536897B; JP3657188B2

Abstract

Die vorliegende Erfindung betrifft eine Vorrichtung zum Detektieren von Flanken eines Eingangssignals, um eine Signalverarbeitung auf der Basis von Flankenzeitsteuerungen ausführen zu können, und sie ist zum Detektieren einer Flankenzeitsteuerung eines Eingangssignals und zum Arbeiten auf der Basis der Flankenzeitsteuerung vorgesehen, während ihr Energieverbrauch reduziert ist. Die Vorrichtung weist eine Flankendetektionsschaltung (1, 2¶1¶, 2¶2¶) auf, die Flanken eines Eingangssignals (a) detektiert, um ein Flankenzeitsteuerungswiedergabesignal (c¶0¶-c¶n-1¶, d¶0¶-d¶n-1¶) zu erzeugen, das Flankenzeitsteuerungen bzw. Timings der Flanken wiedergibt, eine Signalverarbeitungsschaltung (3), die auf ein Flankenzeitsteuerungswiedergabesignal (c¶0¶-c¶c-1¶, d¶0¶-d¶n-1¶) antwortet. Die Flankendetektionsschaltung (1, 2¶1¶, 2¶2¶) gibt ein Freigabesignal (e¶1¶, e¶2¶) aus, um die Signalverarbeitungsschaltung (3) für den Betrieb freizugeben, wenn die Flankendetektionsschaltung (1, 2¶1¶, 2¶2¶) eine der Flanken findet. Die Signalverarbeitungsschaltung (3) führt eine Signalverarbeitung des Flankenzeitsteuerungswiedergabesignals (c¶0¶-c¶n-1¶, d¶0¶-d¶n-1¶) in Antwort auf das Freigabesignal (e¶1¶, e¶2¶) aus.

Description

Hintergrund der Erfindung 1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Vorrichtung und ins besondere eine Vorrichtung zum Detektieren von Flanken eines Eingangssignals für das Ausführen einer Signalverarbeitung in Abhängigkeit der Flankenzeitsteuerungen.

2. Beschreibung des Standes der Technik

Flankendetektionsschaltungen werden weit verbreitet für ver schiedene Signalverarbeitungen verwendet. Eine Flankendetekti onsschaltung ist in der offengelegten, japanischen Patentanmel dung (JP-A-2001 136157) offenbart. Die gesamte Offenbarung der entsprechenden US-Patentanmeldung Ser. Nr. 09/699245, ein gereicht am 27. Oktober 2000, wird hier in ihrer Gesamtheit durch Bezugnahme aufgenommen. Die Flankendetektionsschaltung wird in einer Taktsignalerzeugungsvorrichtung verwendet. Die Taktsignalerzeugungsvorrichtung ist aus einer Detektionsschal tung und einer Taktsignalausgabeschaltung zusammengesetzt. Die Detektionsschaltung detektiert Flankenzeitsteuerungen eines Ein gangssignals, bei denen das Eingangssignal invertiert wird. Die Detektionsschaltung quantisiert die detektierten Flankenzeit steuerungen in eine vorgegebene Anzahl von Zuständen. Die Takt signalausgangsschaltung gibt ein Ausgangstaktsignal aus. Eine Phase des ausgegebenen Taktsignals wird auf der Basis bzw. Ab hängigkeit von den Flankenzeitsteuerungen eingerichtet.

Eine weitere Flankendetektionsschaltung zum sicheren Detektieren von Signalflanken wird in der offengelegten, japanischen Pa tentanmeldung (JP-A-Heisei 1-260915) offenbart. Wie in Fig. 1 gezeigt ist, enthält die herkömmliche Vorrichtung Flip-Flop- Schaltungen 101-104, Inverter 105, 106, Verzögerungsschaltungen 107-110, XOR-Gatter 111-114 und ODER-Gatter 115 und einen Adressdecodierer 116. Die herkömmliche Vorrichtung detektiert das Wechseln von Adresssignalen 120, 121 von einem hohen Niveau auf ein niedriges Niveau oder von einem niedrigen Niveau auf ein hohes Niveau.

Wenn das Adresssignal 120 von dem niedrigen Niveau auf das hohe Niveau, wie in Fig. 2 gezeigt ist, wechselt, detektiert die Flip-Flop-Schaltung 101 die Änderung bzw. den Wechsel, und er zeugt einen Ausgangsimpuls. Als nächstes, wenn das Adresssignal 120 von einem hohen Niveau auf ein niedriges Niveau wechselt, detektiert die Flip-Flop-Schaltung den Wechsel. In der herkömm lichen Flankendetektionsschaltung wird auch, wenn der Wechsel von dem hohen Niveau auf das niedrige Niveau in einer Zeit aus geführt wird, die kürzer als eine vorgegebene Verzögerungszeit T_W ist, ein sicheres Flankendetektionssignal einem Freigabean schluss des Adressdecodierers 116 ohne eine Trennung des Aus gangsimpulses eingegeben.

Die herkömmliche Flankendetektionsschaltung gibt jedoch kein Signal aus, das Flankenzeitsteuerungen der Adresssignale 120, 121 angibt. Die herkömmliche Flankendetektionsschaltung detek tiert nur, dass die Adresssignale 120, 121 von einem hohen Ni veau auf ein niedriges Niveau oder von einem niedrigen Niveau auf ein hohes Niveau wechseln und setzt nur den Adressdecodierer 116 auf Freigabe.

Eine Synchronisationsschaltung, die eine Flankendetektionsschal tung enthält, wird auch in dar offengelegten, japanischen Pa tentanmeldung (JP-A-Heisei 4-13325) offenbart. Die Synchronisa tionsschaltung empfängt ein Datensignal, synchronisiert ein in ternes Taktsignal mit dem Datensignal und tastet das Datensignal mit dem synchronisierten Taktsignal ab. Genauer enthält die Synchronisationsschaltung eine Datensignalflankendetektions schaltung, eine Taktsignalflankendetektionsschaltung, eine Synchronisationsbeurteilungsschaltung und eine Taktsignalaus wahlschaltung. Die Datensignalflankendetektionsschaltung gibt einen Datensignalflankendetektionsimpuls aus, wenn eine Flanke des Datensignals detektiert wird. Die Taktsignalflankendetekti onsschaltung gibt einen Taktsignalflankendetektionsimpuls aus, wenn eine Flanke des Taktsignals detektiert wird. Die Synchronisationsbeurteilungsschaltung überlagert den Datensig nalflankendetektionsimpuls mit dem Taktsignalflankendetekti onsimpuls, um einen Detektionsimpuls für einen asynchronen Zu stand ausgeben zu können. Das Taktsignal antwortet auf den De tektionsimpuls für den asynchronen Zustand mit dem Auswählen eines der Taktsignale, die unterschiedliche Phasen haben, um es als das internes Taktsignal auszugeben. Die Flankenzeitsteuerung des Datensignals wird in der Synchronisationsschaltung nicht de tektiert und der Betrieb der Synchronisationsschaltung ist nicht von der Flankenzeitsteuerung abhängig.

Übersicht über die Erfindung

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Vor richtung zum Detektieren einer Flankenzeitsteuerung und zum Ar beiten in Abhängigkeit von der Flankenzeitsteuerung bereitzu stellen, während ihr Stromverbrauch reduziert ist.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Vorrichtung zum Detektieren einer Flankenzeitsteuerung und zum Arbeiten in Abhängigkeit von der Flankenzeitsteuerung be reitzustellen, während ihr Betrieb stabilisiert ist.

Diese Aufgabe wird durch die Vorrichtung gemäß Anspruch 1, die Taktsignalwiedergabeschaltung gemäß Anspruch 8, die Signalwie dergabeschaltung gemäß Anspruch 11 oder durch das Verfahren ge mäß Anspruch 12 gelöst.

Um einen Aspekt der vorliegenden Erfindung zu erreichen, umfasst eine Vorrichtung eine Flankendetektionsschaltung, die die Flan ken eines Eingangssignals detektiert, um eine Flankenzeitsteu erung erzeugen zu können, die ein Signal wiedergibt, das die Flankenzeitsteuerungen der Flanken wiedergibt, eine Signalverar beitungsschaltung, die auf das Flankenzeitsteuerungswiederga besignal reagiert. Die Flankendetektionsschaltung gibt ein Frei gabesignal zum Freigeben des Betriebs der Signalverarbeitungs schaltung aus, wenn die Flankendetektionsschaltung eine der Flanken findet. Die Signalverarbeitungsschaltung führt eine Sig nalverarbeitung des Flankenzeitsteuerungswiedergabesignals in Antwort auf das Freigabesignal aus.

Die Flankendetektionsschaltung quantisiert bevorzugt die Flan kenzeitsteuerungen, um die Flankenzeitsteuerungen in dem Flan kenzeitsteuerungswiedergabesignal wiedergeben zu können.

Das Freigabesignal besteht bevorzugt aus rechteckigen Impulsen mit einer Impulsweite, die größer als ein vorgegebener Wert ist.

Die Flankendetektionsschaltung detektiert bevorzugt die Flanken in Synchronisation mit einem Taktsignal und die Impulsweite ist größer als ein Zyklus bzw. als eine Periode des Taktsignals.

Die Flankendetektionsschaltung erzeugt bevorzugt das Freiga besignal in Abhängigkeit von dem Flankenzeitsteuerungswiederga besignal.

Die Flankendetektionsschaltung ändert bevorzugt einen Zustand des Flankenzeitsteuerungswiedergabesignals nur, wenn die Flan kendetektion die Flanken detektiert.

Die Flankendetektionsschaltung hat bevorzugt eine Vielzahl von Abtastschaltungen, von denen jede auf eines der Taktsignale mit dem Abtasten des Eingangssignals in Synchronisation mit einem der Taktsignale reagiert, um ein Abtastsignal erzeugen zu kön nen, wobei die Taktsignale unterschiedliche Phasen zueinander haben, und eine Flankenzeitsteuerungsbestimmungsschaltung er zeugt das Flankenzeitsteuerungswiedergabesignal in Abhängigkeit von den Abtastsignalen, die von der Vielzahl von Abtastschaltun gen empfangen werden, wobei die Flankenzeitsteuerungsbestim mungsschaltung die Flankenzeitsteuerungen in Abhängigkeit davon bestimmt, ob zwei der Abtastsignale unterschiedliche Werte ange ben.

Um einen weiteren Aspekt der vorliegenden Erfindung erreichen zu können, hat eine Taktsignalwiedergabeschaltung eine Flankende tektionsschaltung, die Flanken eines Eingangssignals detektiert, um ein Flankenzeitsteuerungswiedergabesignal zu erzeugen, das Flankenzeitsteuerungen der Flanken wiedergibt, und eine Taktsig nalausgabeschaltung, die auf das Flankenzeitsteuerungswiederga besignal reagiert, zum Erzeugen eines weiteren Taktsignals, das mit dem Eingangssignal synchronisiert ist. Die Flankendetekti onsschaltung gibt ein Freigabesignal aus, um die Taktsignalaus gangsschaltung für den Betrieb freizugeben, wenn die Flankendetektionsschaltung eine der Flanken findet.

Die Taktsignalausgangsschaltung wählt bevorzugt ein Taktsignal aus der Vielzahl von Taktsignalen mit unterschiedlichen Phasen zueinander auf der Basis des Flankenzeitsteuerungswiedergabesig nal aus und gibt das eine Taktsignal aus der Vielzahl der Takt signale als das weitere Taktsignal aus.

In dem Fall, wenn die Flanken eine vorliegende oder momentane Flanke haben, die die letzte der Flanken ist, und eine vergan gene Flanke haben, die vor der vorliegenden Flanke detektiert wurde, enthält die Taktsignalausgangsschaltung bevorzugt eine Speicherschaltung, die eine Zeitsteuerung der vergangenen Flanke speichert, wobei das weitere Taktsignal in Abhängigkeit von den Flankenzeitsteuerungen der vorliegenden Flanke und der vergan genen Flanke ausgegeben wird.

Um noch einen weiteren Aspekt der vorliegenden Erfindung errei chen zu können, hat eine Signalerzeugungsschaltung eine Flanken detektionsschaltung, die Flanken eines Eingangssignals detek tiert, um ein Flankenzeitsteuerungswiedergabesignal zu erzeugen, das Flankenzeitsteuerungen der Flanken wiedergibt, eine Taktsig nalausgangsschaltung, die auf das Flankenzeitsteuerungswiederga besignal reagiert, zum Erzeugen eines weiteren Taktsignals, das mit dem Eingangssignal synchronisiert ist, und eine Ausgangs schaltung für das reproduzierte Signal, die das Eingangssignal mit dem weiteren Taktsignal abtastet, um ein reproduziertes Sig nal ausgeben zu können. Die Flankendetektionsschaltung gibt ein Freigabesignal aus, um die Taktsignalausgangsschaltung für den Betrieb freizugeben, wenn die Flankendetektionsschaltung eine der Flanken findet.

Um noch einen weiteren Aspekt der vorliegenden Erfindung errei chen zu können, weist ein Verfahren zum Betreiben einer Vorrich tung auf:
Detektieren von Flanken eines Eingangssignals;
Ausgeben eines Flankenzeitsteuerungswiedergabesignals, das Flan kenzeitsteuerungen der Flanken wiedergibt;
Ausgeben eines Freigabesignals, wenn eine der Flanken detektiert wird; und
Freigeben einer Schaltung für den Betrieb in Antwort auf das Flankenzeitsteuerungswiedergabesignal.

Die Schaltung gibt bevorzugt ein Taktsignal aus, das mit dem Eingangssignal auf der Basis der Flankenzeitsteuerungen synchronisiert ist.

Weitere vorteilhafte Weiterbildungen der Erfindung sind den Un teransprüchen zu entnehmen.

Kurzbeschreibung der Zeichnungen

Fig. 1 zeigt einen Aufbau einer herkömmlichen Flankende tektionsschaltung;

Fig. 2 ist ein Zeitdiagramm, das den Betrieb der herkömm lichen Flankendetektionsschaltung zeigt;

Fig. 3 zeigt einen Aufbau einer Vorrichtung einer ersten Ausführungsform gemäß der vorliegenden Erfindung;

Fig. 4 zeigt einen Aufbau einer Abtastschaltung 1;

Fig. 5 zeigt einen Aufbau einer Detektionsschaltung 2 ₁ für die vorauseilende Flankenposition;

Fig. 6 zeigt einen Aufbau einer Detektionsschaltung 2 ₂ für die nacheilende Flankenposition;

Fig. 7 ist ein Zeitdiagramm, das den Betrieb der Abtast schaltung 1, der Detektionsschaltung 2 ₁ für die vorauseilende Flankenposition und der Detektions schaltung 2 ₂ für die nacheilende Flankenposition zeigt;

Fig. 8 zeigt den Aufbau eines optimierten Rechners 4 ₁ für die vorauseilende Flankenposition und den Aufbau eines optimierten Rechners 4 ₂ für die nacheilende Flankenposition;

Fig. 9 zeigt den Aufbau einer zweiten Ausführungsform gemäß der vorliegenden Erfindung;

Fig. 10 zeigt einen Aufbau einer Detektionsschaltung 7 ₁ für die vorauseilende Flankenposition; und

Fig. 11 zeigt einen Aufbau einer Detektionsschaltung 7 ₂ für die nacheilende Flankenposition.

Kurzbeschreibung der bevorzugten Ausführungsformen

Ausführungsformen der vorliegenden Erfindung werden nachfolgend mit Bezug auf die beiliegenden Zeichnungen beschrieben.

Erste Ausführungsform

Eine Vorrichtung in einer ersten Ausführungsform der Erfindung ist eine Taktsignalerzeugungsvorrichtung. Die Vorrichtung er zeugt ein Taktsignal, das synchron mit einem Eingangssignal ist, das eine Wellenform hat, die durch eine Kommunikationsverbindung bzw. Nachrichtenverbindung verzerrt wird. Die Vorrichtung tastet auch das Eingangssignal mit dem Taktsignal ab und erzeugt bzw. reproduziert die Kurvenverläufe bzw. Wellenformen des Eingangs signals. Der Aufbau der Vorrichtung wird nachfolgend beschrie ben.

Fig. 3 zeigt die Vorrichtung der ersten Ausführungsform der Er findung. Die Vorrichtung weist eine Abtastschaltung 1, einen Zeitsteuerungsdetektor 2₁ für die vorauseilende Flanke und einen Zeitsteuerungsdetektor 2₂ für die nacheilende Flanke.

Die Abtastschaltung 1 wird durch n Taktsignale CLK₀-CLK_n-1 ange steuert, die unterschiedliche Phasen für das Abtasten eines Ein gangssignals a haben. In der Ausführungsform ist n = 8. Die Ab tastschaltung 1 gibt Abtastdatensignale b₀-b_n-1 aus, die die Da ten eines Eingangssignals a wiedergeben und synchron zu den Taktsignalen CLK₀-CLK_n-1 sind.

Der Zeitdetektor 2 ₁ für die vorauseilende Flanke detektiert die Zeitsteuerung bzw. das Timing der vorauseilenden Flanke des Ein gangssignals a auf der Basis der Abtastdatensignale b₀-b_n-1, um Zeitsteuerungssignale c₀-c_n-1 für die vorauseilende Flanke zu er zeugen, die die detektierte Zeitsteuerung der vorauseilenden Flanke angeben. Detektiert der Zeitsteuerungsdetektor 2₁ für die vorauseilende Flanke eine vorauseilende Flanke des Eingangssig nals a auf der Basis der Abtastdatensignale b₀-b_n-1, setzt er zu dem ein Flankendetektionssignal e₁ auf das hohe Niveau für eine bestimmte Zeit.

Der Zeitsteuerungsdetektor 2₂ für die nacheilende Flanke führt einen ähnlichen Betrieb zu dem des Zeitsteuerungsdetektors 2₁ für die vorauseilende Flanke mit der Ausnahme aus, dass der Be trieb zum Detektieren der Zeitsteuerung der nacheilenden Flanke des Eingangssignals a ausgeführt wird. Der Zeitsteuerungsdetek tor 2₂ für die nacheilende Flanke detektiert die Zeitsteuerung der nacheilenden Flanke des Eingangssignals a in Abhängigkeit von den Abtastdatensignalen b₀-b_n-1 und erzeugt Zeitsteuerungs signale d₀-d_n-1 für die nacheilende Flanke, die die detektierte Zeitsteuerung der nacheilenden Flanke angeben. Detektiert der Zeitsteuerungsdetektor 2₂ für die nacheilende Flanke die nachei lende Flanke des Eingangssignals a, setzt er ein Flankendetekti onssignal e₂ auf ein hohes Niveau für eine bestimmte Zeit.

Die Zeitsteuerungssignale c₀-c_n-1 für die vorauseilende Flanke, die Zeitsteuerungssignale d₀-d_n-1 für die nacheilende Flanke und die Flankendetektionssignale e₁, e₂ werden an eine Signalwieder gabeschaltung 3 ausgegeben.

Die Signalwiedergabeschaltung 3 wird durch die Flanken der De tektionssignale e₁ freigegeben und fängt die Zeitsteuerungssig nale c₀-c_n-1 der vorauseilenden Flanke ein, wenn das Flankende tektionssignal e₁ von einem niedrigen Niveau auf ein hohes Ni veau wechselt. Zudem wird die Signalwiedergabeschaltung 3 durch das Flankendetektionssignal e₂ freigegeben und fängt die Zeit steuerungssignale d₀-d_n-1 der nacheilenden Flanke ein, wenn das Flankendetektionssignal e₂ von einem niedrigen Niveau auf ein hohes Niveau wechselt. Die Signalwiedergabeschaltung 3 wählt ein Taktsignal, das in dem synchronisiertesten Zustand mit dem Ein gangssignal a ist, aus den Taktsignalen CLK₀-CLK_n-1 auf der Basis der Zeitsteuerungen der vorauseilenden Flanke des Eingangssig nals a, die durch die Zeitsteuerungssignale C₀-c_n-1 der vorausei lenden Flanke angegeben ist, und auf der Basis der Zeitsteuerung der nacheilenden Flanke des Eingangssignals a aus, die durch die Zeitsteuerungssignale d₀-d_n-1 der nacheilenden Flanke angegeben ist. Die Signalwiedergabeschaltung 3 gibt dann das ausgewählte Taktsignal als ein Auswahltaktsignal f aus. Zudem gibt die Sig nalwiedergabeschaltung 3 eines der Abtastdatensignale b₀ bis b_n-1 als Datenwiedergabesignal g aus, das einem Signal entspricht, das durch Abtasten des Eingangssignals a mit dem Auswahltaktsig nal f erzeugt wird.

In der Vorrichtung wird die Signalwiedergabeschaltung 3 durch die Flankendetektionssignale e₁, e₂ freigegeben, wenn die vor auseilende Flanke und die nacheilende Flanke des Eingangssignals a detektiert werden. Wenn die vorauseilende Flanke und die na cheilende Flanke in dem Eingangssignal a detektiert werden, wird die Signalwiedergabeschaltung 3 für den Betrieb freigegeben. Wenn die vorauseilende Flanke und die nacheilende Flanke in dem Eingangssignal a nicht detektiert werden, arbeitet die Signal wiedergabeschaltung 3 nicht. Dies unterdrückt bzw. reduziert den Verbrauch an elektrischer Energie in der Vorrichtung.

Die Vorrichtung der Ausführungsform der Erfindung wird nachfol gend im Detail beschrieben.

Die Taktsignale CLK₀ bis CLK_n-1 werden der Abtastschaltung 1 ein gegeben. Die Taktsignale CLK₀ bis CLK_n-1 haben die gleiche Peri ode T und die gleiche Impulsweite T_W, während ihre Phasen zueinander unterschiedlich sind. Die Phase des Taktsignals CLK_i ist um 2¶i/n gegenüber dem Taktsignal CLK₀ verzögert. Hier ist i eine ganze Zahl zwischen 0 und n-1. Die Abtastschaltung 1 ver wendet die Taktsignale CLK₀-CLK_n-1 zum Abtasten der Eingangssig nale a.

In dieser Spezifikation ist die Phase als 0 zu einem Zeitpunkt bzw. zu einer Zeit festgelegt, wenn das Taktsignal CLK₀ von dem unteren Niveau auf das hohe Niveau ansteigt. Gemäß dieser Fest legung wird das Taktsignal CLK_i, dessen Phase um 2¶i/n gegenüber dem Taktsignal CLK₀ verzögert ist, von dem niedrigen Niveau auf das hohe Niveau zu einem Zeitpunkt gebracht, wenn die Phase gleich 2¶i/n ist.

Fig. 4 zeigt den Aufbau der Abtastschaltung 1. Die Abtastschal tung 1 enthält D-Flip-Flops l₀-l_n-1. Das Eingangssignal a wird jedem der D-Flip-Flops l₀-l_n-1 eingegeben. Zudem werden die Takt signale CLK₀ bis CLK_n-1 den D-Flip-Flops l₀-l_n-1 indexzugeordnet eingegeben. Die D-Flip-Flops l₀-l_n-1 verwenden die entsprechenden Taktsignale CLK₀ bis CLK_n-1 zum Abtasten des Eingangssignal a und geben dann die Abtastsignale b₀-b_n-1 aus. Die Abtastsignale b_0-b_n-1 werden an den Zeitsteuerungsdetektor 2 ₁ für vorauseilende Flanke und den Zeitsteuerungsdetektor 2 ₂ für nacheilende Flanke ausgegeben.

Wie zuvor erwähnt wurde, detektiert der Zeitsteuerungsdetektor 2 ₁ für vorauseilende Flanke die Zeitsteuerung der vorauseilenden Flanken des Eingangssignals a auf der Basis der Abtastsignale b₀ bis b_n-1.

Die Zeitsteuerungen der vorauseilenden Flanke, die durch den Zeitsteuerungsdetektor 2₁ für vorauseilende Flanke detektiert werden, werden in n Zustände quantisiert und durch eine ganze Zahl zwischen 0 und n-1 wiedergegeben. Die Tatsache, dass die Zeitsteuerung der vorauseilenden Flanke des Eingangssignals a bei i ist, bedeutet hier, dass das Eingangssignal a auf ein ho hes Niveau zwischen einem Zeitpunkt, wenn die Phase bei 2¶i/n ist, und einem Zeitpunkt, wenn die Phase bei 2¶(i+1)/n ist, hochgezogen wird. Hier ist i eine ganze Zahl zwischen 0 und n-1. Man nehme zum Beispiel einen Fall i=0 an. Die Tatsache, dass die Zeitsteuerung bzw. das Timing der vorauseilenden Flanke bei 0 ist, bedeutet, dass das Eingangssignal a zwischen einem Zeit punkt, wenn die Phase bei 0 ist, und einem Zeitpunkt ansteigt, wenn die Phase bei 2¶/n ist. Ähnlich bedeutet die Tatsache, dass die Zeitsteuerung der vorauseilenden Flanke bei 1 ist, dass das Eingangssignal a zwischen einer Zeit, wenn die Phase bei 2¶/n ist, und einer Zeit ansteigt, wenn die Phase bei 2¶ × 2/n ist. Hier ist die Tatsache, dass die Phase bei 2¶ × n/n ist, äquiva lent zu der Tatsache, dass die Phase bei 0 ist. Das heißt, dass die Tatsache, dass die Zeitsteuerung der vorauseilenden Flanke bei n-1 ist, bedeutet, dass das Eingangssignal zwischen einer Zeit, wenn die Phase bei 2¶ × n-1/n ist, und einem Zeitpunkt an steigt, wenn die Phase bei 0 ist.

Der Zustand, dass das Zeitsteuerungssignal c₁ der vorauseilenden Flanke auf einem hohen Niveau ist, gibt an, dass die Zeitsteu erung der vorauseilenden Flanke bei i ist. Hier ist i eine ganze Zahl zwischen 0 und n-1. Das heißt, dass die Zeitsteuerungssig nale c_0-c_n-1 für vorauseilende Flanke, die von dem Zeitsteu erungsdetektor 2 ₁ für vorauseilende Flanke ausgegeben werden, die Zeitsteuerung der vorauseilenden Flanke des Eingangssignals a angeben. Die Zeitsteuerungssignale c₀-c_n-1 für vorauseilende Flanke können alle einen Zustand, bei dem alle auf dem niedrigen Niveau sind, oder einen Zustand haben, bei dem nur eines der Signale auf dem hohen Niveau ist.

Fig. 5 zeigt den Zeitsteuerungsdetektor 2 ₁ für vorauseilende Flanke zum Erzeugen der Zeitsteuerungssignale c₀-c_n-1 für vor auseilende Flanke. Der Zeitsteuerungsdetektor 2 ₁ für vorausei lende Flanke ist durch UND-Gatter 21 ₀-21 _n-1 D-Flip-Flops 22 ₀-22 _n-1 durch ein ODER-Gatter 23 und durch Inverter 24 ₁, 24 ₂ ausgebildet.

Das Abtastsignal b_i+1 und ein invertiertes Signal des Abtastsig nals b_i werden dem UND-Gatter 21 _i eingegeben. Hier ist i eine ganze Zahl zwischen 0 und n-1. Zum Beispiel werden für i gleich 0 das Abtastsignal b₁ und das invertierte Signal des Abtastsig nals b₀ dem UND-Gatter 21 ₀ eingegeben. Es wird jedoch darauf hin gewiesen, dass das Abtastsignal b_n das Abtastsignal b₀ bedeutet. Das heißt, dass das Abtastsignal b₀ und das invertierte Signal des Abtastsignals b_n-1 dem UND-Gatter 21 _n-1 eingegeben werden. Der Ausgang des UND-Gatters 21 _i nimmt ein hohes Niveau an, wenn das Eingangssignal a von dem niedrigen Niveau auf das hohe Niveau zwischen einem Zeitpunkt, wenn die Phase bei 2¶i/n ist, und einem Zeitpunkt ansteigt, wenn die Phase bei 2¶(i+1)/n ist. Die Ausgänge der UND-Gatter 21 ₀-21 _n-1 sind mit Datenanschlüssen D der D-Flip-Flops 22 ₀-22 _n-1 entsprechend verbunden.

Die Taktsignale CLK₀-CLK_n-1 werden den Taktanschlüssen CLK der D- Flip-Flops 22 ₀-22 _n-1 entsprechend eingegeben. Die D-Flip-Flops 22 ₀-22 _n-1 halten bzw. zwischenspeichern die jeweiligen Ausgangs signale der UND-Gatter 21 ₀-21 _n-1 in Synchronisation mit der vor auseilenden Flanke der Taktsignale CLK₀ bis CLK_n-1.

Jedes der Zeitsteuerungssignale c₀-c_n-1 für die vorauseilende Flanke wird von einem, entsprechenden Ausgangsanschluss Q jedes der D-Flip-Flops 22 ₀ bis 22 _n-1 ausgegeben. Das Zeitsteuerungssig nal c₁ für vorauseilende Flanke wird auf ein hohes Niveau hoch gezogen, wenn das Eingangssignal a auf das hohe Niveau zwischen einem Zeitpunkt, wenn die Phase 2¶i/n wird, und einem Zeitpunkt ansteigt, wenn die Phase 2¶(i+1)/n wird.

Die Ausgangsanschlüsse Q der D-Flip-Flops 22 ₀-22 _n-1 sind mit einem Eingang des ODER-Gatters 23 verbunden. Ein Ausgang des ODER-Gatters 23 ist mit einem Eingang des Inverters 24 ₁ verbun den. Ein Ausgang des Inverters 24 ₁ ist mit einem Eingang des In verters 24 ₂ verbunden. Ein Flankendetektionssignal e₁ wird von einem Ausgang des Inverters 24 ₂ ausgegeben. Das Flankendetekti onssignal e₁ wird auf ein hohes Niveau hochgezogen, wenn irgen deines der Zeitsteuerungssignale c₀-c_n-1 für vorauseilende Flanke auf einem hohen Niveau ist. Das heißt, dass das Flankendetekti onssignal e₁ angibt, dass das Eingangssignal a auf ein hohes Ni veau hochgezogen wird.

Andererseits detektiert der Zeitsteuerungsdetektor 2 ₂ für nach eilende Flanke die Zeitsteuerungen bzw. Timings der nacheilen den Flanken des Eingangssignals a in Abhängigkeit von den Ab tastsignalen b₀-b_n-1. Die Zeitsteuerungen für die nacheilenden Flanken werden auch in n-Zustände quantisiert und durch eine ganze Zahl zwischen 0 und n-1 wiedergegeben. Die Tatsache, dass die Zeitsteuerung der nacheilenden Flanke des Eingangssignals a bei i ist, bedeutet, dass das Eingangssignal a zwischen einer Zeit, wenn die Phase bei 2¶i/n ist, und einer Zeit nacheilt, wenn die Phase bei 2¶(i+1)/n ist. Die Eigenschaft, dass die Zeitsteuerung der nacheilenden Flanke bei i ist, wird durch die Eigenschaft angegeben, dass das Zeitsteuerungssignal d_i für vor auseilende Flanke auf einem hohen Niveau ist.

Fig. 6 zeigt den Aufbau des Zeitsteuerungsdetektors 2₂ für die nacheilende Flanke zum Erzeugen der Zeitsteuerungssignale d₀-d_n-1 für nacheilende Flanke. Der Zeitsteuerungsdetektor 2 ₂ für na cheilende Flanke hat einen Aufbau ähnlich zu dem des Zeitsteu erungsdetektors 2 ₁ für vorauseilende Flanke. Der Zeitsteuerungs detektor 2 ₂ für nacheilende Flanke weist UND-Gatter 25 ₀-25 _n-1, D- Flip-Flops 26 ₀-26 _n-1, ein ODER-Gatter 27 und Inverter 28 ₁, 28 ₂ auf.

Die Abtastsignale b_i und das invertierte Signal des Abtastsig nals b_n+i , werden den UND-Gattern 25 _i eingegeben. Hier ist i eine ganze Zahl zwischen 0 und n-1. Zum Beispiel werden in dem Fall von i = 0 das Abtastsignal b₀ und das invertierte Abtastsignal b₁ dem UND-Gatter 25 ₀ eingegeben, es wird hier darauf hingewiesen, dass das Abtastsignal b_n das Abtastsignal b₀ bedeutet. Das heißt, dass das Abtastsignal b_n-1 und das invertierte Abtastsignal b₀ dem UND-Gatter 25 _n-1 eingegeben werden. Der Ausgang des UND-Gat ters 25 _i wird auf ein hohes Niveau hochgezogen, wenn das Ein gangssignal a von dem hohen Niveau auf das niedrige Niveau zwi schen einem Zeitpunkt, wenn die Phase bei 2¶i/n ist, und einem Zeitpunkt heruntergezogen wird, wenn die Phase bei 2¶(i+1)/n ist. Die Ausgänge der UND-Gatter 25 ₀-25 _n-1 sind mit den entspre chenden Datenanschlüssen D der D-Flip-Flops 26 ₀-26 _n-1 verbunden.

Die D-Flip-Flops 26 ₀-26 _n-1 speichern die Ausgangssignale der ent sprechenden UND-Gatter 25 ₀-25 _n-1 jeweils zwischen, um die ent sprechenden Zeitsteuerungssignale d₀-d_n-1 für die nacheilende Flanke in Synchronisation mit der vorauseilenden Flanke der ent sprechenden Taktsignale CLK₀ bis CLK_n-1 ausgeben zu können.

Die Zeitsteuerungssignale d₀-d_n-1 für die nacheilende Flanke wer den von den entsprechenden Ausgangsanschlüssen Q der D-Flip- Flops 26 ₀-26 _n-1 ausgegeben. Das Zeitsteuerungssignal d_i für na cheilende Flanke aus den Zeitsteuerungssignalen d₀-d_n-1 für na cheilende Flanke wird auf ein hohes Niveau hochgezogen, wenn das Eingangssignal a von dem hohen Niveau auf das niedrige Niveau zwischen einem Zeitpunkt, wenn die Phase 2¶i/n wird, und einem Zeitpunkt heruntergezogen wird, wenn die Phase 2¶(i+1)/n wird.

Die Ausgangsanschlüsse Q der D-Flip-Flops 26 ₀-26 _n-1 sind mit einem Eingang des ODER-Gatters 27 verbunden. Ein Ausgang des ODER-Gatters 27 ist mit einem Eingang des Inverters 28 ₁ verbun den. Ein Ausgang des Inverters 28 ₁ ist mit einem Eingang des In verters 28 ₂ verbunden. Ein Flankendetektionssignal e₂ wird von einem Ausgang des Inverters 28 ₂ ausgegeben. Das Flankendetekti onssignal e₂ nimmt ein hohes Niveau an, während eines der Zeit steuerungssignale d₀-d_n-1 für nacheilende Flanke ein hohes Niveau annimmt. Das heißt, dass das Flankendetektionssignal e₂ angibt, dass das Eingangssignal a von dem hohen Niveau auf das niedrige Niveau heruntergezogen wird.

Der Betrieb der Abtastschaltung 1, des Zeitsteuerungsdetektors 2 ₁ für vorauseilende Flanke und des Zeitsteuerungsdetektors 2 ₂ für nacheilende Flanke wird nachfolgend mit Bezug auf Fig. 7 be schrieben. In Fig. 7 wird n als 8 angenommen, weshalb die Takt signale CLK₀ bis CLK_n-1 als die Taktsignale CLK₀ bis CLK₇ bezeich net sind. Die Abtastsignale b₀-b_n-1, die Zeitsteuerungssignale c₀-c_n-1 für vorauseilende Flanke und die Zeitsteuerungssignale d₀-d_n-1 für nacheilende Flanke sind ähnlich als die Abtastsignale b₀-b₇, die Zeitsteuerungssignale c₀-c₇ für vorauseilende Flanke und die Zeitsteuerungssignale d₀-d₇ für nacheilende Flanke be zeichnet.

Während einer Zeit t < t₁ ist das Eingangssignal a auf dem nie drigen Niveau. Alle Abtastsignale b₀-b₇ sind auf dem niedrigen Niveau. Während einer Zeit t < t₁, hat das Eingangssignal weder eine vorauseilende Flanke noch eine nacheilende Flanke. Die Zeitsteuerungssignale c₀-c₇, die Zeitsteuerungssignale d₀-d₇ für nacheilende Flanke und die Flankendetektionssignale e₁, e₂ sind deshalb alle auf dem niedrigen Niveau gehalten.

Zum Zeitpunkt t₁ steigt das Eingangssignal a von dem niedrigen Niveau auf das hohe Niveau an. Die Zeit t₁ ist die Zeit, zwi schen einem Zeitpunkt, wenn das Taktsignal CLK ansteigt, und einem Zeitpunkt, wenn das Taktsignal CLK₀ ansteigt. Das heißt, dass die Zeit t₁, die Zeit zwischen einem Zeitpunkt, wenn die Phase bei 2¶ × 7/8 (= 2¶(n-1)/n) ist, und einem Zeitpunkt ist, wenn die Phase bei 0 ist. Die Zeitsteuerung für die vorauseilen de Flanke des Eingangssignals a wird als 7 (= n-1) durch die Ab tastschaltung 1 und den Zeitsteuerungsdetektor 2 ₁ für vorausei lende Flanke detektiert. Der Prozess der Detektion wird nachfol gend beschrieben.

Die Abtastschaltung 1 tastet das Eingangssignal a bei jedem An stieg der Taktsignale CLK₀-CLK₇ ab, um die Abtastsignale b₀-b₇ ausgeben zu können. Die Abtastsignale b₀-b₇ werden von dem nie drigen Niveau auf das hohe Niveau bei Anstiegen der jeweiligen Taktsignale CLK₀ bzw. CLK₇ hochgezogen.

Ob die Zeitsteuerungssignale c₀-c_n-1 für vorauseilende Flanke ein hohes oder ein niedriges Niveau annehmen, wird für jeden Anstieg der Taktsignale CLK₀-CLK₇ bestimmt. Genauer wird, ob das Zeit steuerungssignal ci ein hohes Niveau oder ein niedriges Niveau nach dem Anstieg des Taktsignals CLK_i annimmt, auf der Basis der Abtastsignale b_i, b_i+1 unmittelbar vor dem Anstieg des Taktsig nals CLK_i bestimmt. Hier ist i eine ganze Zahl zwischen 0 und 7 (= n-1).

Unmittelbar vor dem Anstieg des Taktsignals CLK₀, sind die Ab tastsignale b₀, b₁ beide auf dem niedrigen Niveau. Das Zeitsteu erungssignal c₀ für vorauseilende Flanke gibt die UND-Verknüp fung eines invertierten Signals des Abtastsignals b₀ und des Ab tastsignals b₁ wieder und, nachdem das Taktsignal CLK₀ auf das hohe Niveau angestiegen ist, wird das Zeitsteuerungssignal c₀ für vorauseilende Flanke auf dem niedrigen Niveau gehalten.

Ähnlich werden die Zeitsteuerungssignale c₁-c₇ für vorauseilende Flanke auf dem niedrigen Niveau nach den Anstiegen der jeweili gen Taktsignale CLK₁ bis CLK₆ gehalten.

Andererseits sind unmittelbar vor dem Anstieg des Taktsignals CLK die Abtastsignale b₇, b₀ auf dem niedrigen Niveau bzw. auf dem hohen Niveau. Das Zeitsteuerungssignal c₇ für vorauseilende Flanke gibt somit die UND-Verknüpfung des Abtastsignals b₀ und des invertierten Abtastsignals b₇ wieder. Das Zeitsteuerungssig nal c₇ für vorauseilende Flanke wechselt deshalb von dem niedri gen Niveau auf das hohe Niveau zur Zeit des Anstiegs des Takt signals CLK₇.

Auf diese Art und Weise nehmen die Zeitsteuerungssignale c₀-c₆ für vorauseilende Flanke das niedrige Niveau an und das Zeit steuerungssignal c₇ für vorauseilende Flanke nimmt das hohe Ni veau an. Dies bedeutet, dass die Zeitsteuerung der vorauseilen den Flanke des Eingangssignals a als 7 detektiert wird. Auf die se Art und Weise wird die Zeitsteuerung der vorauseilenden Flan ke des Eingangssignals a als 7 (= n-1) durch die Abtastschaltung 1 und den Zeitsteuerungsdetektor 2 ₁ für vorauseilende Flanke de tektiert.

Das Datendetektionssignal e₁, das die ODER-Verknüpfung der Zeit steuerungssignale c₀-c₇ für vorauseilende Flanke angibt, wird auf das hohe Niveau in Antwort auf das Hochziehen des Zeitsteu erungssignals c₇ für vorauseilende Flanke hochgezogen. Die Zeit steuerung, wenn das Datendetektionssignal e₁ auf das hohe Niveau hochgezogen wird, wird um eine bestimmte Zeit verzögert. Diese Verzögerungszeit wird durch das ODER-Gatter 23 und die Inverter 24 ₁, 24 ₂, die in Fig. 5 gezeigt sind, verursacht. Die Inverter 24 ₁, 24 ₂ werden zum Erzeugen der Verzögerungszeit verwendet.

Die Verzögerungszeit optimiert die Zeitsteuerung, wenn das Da tendetektionssignal e₁ auf ein hohes Niveau für das Einfangen der Zeitsteuerungssignale c₀-c₇ für vorauseilende Flanke hochge zogen wird. Wie später beschrieben werden wird, fängt die Signa lerzeugungsschaltung 3 die Zeitsteuerungssignale c₀-c₇ für vor auseilende Flanke ein, wenn das Datendetektionssignal e₁ auf ein hohes Niveau geändert wird. Die Verzögerung in dem Datendetekti onssignal e₁ stellt das Einfangen bzw. Erfassen der Zeitsteu erungssignale c₀-c₇ für vorauseilende Flanke sicher.

Das Datendetektionssignal e₁ ist derart ausgelegt, dass es nicht auf das niedrige Niveau innerhalb zumindest einer Zeit zurück kehrt, die kürzer als die Periode bzw. Dauer T der Taktsignale CLK₀ bis CLK₇ist, wenn das Datendetektionssignal e₁ auf ein ho hes Niveau hochgezogen worden ist. Das heißt, dass eine Impuls weite eines Rechteckimpulses, der in dem Datendetektionssignal e₁ enthalten ist, immer gleich oder länger als die Periode oder Dauer T der Taktsignale CLK₀ bis CLK₇ ist. Der Grund dafür ist folgender. Die Zeitsteuerungssignale c₀-c₇ für vorauseilende Flanke, auf die hin das Datendetektionssignal e₁ erzeugt wird, wechseln niemals auf ein niedriges Niveau innerhalb der Zeit, die gleich der Periode oder Dauer T der Taktsignale CLK₀-CLK₇ ist, wenn die Zeitsteuerungssignale c₀-c₇ für vorauseilende Flan ke auf das hohe Niveau gewechselt sind. Die Zustände der Zeit steuerungssignale c₀-c₇ für vorauseilende Flanke werden nur für die jeweiligen Anstiege der Taktsignale CLK₀ bis CLK₇ geändert. Sobald die Zeitsteuerungssignale c₀-c₇ für vorauseilende Flanke einmal auf ein hohes Niveau gewechselt sind, werden die Zeit steuerungssignale c₀-c₇ somit niemals auf das niedrige Niveau in nerhalb einer Zeit heruntergezogen, die kürzer als die Periode oder Dauer T der Taktsignale CLK₀-CLK₇ ist.

Eine Impulsweite, die gleich oder länger als die Periode bzw. Dauer T der Taktsignale CLK₀-CLK₇ ist, trägt zu einem stabilen Betrieb der Vorrichtung der Ausführungsform der Erfindung bei.

Wie in Fig. 7 gezeigt ist, wird angenommen, dass das Eingangs signal a, das von dem niedrigen Niveau auf das hohe Niveau wäh rend der Zeit t₁ ansteigt, auf das niedrige Niveau zum Zeitpunkt t₂ wieder abfällt. Der Zeitpunkt t₂ ist die Zeit bzw. der Zeit punkt zwischen dem Zeitpunkt, wenn das Taktsignal CLK₇ ansteigt, und dem Zeitpunkt, wenn das Taktsignal CLK₀ ansteigt. Das heißt, dass der Zeitpunkt t₂, die Zeit zwischen dem Zeitpunkt, wenn die Phase bei 2¶ × 7/8 (= 2¶(n-1)/n) ist, und dem Zeitpunkt ist, wenn die Phase gleich 0 ist. Die Zeitsteuerung der nacheilenden Flanke des Eingangssignals a wird als 7 (= n-1) durch die Ab tastschaltung 1 und den Zeitsteuerungsdetektor 2₂ für nacheilen de Flanke detektiert. Der Vorgang der Detektion der Zeitsteu erung bzw. des Timings der nacheilenden Flanke ist gleich dem zuvor erwähnten Vorgang, in dem die Zeitsteuerung der vorausei lenden Flanke des Eingangssignals a als 7 (= n-1) detektiert wird.

Der Zeitsteuerungsdetektor 2 ₂ für nacheilende Flanke hält die Zeitsteuerungssignale d₀-d₆ für nacheilende Flanke auf dem nie drigen Niveau und zieht das Zeitsteuerungssignal d₇ auf das hohe Niveau hinauf, wenn das Taktsignal CLK₇ ansteigt. Das heißt, dass der Zeitsteuerungsdetektor 2 ₂ für nacheilende Flanke die Zeitsteuerung der nacheilenden Flanke des Eingangssignals a als 7 (= n-1) detektiert.

Zudem zieht der Zeitsteuerungsdetektor 2 ₂ für nacheilende Flanke ein Datendetektionssignal e₂ auf das hohe Niveau bei einer Zeit steuerung hinauf, die um eine bestimmte Verzögerungszeit von einem Timing aus verzögert ist, wenn das Zeitsteuerungssignal c₇ der nacheilenden Flanke auf das hohe Niveau wechselt. Die Im pulsweite des Datendetektionssignals e₂ ist gleich oder größer als die Periode bzw. Dauer T der Taktsignale CLK₀ bis CLK₇ aus dem gleichen Grund wie bei dem Datendetektionssignal e₁.

Die Zeitsteuerungssignale c₀-c_n-1 der vorauseilenden Flanke, das Flankendetektionssignal e₁, die Zeitsteuerungssignale d₀-d_n-1 für nacheilende Flanke und das Flankendetektionssignal e₂ werden der Signalwiedergabeschaltung 3 eingegeben.

Wie in Fig. 3 gezeigt ist, hat die Signalwiedergabeschaltung 3 einen Zeitsteuerungsberechner 4 ₁ für die wahrscheinlichste, vor auseilende Flanke, einen Zeitsteuerungsberechner 4 ₂ für die wahrscheinlichste, nacheilende Flanke, eine Taktauswahlschaltung 5 und eine Ausgangsschaltung 6. Der Zeitsteuerungsberechner 4 ₁ für die wahrscheinlichste, vorauseilende Flanke enthält einen Flankenzeitsteuerungsvergleicher 42 ₁ und eine Flankenspeicher schaltung 42 ₁. Der Zeitsteuerungsberechner 4₂ für die wahrschein lichste, nacheilende Flanke enthält einen Flankenzeitsteuerungs vergleicher 41 ₂ und eine Flankenspeicherschaltung 42 ₂.

Der Zeitsteuerungsberechner 4 ₁ für die wahrscheinlichste, vor auseilende Flanke bestimmt die wahrscheinlichste Flankensteu erung, die am wahrscheinlichsten für die Zeitsteuerung der vor auseilenden Flanke des Eingangssignals a ist, auf der Basis der spätesten bzw. neuesten Zeitsteuerung, der vorauseilenden Flan ke, die durch den Zeitsteuerungsdetektor 2 ₁ für vorauseilende Flanke detektiert worden ist.

Die späteste Zeitsteuerung der vorauseilenden Flanke, die durch den Zeitsteuerungsdetektor 2 ₁ für vorauseilende Flanke detek tiert worden ist, wird leicht durch Rauschen und Jitter des Ein gangssignals a beeinträchtigt. Auch wenn der Zeitsteuerungsde tektor 2 ₁ für vorauseilende Flanke eine schnelle Änderung in der Zeitsteuerung der vorauseilenden Flanke detektiert, kann diese aus dem Rauschen und dem Jitter resultieren.

Um den Einfluss von Rauschen und Jitter reduzieren zu können, führt der Zeitsteuerungsberechner 4 ₁ für die wahrscheinlichste, vorauseilende Flanke den nachfolgenden Betrieb aus. Die Zeit steuerung für die wahrscheinlichste, vorauseilende Flanke des Eingangssignals a wird in der Flankenspeicherschaltung 42 ₁ ge speichert. Der Flankenzeitsteuerungsvergleicher 41 ₁ vergleicht die gespeicherte Zeitsteuerung der wahrscheinlichsten, vorausei lenden Flanke mit der spätesten Zeitsteuerung der vorauseilenden Flanke, die durch den Zeitsteuerungsdetektor 2 ₁ für vorauseilen de Flanke detektiert wurde. Dann wird die Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke schrittweise bzw. all mählich eingestellt. Die Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke wird zu der Taktauswahlschaltung 5 unter Verwendung eines Zeitsteuerungssignals h₁ für die wahrschein lichste, vorauseilende Flanke gesendet.

Der Zeitsteuerungsberechner 4 ₁ für die wahrscheinlichste, vor auseilende Flanke bestimmt die Zeitsteuerung der wahrschein lichsten, vorauseilenden Flanke nur, wenn das Flankendetektions signal e₁ von dem niedrigen Niveau auf das hohe Niveau wechselt. Das heißt, dass der Zeitsteuerungsberechner 4 ₁ für die wahr scheinlichste, vorauseilende Flanke die Zeitsteuerung der wahr scheinlichsten, vorauseilenden Flanke nur bestimmt, wenn die vorauseilende Flanke aus dem Eingangssignal a detektiert wird. Der Betrieb unterdrückt somit den Verbrauch elektrischer energie in dem Zeitsteuerungsberechner 4 ₁ für die wahrscheinlichste, vorauseilende Flanke.

Fig. 8 zeigt den Aufbau des Zeitsteuerungsberechners 4 ₁ für die wahrscheinlichste, vorauseilende Flanke. Wie zuvor erwähnt wur de, weist der Zeitsteuerungsberechner 4 ₁ für die wahrschein lichste, vorauseilende Flanke den Flankenzeitsteuerungsverglei cher 41 ₁ und die Flankenzeitsteuerungsspeicherschaltung 42 ₁ auf.

Der Flankenzeitsteuerungsvergleicher 41 ₁ enthält einen Verglei cher 43 ₁, eine Additionsschaltung 44 ₁, ein Register 45 ₁ und eine Einstellschaltung 46 ₁ für die wahrscheinlichste Flankenzeitsteu erung.

Wie zuvor erwähnt wurde, speichert die Flankenzeitsteuerungs speicherschaltung 42 ₁ die Zeitsteuerung bzw. das Timing für die wahrscheinlichste, vorauseilende Flanke. Die Zeitsteuerung für die wahrscheinlichste, vorauseilende Flanke wird auch in n Zu stände der gleichen Art und Weise quantisiert wie die Zeitsteu erung für vorauseilende Flanke, die durch den Zeitsteuerungsde tektor 2 ₁ für vorauseilende Flanke quantisiert wird. Die Zeit steuerung für die wahrscheinlichste, vorauseilende Flanke wird durch eine ganze Zahl zwischen 0 und n-1 wiedergegeben.

Das Register 45 ₁ speichert einen ganzzahligen Wert C. Der ganz zahlige Wert C ist weiter entfernt von 0 bzw. weicht weiter von 0 ab, wenn eine Periode oder Dauer, während die Zeitsteuerung für die wahrscheinlichste, vorauseilende Flanke und die detek tierte Zeitsteuerung der vorauseilenden Flanke unterschiedlich zueinander sind, länger ist. Ein positiver oder ein negativer Wert des ganzzahligen Wertes C gibt an, ob die detektierte Zeit steuerung der vorauseilenden Flanke zeitlich vor oder nach der Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke vor liegt. Der ganzzahlige Wert C wird verwendet, wenn die Zeitsteu erung der wahrscheinlichsten, vorauseilenden Flanke eingestellt wird.

Die Zeitsteuerungssignale c₀-c_n-1 für vorauseilende Flanke, die die Zeitsteuerung der vorauseilenden Flanke angeben, die durch den Zeitsteuerungsdetektor 2 ₁ für vorauseilende Flanke detek tiert werden, und ein Zeitsteuerungssignal j₁ für die wahr scheinlichste, vorauseilende Flanke, das die Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke angibt, werden dem Vergleicher 43 ₁ eingegeben. Der Vergleicher 43 ₁ vergleicht die Zeitsteuerung der vorauseilenden Flanke mit der Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke.

Der Vergleicher 43 ₁ gibt einen Vergleichsausgangswert A auf der Basis des Vergleichsergebnisses aus. Wenn die Zeitsteuerung der vorauseilenden Flanke als i₁ festgelegt ist und wenn die Zeit steuerung der wahrscheinlichsten, vorauseilenden Flanke als i₂ festgelegt ist, wird der Vergleichsausgangswert A wie folgt be stimmt. Wenn i₁ < i₂ ist, gibt der Vergleicher 43 ₁ -1 als Ver gleichsausgangswert A aus. Wenn i₁ = i₂ ist, gibt der Vergleicher 43 ₁ 0 als Vergleichsausgangswert A aus. Und, wenn i₁ < i₂ ist, gibt der Vergleicher 43 ₁ +1 als Vergleichsausgangswert A aus.

Die Additionsschaltung 44 ₁ addiert den Vergleichsausgangswert A und den ganzzahligen Wert C, der durch das Register 45 ₁ gehalten wird, um einen Additionswert B an das Register 45 ₁ ausgeben zu können. Das Register 45 ₁ fängt bzw. holt den Additionswert B, um den ganzzahligen Wert C, der darin gehalten ist, auf den Additi onswert B setzen zu können, wenn das Flankendetektionssignal e₁ auf hohes Niveau hochgezogen wird. Das Register 45 ₁ gibt den ganzzahligen Wert C an die Einstellschaltung 46 ₁ für die wahr scheinlichste Flankenzeitsteuerung aus.

Die Einstellschaltung 46 ₁ für die wahrscheinlichste Flankenzeit steuerung gibt ein Einstellbefehlssignal k₁ zum Befehlen der Einstellung der Zeitsteuerung der wahrscheinlichsten, vorausei lenden Flanke an die Flankenzeitsteuerungsspeicherschaltung 42 ₁ in Antwort auf den ganzzahligen Wert C aus. Wenn der ganzzahlige Wert C eine vorgegebene, obere Grenze erreicht, gibt die Ein stellschaltung 46 ₁ für die wahrscheinlichste Flankenzeitsteu erung ein Einstellbefehlssignal k₁ zum Befehlen des Erhöhens der Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke um 1 an die Flankenzeitsteuerungsspeicherschaltung 42 ₁ aus. Wenn der ganzzahlige Wert C eine vorgegebene, untere Grenze erreicht, gibt die Einstellschaltung 46 ₁ für die wahrscheinlichste Flan kensteuerung das Einstellbefehlssignal k₁ zum Befehlen des Ab senkens der Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke um 1 aus.

Die Flankenzeitsteuerungsspeicherschaltung 42 ₁ wird erhöht oder abgesenkt, um die Zeitsteuerung der wahrscheinlichsten, vor auseilenden Flanke darin auf der Basis des Einstellbefehlssig nals k₁ einstellen zu können.

Aus den vorstehend erwähnten Abläufen bestimmt der Zeitsteu erungsberechner 4₁ für die wahrscheinlichste, vorauseilende Flanke die wahrscheinlichste, vorauseilende Flanke des Eingangs signals a, während der Einfluss von Rauschen und Jitter auf das Eingangssignal a reduziert wird.

Der Zeitsteuerungsberechner 4 ₂ für die wahrscheinlichste, na cheilende Flanke bestimmt auch die Zeitsteuerung der wahrschein lichsten, nacheilenden Flanke, die am wahrscheinlichsten für die Zeitsteuerung der nacheilenden Flanke des Eingangssignals a ist, auf der Basis der spätesten bzw. neuesten bzw. letzten Zeitsteu erung der nacheilenden Flanke, die durch den Zeitsteuerungsde tektor 2₂ für nacheilende Flanke detektiert worden ist.

Die wahrscheinlichste Zeitsteuerung der nacheilenden Flanke wird auch in n-Zustände auf die gleiche Art und Weise quantisiert, wie die Zeitsteuerung der nacheilenden Flanke, die durch den Zeitsteuerungsdetektor 2 ₂ für nacheilende Flanke detektiert wird, quantisiert wird, und wird durch eine ganze Zahl zwischen 0 und n-1 wiedergegeben.

Der Zeitsteuerungsberechner 4 ₂ für die wahrscheinlichste, na cheilende Flanke führt den nachfolgenden Betrieb aus. Die Zeit steuerung der wahrscheinlichsten, nacheilenden Flanke wird in der Zeitsteuerungsspeicherschaltung 42 ₂ gespeichert. Der Flan kenvergleicher 43 ₂ vergleicht die Zeitsteuerung der wahrschein lichsten, nacheilenden Flanke mit der spätesten bzw. letzten Zeitsteuerung der nacheilenden Flanke, die durch den Zeitsteu erungsdetektor 2 ₂ für nacheilende Flanke detektiert worden ist.

Die wahrscheinlichste Zeitsteuerung der nacheilenden Flanke wird schrittweise bzw. allmählich eingestellt.

Der Zeitsteuerungsberechner 4 ₂ für die wahrscheinlichste, na cheilende Flanke enthält einen Flankenzeitsteuerungsvergleicher 41 ₂ und eine Flankenzeitsteuerungsspeicherschaltung 42 ₂, wie in Fig. 8 gezeigt ist. Der Flankenzeitsteuerungsvergleicher 41 ₂ hat einen Vergleicher 43 ₂, eine Additionsschaltung 44 ₂, ein Register 452 und eine Einstellschaltung 46 ₂ für die wahrscheinlichste Flankensteuerung. Wie in Fig. 8 gezeigt ist, ist der Schal tungsaufbau des Zeitsteuerungsberechners 4 ₂ für die wahrschein lichste, nacheilende Flanke identisch zu dem Aufbau des Zeit steuerungsberechners 4 ₁ für die wahrscheinlichste, vorauseilende Flanke mit der Ausnahme, dass die Signale, die von dem Zeitsteu erungsberechner 4 ₂ für die wahrscheinlichste, nacheilende Flanke ausgegeben werden bzw. ihm eingegeben werden unterschiedlich sind. Auch der Betrieb des Zeitsteuerungsberechners 4 ₂ für die wahrscheinlichste, nacheilende Flanke ist identisch zu dem des Zeitsteuerungsberechners 4 ₁ für die wahrscheinlichste, vorausei lende Flanke mit der Ausnahme der Signale, die dem Zeitsteu erungsberechner 4 ₂ für die wahrscheinlichste, nacheilende Flanke eingegeben bzw. von diesem ausgegeben werden.

Anstelle der Eingabe der Zeitsteuerungssignale c₀-c_n-1 für die vorauseilende Flanke werden die Zeitsteuerungssignale d₀-d_n-1 für die nacheilende Flanke dem Zeitsteuerungsberechner 4 ₂ für die wahrscheinlichste, nacheilende Flanke eingegeben. Der Zeitsteu erungsberechner 4 ₂ für die wahrscheinlichste, nacheilende Flanke stellt die Zeitsteuerung der wahrscheinlichsten, nacheilenden Flanke, die in der Flankenzeitsteuerungsspeicherschaltung 42 ₂ gespeichert ist, auf der Basis der Zeitsteuerungssignale d₀-d_n-1 für nacheilende Flanke ein.

Die Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke und die Zeitsteuerung der wahrscheinlichsten, nacheilenden Flan ke, die in den Flankenzeitsteuerungsspeicherschaltungen 42 ₁ bzw. 42 ₂ gespeichert sind, werden der Taktauswahlschaltung 5 bei dem Zeitsteuerungssignal h₁ der wahrscheinlichsten, vorauseilenden Flanke bzw. bei dem Zeitsteuerungssignal h₂ der wahrschein lichsten, nacheilenden Flanke zugesendet.

Die Taktauswahlschaltung 5 wählt das geeignetste Taktsignal für den Abtastbetrieb des Eingangssignals a aus den Taktsignalen CLK₀-CLK_n-1 auf der Basis bzw. in Abhängigkeit von der Zeitsteu erung der wahrscheinlichsten, vorauseilenden Flanke und der Zeitsteuerung der wahrscheinlichsten, nacheilenden Flanke aus. Die Taktauswahlschaltung 5 wählt ein Taktsignal aus den Taktsig nalen CLK₀-CLK_n-1 derart aus, dass die Zeitsteuerung der vor auseilenden Flanke des ausgewählten Taktsignals am nächsten zu der Mitte zwischen der Zeitsteuerung der wahrscheinlichsten, vorauseilenden Flanke und der Zeitsteuerung der wahrschein lichsten, nacheilenden Flanke ist.

Es wird nun angenommen, dass das ausgewählte Taktsignal ein Taktsignal CLK_x ist,
wenn k₁ ≧ k₂, x = [(k₁+k₂+n)/2],
wenn k₁ < k₂, x = [(k₁+k₂)/2],
wobei k₁ die Zeitsteuerung der wahrscheinlichsten, vorauseilen den Flanke ist und worin k₂ die Zeitsteuerung der wahrschein lichsten, nacheilenden Flanke ist und worin [X] die Gauss'sche Notation ist, die die maximale ganze Zahl ergibt, die nicht x überschreitet.

Die Taktauswahlschaltung 5 wählt eines der Taktsignale CLK₀-CLK_n-1 aus, um ein Taktauswahlsignal 1, das das ausgewählte Takt signal CLK_x angibt, an die Ausgangsschaltung 6 auszugeben.

Die Ausgangsschaltung 6 gibt das ausgewählte Taktsignal CLK_x als das Auswahltaktsignal f aus. Zudem gibt die Ausgangsschaltung 6 eines der Abtastsignale b₀ bis b_n-1 als Datenwiedergabesignal g auf der Basis des Auswahltaktsignals f aus. Das Datenwiederga besignal g ist im wesentlichen identisch zu einem Signal, das durch das Abtasten des Eingangssignals a mit dem ausgewählten Taktsignal erzeugt wird. Das heißt, dass, wenn angenommen wird, dass der ausgewählte Takt gleich dem Taktsignal CLK_x ist, die Ausgangsschaltung 6 ein Abtastsignal b_x aus den Abtastsignalen b₀ bis b_n-1 als das Datenwiedergabesignal g ausgibt. Das Datenwie dergabesignal g ist das Signal, das synchron zu dem Taktsignal CLK_x ist, in dem die ursprüngliche Wellenform des Eingangssig nals a wiedergegeben ist.

Wie zuvor erwähnt wurde, erzeugt die Vorrichtung der Aus führungsform der Erfindung das Taktsignal f, das synchron zu dem Eingangssignal a ist. Zudem tastet die Vorrichtung das Eingangs signal a auf der Basis des Taktsignals f ab und reproduziert die Wellenform des Eingangssignals a.

In dieser Ausführungsform der Erfindung ist die Signalwiederqa beschaltung 3 nur in Betrieb, wenn die vorauseilende Flanke und die nacheilende Flanke in dem Eingangssignal a detektiert wer den. Wenn die vorauseilende Flanke und die nacheilende Flanke nicht in dem Eingangssignal a detektiert werden, ist die Signal wiedergabeschaltung 3 nicht in Betrieb. Der Verbrauch an elek trischer Energie wird somit in der Vorrichtung der Erfindung re duziert bzw. unterdrückt.

Zweite Ausführungsform

Fig. 9 zeigt eine Vorrichtung gemäß einer zweiten Ausführungs form der vorliegenden Erfindung. Der Aufbau der Vorrichtung in der zweiten Ausführungsform ist identisch zu dem Aufbau der Vor richtung der ersten Ausführungsform mit der Ausnahme, dass der Zeitsteuerungsdetektor 2 ₁ für die vorauseilende Flanke und der Zeitsteuerungsdetektor 2 ₂ für die nacheilende Flanke durch einen Zeitsteuerungsdetektor 7 ₁ für die vorauseilende Flanke bzw. durch einen Zeitsteuerungsdetektor 7 ₂ für die nacheilende Flanke ersetzt sind.

Der Zeitsteuerungsdetektor 7 ₁ für die vorauseilende Flanke de tektiert die Zeitsteuerung der vorauseilenden Flanke des Ein gangssignals a, um Detektionssignale c₀'-c_n-1' für die vorausei lenden Flanke ausgeben zu können, die die Zeitsteuerung der vor auseilenden Flanke des Eingangssignals a angeben.

Die Zeitsteuerungsdetektionssignale für vorauseilende Flanke c₀'-c_n-1', die durch den Zeitsteuerungsdetektor 7₁ für vorausei lende Flanke ausgegeben werden, sind unterschiedlich zu den Zeitsteuerungssignalen c₀-c_n-1 für die vorauseilende Flanke der ersten Äusführungsform der Erfindung. Die Zeitsteuerungsdetekti onssignale c₀'-c_n-1' für vorauseilende Flanke werden so lange un verändert gelassen bzw. beibehalten, bis das Eingangssignal a von dem niedrigen Niveau auf das hohe Niveau ansteigt. Das heißt, dass die Zeitsteuerungsdetektionssignale c₀-c_n-1 für vor auseilende Flanke, die durch den Zeitsteuerungsdetektor 2₁ für vorauseilende Flanke ausgegeben wurden, zurück auf das niedrige Niveau in Synchronisation mit den Taktsignalen CLK₀-CLK_n-1 keh ren, wenn das Eingangssignal a auf das niedrige Niveau zurück kehrt. Andererseits werden die Zustände der Zeitsteuerungsdetek tionssignale c₀ ^'-C_n-1' der vorauseilenden Flanke, die von dem Zeitsteuerungsdetektor 7 ₁ für vorauseilende Flanke ausgegeben werden, nicht geändert, bis die vorauseilende Flanke in dem Ein gangssignal a detektiert wird. Dies erhöht die Toleranz der Be triebszeitsteuerung der Signalwiedergabeschaltung 3 zum Einfan gen und Verarbeiten der Zeitsteuerungsdetektionssignale c₀'-c_n-1' dar vorauseilenden Flanke und stabilisiert deshalb den Betrieb der Signalerzeugungsschaltung 3.

Fig. 10 zeigt den Zeitsteuerungsdetektor 7₁ für die vorauseilen de Flanke. Der Zeitsteuerungsdetektor 7₁ für die vorauseilende Flanke hat UND-Gatter 71 ₀-71 _n-1, D-Flip-Flops 72 ₀-72 _n-1, ein ODER- Gatter 73, Inverter 74 ₁, 74 ₂, D-Flip-Flops 75 ₀-75 _n-1 und Inverter 76 ₁, 76 ₂.

Ein invertiertes Signal des Abtastsignals b_i und das Abtastsig nal b_i+1, die durch die Abtastschaltung 1 ausgegeben werden, wer den dem UND-Gatter 71 _i eingegeben. Hier ist i eine ganze Zahl zwischen 0 und n-1.

Zum Beispiel werden in dem Fall von i = 0 das Abtastsignal b₁ und das invertierte Abtastsignal b₀ dem UND-Gatter 71 ₀ eingege ben. Es wird hier darauf hingewiesen, dass das Abtastsignal b_n das Abtastsignal b₀ bedeutet. Das heißt, dass das Abtastsignal b₀ und das invertierte Abtastsignal b_n-1 dem UND-Gatter 71 _n-1 einge geben werden. Die Ausgänge der UND-Gatter 71 ₀-71 _n-1 sind mit den entsprechenden Datenanschlüssen D der D-Flip-Flops 72 ₀-72 _n-1 ver bunden.

Die Taktsignale CLK₀-CLK_n-1 werden den indexzugeordneten Taktan schlüssen CLK der D-Flip-Flops 72 ₀-72 _n-1 eingegeben. Die D-Flip- Flops 72 ₀-72 _n-1 speichern die jeweils zugeordneten Ausgangssigna le der UND-Gatter 71 ₀-71 _n-1 in Synchronisation mit der vorausei lenden Flanke der entsprechenden Taktsignale CLK₀-CLK_n-1 zwi schen.

Die Ausgangsanschlüsse Q der D-Flip-Flops 72 ₀-72 _n-1 sind mit den Eingängen des ODER-Gatters 73 verbunden. Ein Ausgang des ODER- Gatters 73 ist mit einem Eingang des Inverters 74 ₁ verbunden. Ein Ausgang des Inverters 74 ₁ ist mit einem Eingang des Inver ters 74 ₂ verbunden. Ein Ausgang des Inverters 74 ₂ ist mit den Taktanschlüssen CLK der D-Flip-Flops 75 ₀-75 _n-1 verbunden.

Die Inverter 74 ₁, 74 ₂ verzögern das Signal, das von dem ODER-Gat ter 73 ausgegeben wird, um eine bestimmte Verzögerungszeit der art, dass die D-Flip-Flops 75 ₀-75 _n-1 die Signale, die von den Ausgangsanschlüssen Q der D-Flip-Flops 72 ₀-72 _n-1 ausgegeben wer den, bei geeigneten Timings zwischenspeichern.

Die Datenanschlüsse D der D-Flip-Flops 75 ₀-75 _n-1 sind mit den Ausgangsanschlüssen Q der D-Flip-Flops 72 ₀-72 _n-1 entsprechend verbunden. Die D-Flip-Flops 75 ₀-75 _n-1 geben die Zeitsteuerungsde tektionssignale c_0' bis c_n-1' für vorauseilende Flanke von den Ausgangsanschlüssen aus.

Ein Ausgang des Inverters 74 ₂ ist mit einem Eingang des Inver ters 76 ₁ verbunden. Ein Ausgang des Inverters 76 ₁ ist mit einem Eingang des Inverters 76 ₂ verbunden. Ein Flankendetektionssignal e₁' wird von einem Ausgang des Inverters 76 ₂ ausgegeben.

Die Inverter 76 ₁, 76 ₂ verzögern das Signal, das von dem Inverter 74 ₂ ausgegeben wird, um eine bestimmte Verzögerungszeit derart, dass die Signalwiedergabeschaltung 3 die Zeitsteuerungsdetekti onssignale für die vorauseilende Flanke c₀'-c_n-1' zu geeigneten Zeiten oder Timings zwischenspeichern.

Die Zeitsteuerungsdetektionssignale c₀-c_n-1' für vorauseilende Flanke, die die Zeitsteuerung der vorauseilenden Flanke des Ein gangssignals a angeben, werden zu der Signalwiedergabeschaltung 3 ausgegeben.

Andererseits zeigt Fig. 11 den Aufbau des Zeitsteuerungsdetek tors 7₂ für nacheilende Flanke. Der Zeitsteuerungsdetektor 7₂ für nacheilende Flanke hat UND-Gatter 81 ₀-81 _n-1, D-Flip-Flops 82 ₀-82 _n-1, ein ODER-Gatter 83, Inverter 84 ₁, 84 ₂, D-Flip-Flops 85 ₀-85 _n-1 und Inverter 86 ₁, 86 ₂.

Der Zeitsteuerungsdetektor 7 ₂ für die nacheilende Flanke hat einen Aufbau, der identisch zu dem Aufbau des Zeitsteuerungsde tektors 7 ₁ für vorauseilende Flanke ist, und führt einen identi schen Betrieb aus, mit der Ausnahme, dass der Zeitsteuerungsde tektor 7 ₂ für nacheilende Flanke die Zeitsteuerung der nachei lenden Flanke des Eingangssignals a detektiert, um Zeitsteu erungssignale d₀'-d_n-1' zu erzeugen, die die Zeitsteuerungen der nacheilenden Flanken angeben. Eine detaillierte Erläuterung des Zeitsteuerungsdetektors 7 ₂ für nacheilende Flanke braucht des halb nachfolgend nicht gegeben werden.

In der Vorrichtung der zweiten Ausführungsform der vorliegenden Erfindung wird der Verbrauch an elektrischer Energie ähnlich wie bei der Vorrichtung der ersten Ausführungsform der Erfindung re duziert bzw. unterdrückt. Die Vorrichtung der zweiten Aus führungsform hat zudem eine gegenüber der Vorrichtung der ersten Ausführungsform verbesserte Betriebsstabilität.

Wie beschrieben wurde, reduziert die vorliegende Erfindung den Verbrauch an elektrischer Energie der Vorrichtung, die den Be trieb auf der Basis der Flankenzeitsteuerung ausführt.

Die vorliegende Erfindung stabilisiert auch den Betrieb der Vor richtung, die den Betrieb auf der Basis der Flankenzeitsteuerung ausführt.

Die vorliegende Erfindung betrifft eine Vorrichtung zum Detek tieren von Flanken eines Eingangssignals, um eine Signalverar beitung auf der Basis von Flankenzeitsteuerungen ausführen zu können, und sie ist zum Detektieren einer Flankenzeitsteuerung eines Eingangssignals und zum Arbeiten auf der Basis der Flan kenzeitsteuerung vorgesehen, während ihr Energieverbrauch redu - ziert ist. Die Vorrichtung weist eine Flankendetektionsschaltung 1, 2 ₁, 2 ₂, die Flanken eines Eingangssignals a detektiert, um ein Flankenzeitsteuerungswiedergabesignal c₀-c_n-1, d₀-d_n-1 zu erzeu gen, das Flankenzeitsteuerungen bzw. Timings der Flanken wieder gibt, und eine Signalverarbeitungsschaltung 3 auf, die auf ein Flankenzeitsteuerungswiedergabesignal c₀-c_n-1, d_0-d_n-1 antwortet. Die Flankendetektionsschaltung 1, 2 ₁, 2 ₂ gibt ein Freigabesignal e₁, e₂ aus, um die Signalverarbeitungsschaltung 3 für den Betrieb freizugeben, wenn die Flankendetektionsschaltung 1, 2 ₁, 2 ₂ eine der Flanken findet. Die Signalverarbeitungsschaltung 3 führt eine Signalverarbeitung des Flankenzeitsteuerungswiedergabesig nals c_0-c_n-1, d₀-d_n-1 in Antwort auf das Freigabesignal e₁, e₂ aus.

Obwohl die vorliegende Erfindung in ihrer bevorzugten Aus führungsform mit einem bestimmten Genauigkeitsgrad beschrieben worden ist, wird darauf hingewiesen, dass die vorliegende Offen barung der bevorzugten Ausführungsformen in Einzelheiten des Aufbaus geändert werden kann und dass eine Kombination und die Anordnung von Teilen ausgeführt werden kann, ohne dass vom Schutzbereich der Erfindung, wie er nachfolgend beansprucht wird, abgewichen wird.

Claims

1. Vorrichtung, die aufweist:
eine Flankendetektionsschaltung (1; 2 ₁, 2 ₂, 7 ₁, 7 ₂), die Flanken eines Eingangssignals (a) detektiert, um ein Flankenzeitsteu erungswiedergabesignal (c₀-c_n-1, d_0-d_n-1, c₀'-c_n-1', d₀'-d_n-1') zu erzeugen, das die Flankenzeitsteuerungen bzw. Flankentimings der Flanken wiedergibt;
eine Signalverarbeitungsschaltung (3), die auf das Flankenzeit steuerungswiedergabesignal (c_0-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀'-d_n-1') antwortet, wobei
die Flankendetektionsschaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) ein Freiga besignal (e₁, e₂, e₁', e₂') ausgibt, um die Signalverarbeitungs schaltung (3) für den Betrieb freizugeben, wenn die Flankende tektionsschaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) eine der Flanken findet;
die Signalverarbeitungsschaltung (3) eine Signalverarbeitung des Flankenzeitsteuerungswiedergabesignals (c₀-c_n-1, d₀-d_n-1, c₀'- c_n-1', d₀'-d_n-1') in Antwort auf das Freigabesignal (e₁, e₂, e₁', e₂') ausführt.

2. Vorrichtung nach Anspruch 1, worin die Flankendetektions schaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) die Flankenzeitsteuerungen quan tisiert, um die Flankenzeitsteuerungen in dem Flankenzeitsteu erungswiedergabesignal (c₀-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀'-d_n-1') wie derzugeben.

3. Vorrichtung nach Anspruch 1, worin das Freigabesignal (e₁, e₂, e₁', e₂') aus Rechteckimpulsen mit einer Impulsweite besteht, die größer als ein vorgegebener Wert ist.

4. Vorrichtung nach Anspruch 1, worin die Flankendetektions schaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) die Flanken in Synchronisation mit einem Taktsignal (CLK₀-CLK_n-1) detektiert und die Impulsweite größer als ein Zyklus bzw. eine Periode des Taktsignals (CLK₀- CLK_n-1) ist.

5. Vorrichtung nach Anspruch 1, worin die Flankendetektions schaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) das Freigabesignal (e₁, e₂, e₁', e₂') auf der Basis des Flankenzeitsteuerungswiedergabesignals (c₀-c_n-1, d₀-d_n-1, c₀'-C_n-1', d0'-d_n-1') erzeugt.

6. Vorrichtung nach Anspruch 1, worin die Flankendetektions schaltung (1, 7 ₁, 7 ₂) einen Zustand des Flankenzeitsteuerungswie dergabesignals (c₀'-c_n-1', d₀'-d_n-1') nur ändert, wenn die Flan kendetektionsschaltung (1, 7 ₁, 7 ₂) die Flanken detektiert.

7. Vorrichtung nach Anspruch 1, worin die Flankendetektions schaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) aufweist:
eine Vielzahl von Abtastschaltungen (1 ₀-1 _n-1), von denen jede auf eines der Taktsignale (CLK₀-CLK_n-1) reagiert, zum Abtasten des Eingangssignals (a) in Synchronisation mit einem der Taktsignale (CLK₀-CLK_n-1), um ein Abtastsignal (b₀-b_n-1) zu erzeugen, wobei die Taktsignale unterschiedliche Phasen zueinander haben, und
eine Flankenzeitsteuerungsbestimmungsschaltung (2 ₁, 2 ₂, 7 ₁, 7 ₂), die das Flankenzeitsteuerungswiedergabesignal (c₀-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀'-d_n-1') auf der Basis der Abtastsignale (b₀-b_n-1) er zeugt, die von der Vielzahl von Abtastschaltungen (1 ₀-1 _n-1) emp fangen werden, wobei die Flankenzeitsteuerungsbestimmungsschal tung (2 ₁, 2 ₂, 7 ₁, 7 ₂) die Flankenzeitsteuerungen in Abhängigkeit davon bestimmen, ob zwei der Abtastsignale (b₀-b_n-1) unterschied liche Werte angeben.

8. Taktsignalwiedergabeschaltung, die aufweist:
eine Flankendetektionsschaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂), die Flanken eines Eingangssignals (a) detektiert, um ein Flankenzeitsteu erungswiedergabesignal (c₀-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀'-d_n-1') zu erzeugen, das Flankenzeitsteuerungen der Flanken wiedergibt;
eine Taktsignalausgangsschaltung (3), die auf die Flankenzeit steuerungswiedergabesignale (c₀-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀'-d_n-1') reagiert, zum Erzeugen eines weiteren Taktsignals (f), das mit dem Eingangssignal (a) synchronisiert ist, worin
die Flankendetektionsschaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂), ein Freiga besignal (e₁, e₂, e₁', e₂') ausgibt, um die Taktsignalausgangs schaltung (3) für den Betrieb freizugeben, wenn die Flankende tektionsschaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) eine der Flanken findet.

9. Taktsignalwiedergabeschaltung nach Anspruch 8, worin die Taktsignalausgangsschaltung (3) eines aus der Vielzahl von Takt signalen (CLK₀-CLK_n-1), die unterschiedliche Phasen zueinander haben, auf der Basis des Flankenzeitsteuerungswiedergabesignals (c_0-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀-d_n-1') auswählt und dieses eine aus der Vielzahl von Taktsignalen (CLK₀-CLK_n-1) als das weitere Taktsignal (f) ausgibt.

10. Taktsignalwiedergabeschaltung nach Anspruch 8, worin die Flanken eine vorliegende bzw. gegenwärtige Flanke, die die spä teste bzw. neueste oder letzte der Flanken ist, und eine vergan gene Flanke haben, die vor der vorliegenden Flanke detektiert worden ist, und
worin die Taktsignalausgangsschaltung (3) aufweist:
eine Speicherschaltung (41 ₁, 41 ₂), die eine Zeitsteuerung bzw. ein Timing der vergangenen Flanke speichert, wobei das weitere Taktsignal (f) auf der Basis der Flankenzeitsteuerungen der vor liegenden Flanke und der vergangenen Flanke ausgegeben wird.

11. Signalwiedergabeschaltung, die aufweist:
eine Flankendetektionsschaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂), die Flanken eines Eingangssignals (a) detektiert, um ein Flankenzeitsteu erungswiedergabesignal (c₀-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀'-d_n-1') zu erzeugen, das die Flankenzeitsteuerungen bzw. Flankentimings der Flanken wiedergibt;
eine Taktsignalausgangsschaltung (3), die auf das Flankenzeit steuerungswiedergabesignal (c₀-c_n-1, d₀-d_n-1, c₀'-c_n-1', d₀'-d_n-1') antwortet, zum Erzeugen eines weiteren Taktsignals (f), das mit dem Eingangssignal (a) synchronisiert ist; und
eine Wiedergabesignalausgangsschaltung (1, 3), die das Eingangs signal mit dem weiteren Taktsignal (f) abtastet, um ein Wieder gabesignal bzw. ein reproduziertes Signal (g) auszugeben, worin
die Flankendetektionsschaltung ein Freigabesignal (e₁, e₂) aus gibt, um die Taktsignalausgangsschaltung (3) für den Betrieb freizugeben, wenn die Flankendetektionsschaltung (1, 2 ₁, 2 ₂, 7 ₁, 7 ₂) eine der Flanken findet.

12. Verfahren zum Betreiben einer Vorrichtung, das aufweist:
Detektieren von Flanken eines Eingangssignals;
Ausgeben eines Flankenzeitsteuerungswiedergabesignals, das Flan kenzeitsteuerungen der Flanken wiedergibt;
Ausgeben eines Freigabesignals, wenn eine der Flanken detektiert wird; und
Freigeben einer Schaltung für den Betrieb in Antwort auf das Flankenzeitsteuerungswiedergabesignal.

13. Verfahren nach Anspruch 12, worin die Schaltung ein Taktsig nal, das mit dem Eingangssignal synchronisiert ist, auf der Ba sis der Flankenzeitsteuerungen bzw. Flankentimings ausgibt.