JPH0260323A - 情報変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル信号を記録または伝送する際に
、その記録系または伝送系に適した信号に変換する場合
などに用いて好適な情報変換方式％式％ 〔従来の技術〕 一般に、回転トランスを介して記録される系では、低域
周波数成分を伝送するのが困難なために、できるだけ低
周波の電力スペクトラム成分が小さいＤ　Ｃ７１Ｊ−の
変調方式が望ましく、また、Ｔｗ・Ｔｍ１ｎ　　（但し
、Ｔｗは検出ウィンド幅、Ｔ　ｍ　ｉ　ｎは最小磁化反
転間隔）が大きく、高密度記録が可能なことが望ましい
。

さらに、符号量干渉によるピークシフトが小さく、かつ
、信号の重ね書きによるオーバライド特性を良くするた
め、Ｔｍａｘ／Ｔｍ１ｎ　（但し、Ｔｍａｘは最大磁化
反転間隔）が小さいことが望ましい。

また、高域成分をなるべく少なくするため、Ｔｍ１ｎが
大きいことが望まれる。

従来、ディジタルＶＴＲ（ビデオ−テープ・レコーダ）
など、高密度記録の変調方式として、電子通信学会技術
研究報告ＭＲ８６−５に示された８−１４変調方式、特
開昭６０−４８６４６号公報に示された８−１０変調方
式があった。

このうち、前者の８−１４変調方式の場合は、データを
８ビット単位で１４ビットのコードに変換するものであ
り、デンシティレシオ（ＤＲ）は１．１４と従来の一般
的なＭＦＭ変調の１，０よりも高密度であり、かつＤＣ
フリーである。

変調アルゴリズムに関しては、Ｄ　Ｓ　Ｖ　（Ｄｉｇｉ
ｔａｌＳｕｍ　Ｖａｒｉａｔｉｏｎ　）は変調コード列
をＮＲＺ　Ｉ変換した後の波形がハイレベルのとき「１
」（正極性）ローレベルのとき「−１Ｊ（負極性）と定
め、ＮＲＺＩ変換はローレベルより開始する。

また、ＣＤ　Ｓ　（Ｃｏｄｅｗｏｒｄ　Ｄｉｇｉｔａｌ
　Ｓｕｍ）は一つの変調コード内のＤＳＶであり、ＤＳ
ＶとＣＤＳの対応はＮＲＺ　Ｉ変換を行う際の開始点の
極性に依存する。

８−１４変調コードの割り当は次のようにしている。

（１１ＣＤ８が「０」の変調コードに対しては、データ
と１対１に対応する。

（２１ＣＤ８が「０」以外の変調コードについては、Ｃ
ＤＳが正と負の変調コードを１組としてデータと対応す
る。この変調コードの組み合わせは、ＣＤＳが 「＋２」と「−４」 「＋２」と「−６」 「−２」と「＋４」 「−２」と「＋６」 である。

１対２対応のコード選択はＤＳＶの絶対値が小さくなる
ように、直前のＤＳＶと極性を参照して行う。

一方、上記公報による８−１０変調方式は、ｍビットの
情報をｍより大きいｎビットの情報に変換する場合に、
ｎビットの情報はＮＲＺ　Ｉ変換後の信号において、同
じレベルの連続が４ビット以下になるようにするととも
に、ｎビット中の直流の蓄積がＯに固定された第１の組
み合わせと、直流の蓄積が０であってコントロール可能
な第２の組み合わせと、直流の蓄積を２以下にコントロ
ール可能な第３の組み合わせとし、ｍビットの情報が上
記条件で選ばれた組み合わせと１対１で対応するととも
に、第１．第２の組み合わせが用いられるとき、その直
流の蓄積の正・負の符号が記憶され、次に第２．第３の
組み合わせが用いられるとき、その直流の蓄積が上記記
憶とは逆の方向となるように、次の第２．第３の組み合
わせの先頭ビットを置換するものである。

次の第１表は上記８−１４変調方式、８−１０変調方式
および後述するこの発明の方式のパラメータを比較して
示したものである。

〈第　１　表〉 〔発明が解決しようとする課題〕 従来の情報変換方式は以上のように構成されているので
８−１４変調においては、Ｔｍａｘ／Ｔｍ１ｎが４．５
と大きいため、符号量干渉によるピークシフトが起こり
やすく、かつ、信号の重ね書きによるオーバライド特性
が悪くなる。

また、８−１０変調方式においては、Ｔｍ１ｎ　が０．
８　Ｔ　（但しデータクロック周期）と小さいため、符
号量干渉が大きくなり、またＴｖｒＴｍｉｎが０．６４
とやや小さいため、高密度化においても若干問題があっ
た。

この発明は上記のような問題点を解消するためになされ
たもので、Ｔｍａｘ　　およびＴｍａｘ／Ｔｍ１ｎ　　
において、８−１４変調方式よりも小さく、Ｔｍ１ｎお
よびＴｗｌｌＴｍｉｎにおいて、８−１０変調方式より
も大きい情報変換方式を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る情報変換方式は、ｍビットの入力データ
をｎビットのコードに変換するに際し、連続する前１ビ
ットのコードパターンを検知する演算器と、このコード
パターンとｍビットの入力データより、変換するｎビッ
トのコードの選択および最上位ビットの反転を行う符号
器とを設けたものである。

〔作　用〕

この発明における演算器は変換された連続する前１ビッ
トのコードパターンを検知し、この検知したコードパタ
ーンとｍビットの入力データを符号器に入力してｎビッ
トの符号に変換し、その変換するコードの選択および最
上位ビットの反転を行うことにより、Ｔｍａｘ／Ｔｍ１
ｎ　＝　４．０　、　ＴｗｖＴｍｉｎ＝０．６５３とな
る符号列を構成する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は入力データ２（シリアルデータ）を８
ピツトシフトレジスタ４に順次シフトさせるためのビッ
トクロック、３は入力データ２０８ビット毎にデータを
ラッチするためのラッチクロックである。

５は変換しようとする元データの後続の入カデタと直前
の変換されたコードの最後のビットと直前の極性および
ＣＤＳより、後に記す第２図（ａｌにおけるグループＡ
あるいはグループＢを選択するだめの１ビットの信号を
出力する演算器である。

６は上記ラッチクロック３により８ビットシフトレジス
タ４から出力される８ビットの入力データをラッチする
ラッチ、７はラッチ６にラッチされた入力データおよび
演算器５からの出力に応じて１４ビットのコード、６ビ
ットの極性、ＣＤＳ情報および選択されたコードの最上
位ビットを反転するための信号を出力する符号器である
。

８はこの符号器７から出力される１４ビットのコードと
演算器５の出力とのナンドをとる反転手段としてのＮＡ
ＮＤゲート、９はラッチクロック３により、符号器７か
ら出力される６ビットの極性、ＣＤＳ情報をラッチする
とともに、演算器５に出力するラッチ、１０はラッチク
ロック３により符号器７から出力される１４ビットの変
換コードの最上位ビットが［Ｊのとき、その最上位ビッ
トがＮＡＮＤゲート８で反転された変換コードをラッチ
し、また最上位ビットが「０」のとき、反転されずにラ
ッチするとともに、上記演算器５に１４ビットの変換コ
ードのうちの１ビットのブタを出力するラッチである。

また、１２はこのラッチ１０から出力される１４ビット
のバラレコードをシリアルに変換して出力するパラレル
シリアル変換器、１１はこのシリアル変換器１２で変換
されたコードを順次出力するためのチャンネルクロック
、１３はシリアル変換器１２で変換されたコードである
。

次に動作について説明する。いま、データ語長ｍ＝８．
符号長ｎ　＝　１４　＋　Ｔｍａｘ／Ｔｍ１ｎ　＝　４
．０　　となる符号（コード）を構成するとする。この
とき、ｄ（すなわち、任意の「１」と次の「１」の間の
最小の１０」の個数）＝１．Ｋ（すなわち、任意の「１
」と次の１１」の間の最大の「ｏ」の個数）＝７となる
。但し、符号はＮＲＺＩ（Ｆ）則を用いる。

ｄ＝１を満たすために、符号語のＭＳＢを必ずＯとし、
またに＝７を満たすために、符号語の００連続の最大数
をＭＳＢ側を４ビット以内、ＬＳＢ側を３ビット以内と
したとき、次の第２表に表わす個数の符号語が得られる
。

〈第　２　表〉 ここで、ＤＣフリーとなる符号を構成するためには、Ｃ
ＤＳの絶対値が同じものを同数とする必要がある。そこ
で、ＣＤＳが「−２」となるもののうち、８５個、「−
４」となるもののうち、４４個、「−６」となるものの
うち、１３個を符号語として用い、かつ、ＣＤＳ〜Ｏと
なるものを、ＣＤＳ＞ＯとＣＤＳ＜Ｏの符号語を対とし
て用いる。

このようにして得られた符号語をマツプ１とマツプ■と
に分けて構成し、符号系列形成に際してＤＳＶが減少す
るように、これらのマツプを切り換えて用いる。但し、
ＣＤ８＝０となるものに関しては、マツプＩ、マツプ■
の両方に用いる。

以上のように構成した場合、総符号語対は２５１組とな
り、８ビットのデータ（２５６個）に対し、５組不足す
る。そこで、上述の条件を満たさないもの、すなわちＬ
ＳＢ側４ビットを「０」（ＭＳＢは「Ｏ」）、かつｃｎ
ｓ＝ｏとなる符号語５個、ＭＳＢをｒＩＪ　（ＬＳＢ側
に「０」４個は続かない）、かつＣＤ５＝Ｏとなる符号
語５個を、それぞれ第２表に示されたＣＤ５＝Ｏとなる
符号語５個と対として用いる。

このようにして構成された変換コードの選択方法を次の
第２図（ａ）にコード変換表を第２図（ｂｌ〜（ｉｌに
示す。

この発明の一実施例による情報変換方式は、８ビットの
２進データを、変換された符号化データの前１ビットよ
り、１４ビットの符号化データに変換するものである。

以上の変換コードの組み合わせにより、この発明は、変
換された符号化データ中の任意の「１」と、次に来る「
１」との間の「０」の数の最小値が１、または最大値が
７、すなわち、Ｔｍ　ｉ　ｎ　が１．１４　Ｔ　＋　Ｔ
ｍａｘ　が４，５６　Ｔとなる符号化を実現することが
可能となる。

また、ＴｖｒＴｍｉｎは従来の８−１４変調方式と同じ
０．６５３であり、８−１０変調方式の０．６４よりも
大きく、高密度記録が可能である。しかも、Ｄ８Ｖの発
散範囲が±９とＤＣフリーである。

第３図は従来の８−１４変調方式、８−１０変調方式お
よびこの発明の一実施例による変換を行った場合につい
て示した図であり、第３図（ａｌは変換前の元データ、
第３図（ｂｌは第３図（ａｌに示した元データに従来の
８−１４変調を行った場合の変換後の符号化データ、第
３図（Ｃ１は第３図（ａｌの元データに従来の８−１０
変調を行った場合の変換後の符号化データ、第３図（ｄ
）は第３図（ａｔの元データにこの発明の一実施例によ
る変換を行った場合の変換後の符号化データを示す。

また、第４図は入力データ、変換後のコードおよび各ク
ロックのタイミングを示したタイミングチャートであり
、第４図（ａｌは入力データ、第４図（ｂ）はビットク
ロック、第４図（Ｃ１はラッチクロック、第４図（ｄｌ
はチャンネルクロック、第４図（ｅｌは変換されたコー
ドを示す。

次に第１図の動作について説明する。第４図＋ａ）に示
す入力データ２は第４図（ｂｌに示すビットクロック１
の立ち上がりに同期して８ビットシフトレジスタ４に次
々にシフトされる。

シフトレジスタ４から出力された８ビットのパラレルデ
ータは、ビットクロック１が８回立ち上がる毎に１回立
ち立がる第４図（Ｃ１に示すラッチクロック３によって
、ラッチ６にラッチされ、一方、演算器５にも８ビット
のパラレルデータがシフトレジスタ４から入力される。

ラッチ６からの出力８ビットおよび演算器５からの出力
１ビットは符号器７によって符号化され、１４ビットの
変換コード、６ビットの極性・ＣＤＳ情報および変換コ
ードの最上位ビット反転信号となる。

１４ビットの変換コードはその最上位ビット反転信号が
１１」のとき、その最上位ビットがＮＡＮＤゲート８に
よって反転され、ｒＯＪのときには最上位ビットが反転
されずに、ラッチ１０にラッチされた後、１４ビットパ
ラレルシリアル変換器１２に入り、第４図（ｄ）に示す
チャンネルクロック１１の立ち上がりに同期して第４図
（ｅｌに示すように、シリアルコードとして出力される
。

また、６ビットの極性・ＣＤ８情報はラッチクロック３
にしたがって、ラッチ９にラッチされた後、演算器５に
入力される。

一方、演算器５では、上記８ビットシフトレジスタ４か
ら出力された８ビットのパラレルデータ（すなわち、変
換を行う元データ）、上記ラッチ９から出力された６ビ
ットのデータ（すなわち、直前に変換されたコードの極
性・ＣＤＳ情報）、および上記ラッチ１０から出力され
た１４ビットの変換コードのうち１ビットのデータ（す
なわち、直前に変換されたコードの最後部１ビット）が
入力し、ラッチクロック３の立ち上がりに同期し、出力
１ビットが符号器７に入力される。

なお、上記実施例では、符号化の際、符号器７から極性
・ＣＤ８情報を出力していたが、これらを出力せず、変
換されたコードから演算により情報を得るような構成に
してもよい。

〔発明の効果〕 以上のように、この発明によれば、ｍビットの情報をｍ
より大なるｎビットの符号に変換するに際し、符号に変
換された連続する第１ビットのコードパターンを演算器
で検知し、その検知した信号とｍビットデータを利用し
て、ｎビットの符号の選択と最上位ビットの反転を符号
器で行い、変換された符号列内の任意の符号「１」と次
に現われる符号「１」との間に１個以上、７個以下の符
号「０」が存在する符号列を得るようにしてＴｍａｘ／
Ｔｍ１ｎ　＝　４．０　、　ＴｗｅＴｍｉｎ　−＝　０
．６５３となるように構成したので、ピークシフトが起
こりにくく、オーバライド特性も良く、また高密度記録
が可能となる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による情報変換方式のブロ
ック図、第２図ｆａｌは変換コードの選択方法を説明す
る説明図、第２図（ト）〜（ｉ）は変換コード表を示す
説明図、第３図はこの発明の情報変換方式および従来の
変調方式によるデータ変換の一例を示す説明図、第４図
は同上実施例における元デタ、変換コードおよび各クロ
ックのタイミングを表したタイミングチャートである。 示す。

Claims (1)

【特許請求の範囲】
1. パラレルのｍビットの入力データとこのｍビットの入力
   データからｍより大なるｎビットの符号に変換された直
   前の符号の最後のビットとその直前の極性とＣＤＳ情報
   から符号に変換された連続する前１ビットのコードパタ
   ーンを検知する演算器と、この演算器で検知された１ビ
   ットのコードパターンと上記ｍビットの入力データから
   上記直前の極性とＣＤＳ情報を出力するとともに上記ｎ
   ビットの符号に変換してその最上位ビットの反転を行い
   、この変換された符号列内の任意の符号「１」と次に現
   われる符号「１」との間に１個以上７個以下の符号「０
   」が存在する符号列を構成する符号器とを備えた情報変
   換方式。