JPH0666815B2 - 情報変換方式及びデータ復調方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル信号を記録又は伝送する際に、
その記録系又は伝送系に適した信号に前記ディジタル信
号を変換する情報変換方式及び該情報変換方式により変
換された符号列を元のディジタル信号に復調するデータ
復調方式に関するものである。

〔従来の技術〕

従来、ＶＴＲのＰＣＭ音声やディジタルオーディオテー
プレコーダ等における高密度記録を可能とした変調方式
を用いる情報変換方式としては、例えば特開昭６１−１
９６４６９号公報に示された８−１４変調方式を用いた
もの、また特開昭６０−４８６４６号公報に示された８
−１０変調方式を用いたものがあった。

ここで、前者の８−１４変調方式とは、変換したい情報
を８ビット単位に区切り、これを１４ビットのコード
（符号）に変換するＰＣＭ信号の変調方式の１つであ
る。しかして一般に、回転トランスを介して記録される
系では、低域周波数成分の処理が困難なために、できる
だけ低周波の電力スペクトラム成分が小さいＤＣフリー
の変調方式が望ましく、またＴ_w・_min（但し、Ｔ_wはジ
ッタにより再生信号の時間軸がゆれたとき、その符号誤
りを起こさない余裕度を表わす検出ウインドウ幅、Ｔ
_minは記録機構の分解能に対応する最小磁化反転間隔）
が大きく、高密度記録が可能なことが望ましい。更に、
符号間干渉によるピークシフトが小さく、且つ信号の重
ね書きによるオーバーライト特性を良くするため、Ｔ
_max／Ｔ_min（但し、Ｔ_maxは最大磁化反転間隔）が小さ
いことが望ましい。そして高域成分をなるべく少なくす
るために、Ｔ_maxが大きいことが望まれる。

第１０図には８−１４変調方式のＴ_min，Ｔ_max，Ｔ_max
／Ｔ_min，Ｔ_w，Ｔ_w・Ｔ_min，ＤＳＶ_max（但し、ＤＳＶ
とはDigital Sum Variationの略号であり、変調コード
列をＮＲＺＩ変換した後の波形がハイレベルのとき＋１
〈正極性〉、ロウレベルのとき−１〈負極性〉と定め、
前記変調コード列の各コード〈符号〉につき積分した値
を示す）の各値を示している。なお、ＣＤＳ（Codeword
Digital Sum）は、１つの上記変調コード内のＤＳＶを
指す（但し、ＮＲＺＩ変換はロウレベルより開始す
る）。

一方、８−１０変調方式とは、変換したい情報を８ビッ
ト単位に区切り、これを１０ビットのコード（符号）に
変換するＰＣＭ信号の変調方式の１つである。第１０図
にはそのＴ_min，Ｔ_max，Ｔ_max／Ｔ_min，Ｔ_w，Ｔ_w・Ｔ
_min，ＤＳＶ_maxの各値を示す。

〔発明が解決しようとする課題〕

従来の情報変換方式は以上のように構成されていたの
で、上記８−１４変調方式においては、Ｔ_max／Ｔ_minが
4.5と大きいため、符号間干渉によるピークシフトが起
こりやすく、かつ、信号の重ね書きによるオーバーライ
ト特性が悪くなる。また、８−１０変調方式において
は、Ｔ_minが0.8Ｔ（但し、Ｔはデータクロック周期）と
小さいため、符号間干渉が大きくなり、また、Ｔ_w・Ｔ
_minが0.64とやや小さいため、高密度化においても若干
問題があるなどの課題があった。

この発明は上記のような課題を解消するためになされた
もので、符号間干渉によるピークシフトが起こらず、オ
ーバーライト特性が良く、高密度記録が可能になる情報
変換方式及びこの情報変換方式により変換された符号列
を元の情報に復調するデータ復調方式を得ることを目的
とする。

〔課題を解決するための手段〕

第１の請求項に係る情報変換方式は、ｍビットのデータ
（情報）をｎビットのコード（符号列）に変換するに際
し、今回変換しようとする情報の直前に変換された符号
語、即ち、今回変換された情報に対する符号語の最下位
ビットを検出し、その検出結果、ＤＳＶ情報、極性情報
及び上記ｍビットのデータより、変換するｎビットのコ
ードを選択するとともに、最上位ビットの値の選択を行
うことで、変換される符号列内の任意の“１”と次に現
れる“１”との間に“０”が１個以上７個以下となるよ
うに制限し、かつＤＳＶを有限としたものであり、第２
の請求項に係るデータ復調方式は、第１の請求項にかか
る情報変換方式により変換されたｎビットのコード（符
号列）を該変換により構成されたデータ対応表から元の
ｍビットのデータ（情報）に復調するようにしたもので
ある。

〔作用〕

第１の請求項における情報変換方式は、今回変換使用と
する情報の直前に変換された符号語の最下位ビットを検
出し、次にその検出結果、ＤＳＶ情報、極性情報及び変
換しようとする情報より、変換するコードを選択すると
ともに、最上位ビットの値の選択を行うことにより、Ｔ
_max／Ｔ_min＝4.0、Ｔ_w・Ｔ_min＝0.653、かつＤＳＶの発
散が±９以内となるような符号列を構成し、換言すれ
ば、Ｔ_max及びＴ_max／Ｔ_minにおいて８−１４変調方式
より小さく、Ｔ_min及びＴ_w・Ｔ_minにおいて８−１０変
調方式より大きい符号列を構成する。

第２の請求項におけるデータ復調方式は、前記変換によ
り構成されたデータ対応表を用いることで、容易に元の
情報を復調できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。先
ず、第１の請求項に係る情報変換方式により変換される
符号列の特性につき説明する。

いま、データ語長ｍ＝８、符号長ｎ＝１４、Ｔ_max／Ｔ
_min＝4.0となる符号（コード）を構成するとする。この
とき、ｄ（即ち、任意の“１”と次の“１”の間の最小
の“０”の個数）＝１、ｋ（即ち、任意の“１”と次の
“１”の間の最大の“０”の個数）＝７となる。但し、
符号はＮＲＺＩ（Ｆ）則を用いる。

ｄ＝１を満たすために、符号語のＭＳＢ（最上位ビッ
ト）を必ず“０”とし、またｋ＝７を満たすために、符
号語の“０”の連続の最大数をＭＳＢ側で３ビット以
内、ＬＳＢ（最下位ビット）側で４ビット以内としたと
き、第１図に表わす個数の符号語が得られる。

ここでＤＣフリーとなる符号を構成するために、ＣＤＳ
が−２となるもののうち８５個及び＋２となる８５個、
−４となるもののうち４４個及び＋４となる４４個、−
６となるもののうち１３個及び＋６となる１３個、−
８，＋８となるそれぞれ２個を符号語として用い、か
つ、ＣＤＳ≠０となるものを、ＣＤＳ＞０とＣＤＳ＞０
の符号語を対として用いる。このようにして得られた符
号語をグループＡとグループＢとに分けて構成し、符号
系列形成に際してＤＳＶが減少するように、これらのマ
ップを切換えて用いる。但し、ＣＤＳ＝０となるものに
関してはグループＡ，グループＢの両方に用いる。

以上のように構成した場合、総符号語対は107＋85＋44
＋13＋２＝251で２５１組となり、８ビットのデータ
（２５６個）に対し５組不足する。そこで上述の条件を
満たさないもの、即ちＭＳＢ側４ビットを“０”とした
符号語を用いる。そして符号語のつなぎめにおいても
“０”ランレングス制約（符号列内の任意の“１”と次
に現れる“１”との間に“０”を１個以上７個以下存在
させるという制約）を満足させるために、直前に変換さ
れた符号語のＬＳＢが“０”の時には今回変換する符号
語のＭＳＢを“１”に変換し、他方、直前に変換された
符号語のＬＳＢが“１”の時には今回変換する符号語の
ＭＳＢ側４ビットを“０”とした符号語をそのまま用い
る。

このように構成した場合、第２図に表わす個数の符号語
が得られる。

しかして第２図に示した符号語のうち、ＣＤＳが±８と
なる２つずつ及び±６となるもののうち９つずつを捨て
ると総符号語対が２５６組となり、符号が構成されるこ
とになる。

さらに、ＭＳＢ側２ビット以上が“０”となる符号語を
対としたものについては、直前に変換された符号語のＬ
ＳＢが“０”の場合には、ＭＳＢを“１”に変換する。
このようにすれば“１”の数、即ち磁化反転回数が増加
し、極低域成分が減少するとともに、パワーの集中化が
図れる。

このようにして構成された変換コード（符号語）の選択
方法を第３図に、コード変換表を第４図(a)〜(h)に示
す。

なお、第３図において、極性とは変換された符号列終端
でのＮＲＺＩ変換語のレベルを示す情報であり、Highレ
ベルで終端している状態を正、Lowレベルで終端してい
る状態を負と定義する。

また、この実施例による情報変換方式は、８ビットの２
進データを、１４ビットの符号化データに変換するもの
であり、変換された符号列と元の信号のデータ対応表が
第５図(a)〜(i)である。

以上の変換コードの組み合わせにより、変換された符号
化データ中の任意の“１”と、次に来る“１”との間の
“０”の数の最小値が１、最大値が７、即ちＴ_max／Ｔ
_minが4.0となる符号化を実現することが可能となる。ま
た、Ｔ_w・Ｔ_minは従来の８−１４変調方式と同じ0.653
であり、８−１０変調方式の0.64よりも大きく、高密度
記録が可能である。しかも、ＤＳＶの発散範囲が±９と
ＤＣフリーである。

第６図は、従来の８−１４変調方式、８−１０変調方式
及び本発明の一実施例における情報変換方式による変換
を行った場合について示した図であり、同図(a)は変換
前の元データ、同図(b)は同図(a)に示した元データに従
来の８−１４変調方式を行った場合の変換後の符号化デ
ータ、同図(c)は同図(a)の元データに従来の８−１０変
調方式を行った場合の変換後の符号化データ、同図(d)
は同図(a)の元のデータにこの情報変換方式による変換
を行った場合の変換後の符号化データを示す。

第７図(a)は以上の第１の請求項に係る情報変換方式を
実現刷る回路構成の一例を示した図であり、図におい
て、１ａは８ビットパラレルデータの入力端子（図中、
Data INと記す）、２は入力データの８ビットデータの
ラッチするためのラッチクロック（図中、LATCH CLKと
記す）の入力端子、３は８ビットの入力データをラッチ
するラッチ回路、４はラッチ３より入力された８ビット
のデータを１ビットのグループセレクト信号に基づき、
入力された８ビットのデータに対応したグループＡ、も
しくはグループＢいずれか一方の１４ビットの符号語の
出力と、かつ、上記出力されている符号語に対応したＣ
ＤＳ情報を３ビットで、また出力されている符号語の符
号語極性（符号語をローレベルからＮＲＺＩ変換した場
合の符号語終端でのレベルを示す情報であり、Highレベ
ルで終端する場合は“１”、Lowレベルで終端する場合
は“０”）を１ビットで、また出力されている符号語が
ＭＳＢを“１”に変換可能な符号語であるか否かを示す
（“１”で可、“０”で否）ＭＳＢ変換可否情報を１ビ
ットで出力する符号器、５は符号器４より出力された３
ビットのＣＤＳ情報、１ビットの符号語極性、及び１ビ
ットのＭＳＢを入力して、今回変換する符号語のＭＳＢ
をコントロールするＭＳＢコントロール信号出力と符号
器４が出力する符号語のグループを決定するグループセ
レクト信号（“１”でグループＡ、“０”でグループ
Ｂ）を出力する演算器、６は変換された符号語のＭＳＢ
を“１”に変換するためのＯＲゲート、７は変換された
１４ビットのパラレル符号語をラッチクロックによりラ
ッチするラッチ回路、８は１４ビットのパラレル符号語
をシリアルに変換して出力するパラレル／シリアル変換
器（図中、１４ビットＰ／Ｓ変換器として示す）、９は
変換された符号語をＭＳＢよりシリアルに順次出力する
ためのチャンネルクロック（図中、CHANNEL CLKと記
す）の入力端子、１０は変換語の符号列の出力端子（図
中、CODE OUTと記す）である。

なお、ここでＭＳＢ変換可否情報は、グループＡ，グル
ープＢ共、ＭＳＢ側２ビット以上が“０”であるコード
の組、即ち第３図に示した、データが００〜２３、６Ｆ
〜ＡＣ及びＥ５〜ＦＦの場合に“１”となり、その他の
場合には“０”となる。

第９図は入力符号列、変換後のデータ及び各クロックの
タイミングを示したタイミングチャートであり、同図
(a)は入力符号列、(b)はチャンネルクロック、(c)はラ
ッチクロック、(d)はビットクロック(e)は変換されたデ
ータを示す。

次に、第１の請求項に係る情報変換方式を実現する回路
の動作について説明する。入力端子１ａから入力された
８ビットの入力データは入力端子２より入力されるラッ
チクロックの立に同期してラッチ回路３にラッチされ
る。そしてラッチ回路３からの出力の８ビットデータは
符号器４に入力され、演算器５から出力されるグループ
セレクト信号に基づき入力データに対応したグループ
Ａ、もしくはグループＢいずれか一方の符号語として符
号器４から出力される。さらに符号器４は出力している
符号語に対応したＣＤＳ情報を３ビット、符号語極性情
報を１ビット、ＭＳＢ変換可否情報を１ビットで出力す
る。上記ＣＤＳ、符号語極性、ＭＳＢ変換可否の３情報
はラッチ回路７より出力される直前に変換された符号語
のＬＳＢ信号とともに演算器５に入力される。演算器５
はまず符号語のつなぎめにおいて“０”ランレングス制
約を満足させるためにＭＳＢ変換可否情報と直前に変換
された符号語のＬＳＢ信号とにより、今回変換する８ビ
ットデータが００〜２３、６Ｆ〜ＡＣ及びＥ５〜ＦＦで
あり、かつ、直前に変換された符号語のＬＳＢが“０”
の時のみＭＳＢコントロール信号として“１”を出力
し、ＯＲゲート６を介して今回変換される符号語のＭＳ
Ｂを“１”に変換する。この操作により符号語として
“０”の連続がＭＳＢ側４ビット、ＬＳＢ側４ビットま
で適用しても、“０”ランレングス制約１以上７以下が
確保される。さらに演算器５には符号器４より出力され
るＣＤＳ情報を加算し、直前に変換された符号語の終端
までのＤＳＶを検出する機能及び符号器４より出力され
る符号語内極性を排他的論理和することにより求めた符
号列終端の極性を検出する機能を備えている。演算器５
では上記検出されているＤＳＶ、極性を第３図のＤＳ
Ｖ、極性の項と対応づけ、符号器４より出力されている
ＣＤＳ情報が第３図に示す条件に合致しているか否かを
チェックする。その結果、合致していれば符号器４に対
して出力しているグループセレクト信号をそのまま保持
し、不一致であればグループセレクト信号を反転し、符
号器４より出力する符号語のグループを切換える。な
お、直前までのＤＳＶが±０の時はＤＳＶ変動を極力お
さえるため、今回変換される符号語はＣＤＳの絶対値が
グループＢより小さいか、もしくは同値で構成されてい
るグループＡより選択する。さらにＣＤＳ＝０の符号語
の場合は、グループＡ，Ｂいずれを選択してもＤＳＶの
変動に対しては同一であるが、本発明ではグループＡを
選択するようグループセレクト信号をコントロールさせ
る。以上の結果、符号語のつなぎめにおいて、ＤＳＶが
０，±２，±４のいずれかとなる符号語が選択される。
上記選択された１４ビットの符号語はラッチクロックの
立上がりに同期してラッチ回路７にラッチされる。ま
た、上記ラッチクロックの立上がりに同期して符号器４
から出力されているＣＤＳ情報は演算器５の直前までの
ＤＳＶに加算され、符号語内極性情報は演算器５で検出
されている極性情報と排他的理論和される。その結果、
次の情報を変換する際のＤＳＶ及び極性情報となる。な
お、ＭＳＢコントロール信号が“１”の状態で符号化さ
れた場合は、符号器４から出力されているＣＤＳ情報は
−１を乗算したものをＤＳＶに加算し、符号器４から出
力されている符号語内極性情報は反転したものを極性情
報と排他論理和する。

以上のようにして変換された１４ビットの符号語はラッ
チ回路７よりパラレル／シリアル変換器８に入力され、
チャンネルクロックによりシリアルにＭＳＢから順次出
力され、さらにＮＲＺＩ変換処理がなされた後記録アン
プへと出力される。

また、第７図(b)はシリアルデータを情報変換する回路
の一構成例で、入力端子１２から入力されるビットクロ
ック（図中、BIT CLKと記す）に伴って、入力端子１ｂ
（図中、DATA BIT INと記す）から入力されるシリアル
データを順次シフト入力させ、８ビットのパラレルデー
タとして出力する８ビットシフトレジスタ１１を備えて
おり、動作は前述した動作と同様である。

第８図(a)は第２の請求項に係るデータ復調方式を実現
する回路構成の一例を示した図であり、図において、２
０は再生信号をＮＲＺＩ復調した後の入力符号列の入力
端子（図中、CODE INと記す）、２１は入力符号列をパ
ラレルデータに変換する１４ビットのシリアル／パラレ
ル変換器、２２はシリアル／パラレル変換器２１に入力
された符号を順次シフトさせるためのチャンネルクロッ
ク（図中、CHANNEL CLKと記す）の入力端子、２３はシ
リアル／パラレル変換器２１の出力を符号語単位に区分
するためのラッチクロック（図中、LATCH CLKと記す）
の入力端子、２４はシリアル／パラレル変換器２１の出
力を入力端子２３から入力されるラッチクロックにより
１４ビット毎にラッチするラッチ回路、２５は１４ビッ
トの符号語を元の８ビットの情報に逆変換する復調器で
ある。

次に、第２の請求項に係るデータ復調方式を実現する回
路の動作について説明する。入力端子２０から入力され
る入力符号列は入力端子２２から入力されるチャンネル
クロックによって１４ビットシリアル／パラレル変換器
２１に順次シフトされ、１４ビットパラレルデータとな
る。上記１４ビットパラレルデータは入力端子２３から
入力されるラッチクロックに従ってラッチ回路２４に符
号語区分毎にラッチされる。ラッチ回路２４からの１４
ビットデータは復調器２５によって、第５図(a)〜(i)に
示したデータ対応表に従って復調を行い、元の８ビット
データに逆変換される。

また、第８図(b)は復調された８ビットパラレルデータ
を３ビットシリアルデータとして出力する回路の一構成
図であり、復調器２５により復調した８ビットパラレル
データを入力端子２３から入力されるラッチクロックに
よりラッチ回路２６でラッチし、該８ビットパラレルデ
ータを入力端子２７から入力されるビットクロック（図
中、BIT CLKと記す）に従って８ビットパラレル／シリ
アル変換器２８により８ビットシリアルデータに変換
し、出力端子２９（図中、DATA OUTと記す）より出力す
るようにしており、動作は前述の動作と同様である。

なお、上記実施例では符号化の際、符号語内極性・ＣＤ
Ｓ情報及びＭＳＢ変換可否信号を符号器４より出力して
いたが、これらを出力せず、１４ビットのパラレル／シ
リアル変換器８により変換されたコードから、演算によ
り情報を得るような構成にしてもよい。

〔発明の効果〕

以上のように、この発明によれば、情報変換方式を、ｍ
ビットのデータ（情報）をｎビットのコード（符号列）
に変換するに際し、今回変換しようとする情報の直前に
変換された符号語の最下位ビットを検出し、その検出結
果、ＤＳＶ情報、極性情報及び上記ｍビットのデータよ
り、変換するｎビットのコードを選択するとともに、最
上位ビットの値の選択を行うようにしたので、ＤＳＶが
有限となりＤＣフリー変調が実現されるとともに、Ｔ
_max及びＴ_max／Ｔ_minにおいて従来の８−１４変調方式
より小さく、即ち第１０図にみられるように、Ｔ_max／
Ｔ_min＝4.0、またＴ_min及びＴ_w・Ｔ_minにおいて従来の
８−１０変調方式より大きく、即ち第１０図にみられる
ようにＴ_w・Ｔ_min＝0.653となり、符号間干渉によるピ
ークシフトが起こりにくく、かつ、重ね書きによるオー
バーライト特性も良く、また高密度記録が可能となると
ともに、データ復調方式を前記変換により構成されたデ
ータ対応表を用いるようにしたので、該情報変換方式に
より変換された符号列を容易に復調できるという効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例に利用される符号語の個数
を示す図、第２図は符号語対の個数を示す図、第３図は
変換コードの選択方法を示す図、第４図はコード変換表
を示す図、第５図は変換後のデータ対応表を示す図、第
６図は従来の８−１４変調方式，８−１０変調方式及び
上記実施例における情報変換方式によるデータ変換の例
を示すタイミングチャート、第７図は上記実施例におけ
る情報変換方式を実現する回路構成図、第８図は上記実
施例におけるデータ復調方式を実現する回路構成図、第
９図はそのタイミングチャート、第１０図は８−１４変
調方式，８−１０変調方式及び上記実施例における情報
変換方式のパラメータ比較表を示す図である。 図において、３，７，２４，２６はラッチ回路、４は符
号器、５は演算器、８，２８はパラレル／シリアル変換
器、２１はシリアル／パラレル変換器、２５は復調器で
ある。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】ｍビットの情報をｎビットの符号（ｍ＜
   ｎ）に変換する際に、今回変換する上記ｍビットの情報
   の直前に変換されたｍビットの情報に対する符号語の最
   下位ビットを検出し、該検出された最下位ビット、直前
   に変換された符号の終端までのＤＳＶ、直前に変換され
   た符号の終端までのＮＲＺＩ変換後のレベル及び上記今
   回変換するｍビットの情報を利用して該ｍビットの情報
   に対応するｎビットの符号を選択するとともに、該符号
   の最上位ビットの値の選択を行うことにより、該変換さ
   れる符号列内の任意の“１”と次に現れる“１”との間
   に“０”が１個以上７個以下となるように制限を行い、
   かつＤＳＶの発散範囲を有限とした情報変換方式。
2. 【請求項２】前記特許請求の範囲第１項記載の情報変換
   方式により変換されたｎビットの符号列を、該変換によ
   り構成されたデータ対応表からｍビットの元の情報に復
   調するデータ復調方式。