KR950003635B1 - 8/11 디지탈 변/복조 부호화장치 - Google Patents

Abstract

내용 없음.

Description

8/11 디지탈 변/복조 부호화 장치

제1도는 본 발명의 8/11 디지탈 변/복조 부호장치에 사용되는 룩업테이블의 입출력 관계를 나타낸 블럭도.

제2도는 본 발명에 따른 8/11 디지탈 변조부호장치의 블럭도.

제3도는 본 발명에 따른 8/11 디지탈 변조부호장치의 다른 실시예를 나타낸 블럭도.

제4도는 본 발명에 따른 8/11 디지탈 복조부호장치의 블럭도.

제5도는 본 발명에 따른 8/11 디지탈 복조부호장치의 다른 실시예를 나타낸 블럭도.

* 도면의 주요부분에 대한 부호의 설명

100 : 저장회로 20,410 : 직병렬 시프터 레지스터

40 : DSV 검출부 50 : 극성검출부

60 : MSB 반전판별부 70 : MSB 반전부

LUT,LUT1∼LUT4 : 룩업테이블 200 : 합성회로

210,220,230,420 : 병직렬 시프터 레지스터

240 : 합성부 L1∼L3 : 래치

XOR1∼XOR2 : 배타적 오아게이트

본 발명은 8/11 디지탈 변/복조 부호화장치에 관한 것으로서, 더욱 상세하게는, 8비트의 디지탈 데이타를 11비트의 디지탈 변조 코드로 변조하고, 11비트의 변조 디지탈 코드를 8비트의 디지탈 데이타로 복조하기 위한 8/11 디지탈 변/복조 부호화장치에 관한 것이다.

자기 헤드를 이용하여 디지탈 데이타를 자기기록 매체에 기록하거나 재생하는 통상적인 장치는 디지탈 데이타를 트랜스퍼머(Tranformer)를 통해 자기헤드에 인가하므로써 자기기록매체에 기록하고, 자기헤드에 의해 검출된 디지탈 데이타를 트랜스포머를 통해 복조장치에 인가하므로써 재생과정을 수행하게 된다.

그러나, 자기기록매체로부터 검출되는 신호에 DC(Direct Current) 성분이 포함되면, 디지탈 데이타가 정확하게 재생되지 않고, 비트 동기가 원활하지 않게 된다.

이러한 이유로 DC 제거 변조부호방식을 이용해 디지탈 데이타를 변조 후 자기기록매체에 기록하여야 한다.

DC 제거 변조부호 방식들중 실제 시스템에서 사용되고 있는 것들은 다음과 같다.

1) M2 변조부호방식

부호화된 신호열(Coded Signal Stream)에서 직류 성분을 제거하고 신호재생시 원활한 비트동기를 이루기 위해 각각의 비트가 1비트에서 2비트로 변조부호화된다. M2 변조부호방식의 DR(Densify Ratio)는 "1"로 알려져 있다.

2) 8-10 변조부호방식

현재 DAT(Digital Audio Tape)에 사용되고 있는 변조부호방식 0으로써 8비트로 구성되는 입력데이타 블럭이 룩업테이블에 의해 10비트의 부호어 블럭(Codeword Block)으로 변보부호화 딘다.

8비트의 입력데이타 블럭이 10비트의 부호어 블럭으로 부호화될 때 0의 줄-길이(Run-Length) 및 DC성분을 제한하기 위하여 부호어 블럭의 MSB(Most Significant Bit)를 경우에 따라서 적절하게 반전시킨다.

일본 특허공개공보 제56-19506호에 8-10 변조부호방식의 DR은 0.8로 기술되어 있다.

3) 8-14 변조부호방식

CDP(Compact Disc Player)등에서 사용되고 있는 부호방식으로써 8비트의 입력데이타 블럭이 14비트의 출력 부호어 블럭으로 변환된다.

DC성분을 제한하고 0의 줄-길이를 제한하기 위해 매부호어 블럭마다 3비트의 머징비트(merging bit)가 삽입된다.

일본 특허공개공보 제61-196469호에 8-14 변조부호방식의 DR은 1.14로 기술되어 있다.

그러나, 상술한 변조부호방식은 다음과 같은 문제점을 갖게 된다.

M2변조부호방식은 DC성분이 0이고 엔코더 및 디코더 회로가 다른 변조부호방식에 비하여 상대적으로 간단한 반면에 부호화에 의해 데이타의 비트율이 두배로 증가하므로 넓은 대역폭이 요구된다는 문제점이 있게 된다.

8-14 변조부호방식의 경우에는 부호화에 의하여 DC성분이 제한되고 0 사이에 존재가능한 1의 개수가 2∼10이 되므로 신호간의 간섭이 상대적으로 작지만 8비트의 입력데이타가 14비트로 증가하므로 대역폭이 증가하여 부호화의 효율이 낮다.

8-10 벼조부호 방식의 경우는 8비트의 입력데이타가 10비트로 증가하므로 부호화의 효율은 M2부호나 8-14 부호화에 비해 0.8로 높은 편이나 DC성분의 제한을 위해 부호어 블럭의 MSB 반전여부를 결정하는 과정이 필요하다는 문제가 있다.

본 발명은 이러한 변조부호화 방식의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 8비트의 입력 데이타 블럭을 11비트의 부호어 블럭으로 변조함으로서 높은 부호화 효율을 가지며, 변조과정이 용이하게하는 디지탈 변조부호장치를 제공하는데 있다.

본 발명의 다른 목적은, 11비트의 부호어로 변조된 데이타를 8비트의 원데이타로 용이하게 복조할 수 있게 한 8/11 디지탈 복조 부호 장치를 제공하는데 있다.

이러한 목적을 달성하기 위한 본 발명의 특징은, 디지탈 변조부호장치에 있어서, 8비트의 입력데이타 블럭을 CDS가 +1이며, 0의 줄-길이가 3이하로 되는 제1의 11비트, NRZ-1 부호블럭으로 변화시키고, 상기 제1NRZ-1부호블럭을 MSB와 하위 10비트로 분리시켜 출력하는 저장회로와; 제1의 입력으로서 상기 저장회로로부터 수신되는 상기 하위 비트와 제2입력으로서 수신되는 소정의 비트부호를 합성하여, 제2의 11비트 NRZ-1 부호블럭을 발생하는 합성회로와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭들의 DSV의 극성을 검출하는 DSV 검출부와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭의 LSB극성을 검출하는 극성검출부와; 상기 DSV 검출부의 DSV 극성 및 상기 극성 검출부에 의해 검출된 LSB 극성에 따라 MSB의 반전여부를 알리는 로직신호를 출력하는 MSB 반전판별부와; 상기 저장회로의 11비트 NRZ-I 부호들중 MSB를 수신하여, 상기 MSB 반전판별부의 로직신호에 따라서 상기 수신된 MSB를 선택적으로 반전하여 상기 비트부호로서 출력하는 MSB 반전부를 구비하는 8/11 디지탈 변조부호장치에 있다.

본 발명의 다른 목적은, 디지탈 변조부호장치에 있어서, 8비트의 입력데이타 블럭을 CDS가 -1이며, 0의 줄-길이가 3이하로 되는 제1의 11비트 NRZ-I 부호블럭으로 변환시키고, 상기 제NRZ-I 부호블럭을 MSB와 하위 10비트로 분리시켜 출력하는 저장회로와; 제1의 입력으로서 상기 저장회로로부터 수신되는 상기 하위 비트와 제2입력으로서 수신되는 소정의 비트부호를 합성하여, 제2의 11비트 NRZ-I 부호블럭을 발생하는 합성회로와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭들의 DSV의 극성을 검출하는 DSV 검출부와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭의 LSB 극성을 검출하는 극성 검출부와; 상기 DSV 검출부의 DSV 극성 및 상기 극성검출부에 의해 검출된 LSB 극성에 따라 MSB의 반전여부를 알리는 로직신호를 출력하는 MSB 반전판별부와; 상기 저장회로의 11비트 NRZ-I 부호들중 MSB를 수신하여, 상기 MSB 반전판별부의 로직신호에 따라서 상기 수신된 MSB를 선택적으로 반전하여 상기 비트부호로서 출력하는 MSB 반전부를 구비하는 8/11 디지탈 변조부호장치에 있다.

본 발명의 또 다른 특징은, CDS가 ±1이고, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호로 변조된 블럭들을 8비트 데이타 블럭으로 복호하는 장치에 있어서, 상기 11비트의 NRZ-I 부호블럭들을 직렬 입력하여 MSB를 제외한 하위 10비트의 NRZ-I 부호블럭을 병렬출력하는 직병렬 시프터레지스터와; CDS가 ±1이고 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭들중 MSB를 제외한 나머지 10비트에 대응하는 8비트의 데이타 블럭들을 구비하여 상기 직병렬 시프터 레지스터로부터 인가되는 10비트의 NRZ-I 부호블럭에 대응하는 8비트 데이타 블럭을 출력하는 록업테이블과; 상기 룩업테이블의 8비트 데이타 블럭을 병렬로 입력하여 직렬로 순차적으로 출력하는 병직렬 시프터 레지스터를 구비하는 8/11 디지탈 복조부호화장치에 있다.

이하에서 본 발명의 실시예를 설명하기 전에 본 명세서에서 사용되는 용어의 정의를 설명하면 다음과 같다.

CDS(Code word Digital Sum); 각각의 부호어의 첫번째 비트부터 마지막 비트까지 계산되는 DSV를 의미한다.

DSV(Digital Sum Value); 일련의 데이타 변조부호들의 "0"에 해당하는 각각의 비트들에 대하여 -1을 더하고, "1"에 해당하는 각각의 비트들에 대하여 +1을 더하여 얻어지는 합계를 의미한다. 따라서, DSV가 클수록 DC성분이 커짐을 알 수 있다.

이하, 본 발명의 일 실시예를 첨부된 도면에 따라 상세히 설명한다.

제1도는 본 발명에 따라 8/11 변조부호를 행하기 위한 저장수단의 일예로서 룩업테이블로 구성한 경우의 입출력의 상태를 나타내는 블록도이다. 이때, 상기 룩업테이블(LUT)은 11비트의 블럭들중에서 CDS가 -1이고, 0의 줄-길이가 3이하인 NRZ-I 블럭들만을 표 1)과 같이 선택하여 구성한다.

[표 1]

이때, 상기 룩업테이블은 11비트의 NRZ-I 블럭들중에서 CDS +1이고 줄-길이가 3이하인 블럭들만을 선택하여 구성할 수도 있다.

즉, 본원 발명의 8/11 변조부호 룩업테이블은 8비트의 입력데이타 블럭을 11비트의 비트로 변환시켜 DC성분을 제거하고 클럭 성분을 용이하게 추출하기 위한 것이므로, 11비트의 블럭들중에서 CDS가 -1 또는 -1이고 0의 줄-길이가 3이하인 블럭들을 선택하여 구성하는 것이다.

이와 같이 8비트의 입력데이타 블럭을 CDS가 ±1이고 0의 줄-길이가 3이하인 11비트의 데이타 블럭을 선택하면 다음 표 2)와 같이 될 것이다.

[표 2]

상기 표 2)에서 입력 8비트의 데이타 블럭은 2진수(Binary State)로 표현되었으나, 11비트의 변조부호들은 NRZ-I(Non-return-to zero)-I 부호로 표현된 것이다.

NRZ-I 부호의 경우, 비트 "1"은 자기기록장치에서 전이(transition)(즉, N에서 S극 또는 S극에서 N상태로의 변화)의 발생을 표시하고 "0"은 전이가 존재하지 않는 상태를 의미하므로 상기 표 2)를 통하여 11비트의 NRZ-I 변조부호의 경우 최대 3비트마다 전이가 발생함을 알 수 있다.

상기 표 2)에서 알 수 있는 바와 같이 각 8비트의 입력데이타에 대응하는 11비트의 NRZ-I부호는 CDS가 +1인 경우와 DCS가 -1인 경우가 MSB만이 서로 상이하고, 나머지 10비트는 서로 동일함을 알 수 있다.

이때, 상기 룩업테이블(LUT)에 의해 변조부호된 11비트의 NRZ-I 부호는 그 부호들의 CDS에 의하여 DSV가 + 또는 -값으로 증가되면 DC 성분이 증가하므로 자기기록매체에 적합한 변조부호를 위해서는 DSV가 +일때, CDS가 -1인 NRZ-I부호를 선택하고, DSV가 -1일때 CDS가 +1일 NRZ-I부호를 선택하여야 할 것이다.

그러나, 상술한 바와 같이 CDS가 +1인 11비트의 NRZ-I의 부호와 CDS가 -인 11비트의 NRZ-I 부호는 MSB만이 상이하므로 CDS가 +1인 11비트의 NRZ-I의 부호 또는 CDS가 -1인 11비트의 NRZ-I의 부호만으로 된 룩업테이블 만으로도 8/11 변조부호가 가능하다.

예컨데, CDS가 -1인 NRZ-I의 부호만으로 된 룩업테이블로 8/11 변조부호하는 경우를 설명하면 다음과 같다.

먼저, 상기 룩업테이블(LUT)에 의하여 변조부호 되었던 NRZ-I 부호의 DSV가 +이고, 이전 NRZ-I 부호블럭의 LSB의 극성이 +1인 경우, 룩업테이블이 -1의 CDS를 갖는 NRZ-I 부호로 되어 있으므로 입력 8비트의 데이타에 해당하는 NRZ-I 부호를 그대로 출력하면 총 DSV는 1감소하게 될 것이다.

그러나, DSV가 +상대이고 이전 NRZ-I부호의 LSB가 -인 상태에서 CDS가 -1인 NRZ-I 부호를 선택하면, 결국 선택된 NRZ-I의 부호는 CDS가 -1로 반전된 상태가 되므로 DSV는 1 증가하게 될 것이다.

따라서, 부호의 MSB를 반전시키면 NRZ-I 부호의 특성상 CDS의 부호가 반전되므로 DSV는 1감소하게 될 것이다. 따라서, DSV의 극성이 +이고 NRZ-I 부호블럭의 LSB 극성이 -상태에서 DSV를 감소시키려면, +인 경우의 NRZ-I 부호블럭을 선택해야 할 것이다.

그러나, 이 경우 CDS가 +1인 경우와 -인 경우의 NRZ-I 부호는 MSB만 상이하므로 CDS가 -1인 NRZ-I 부호블럭만으로만 룩업테이블을 구성하였다면 CDS가 -1인 NRZ-I 부호의 MSB만 반전시키면 될 것이다.

또한, DSV가 -상태이고 이전 NRZ-I부호의 LSB극성이 +상태에서 CDS가 -1인 NRZ-I 부호를 사용하면, DSV가 -로 더욱 증가하게 될 것이다. 따라서, 이전 NRZ-I부호의 LSB의 극성이 -의 상태에서 DSV가 -1이 증가하므로, CDS가 -1인 NRZ-I 부호를 사용할 수 없다. 그러나, CDS가 +1인 NRZ-I 부호를 사용하면 DSV는 +1 증가하므로 DC성분을 감소할 것이다.

따라서, DSV가 -1인 NRZ-I 부호를 검출한 후 검출된 NRZ-I 부호의 MSB만 반전시키면 될 것이다.

그러나, DSV가 -이고, 이전 NRZ-I 부호의 LSB 극성이 -인 경우, CDS가 -1인 NRZ-I 부호를 그대로 사용하여 DSV가 +1 증가됨을 용이하게 알 수 있을 것이다.

따라서, 제1도와 같이 룩업테이블(LUT)에 다음 표 3)과 같이 이전 NRZ-I부호의 LSB극성과 DSV에 따라 MSB를 적절히 반전시키면 CDS가 -1인 룩업테이블 만으로도 8비트의 입력데이타를 11비트의 NRZ-I 부호로써 용이하게 변조부호할 수 있을 것이다.

[표 3]

표 3)에서 N은 MSB가 반전되지 않음을 나타내고, 0는 MSB가 반전됨을 의미한다.

제2도에 상술한 바와 같이 11비트의 NRZ-I부호로서 8비트의 데이타 블럭을 변조하기 위한 본 발명에 따른 8/11 디지탈 변조부호장치가 도시되어 있다.

제2도에서 부호 100은 저장회로를 의미하는 것으로서, 직렬로 입력되는 데이타를 8비트의 데이타 블럭으로 병렬 출력하는 직병렬 시프터 레지스터(20)에 연결되어 있다.

이때, 상기 저장회로(100)는 상기 8비트의 입력데이타 블럭에 대응한 CDS가 -1이며, 0의 줄-길이가 3이하인 표 1)과 같은 입출력 관계를 가지는 하나의 룩업테이블(LUT1)로 구성된다.

이때, 상기 룩업테이블(LUT1)은 룸(ROM)으로 구성되어 상기 표 1)의 NRZ-I 부호블럭들을 상기 8비트의 데이타에 해당하는 번지에 저장하게 된다. 그리고, 상기 저장회로(100)는 상기 룩업테이블(LUT1)을 래치(L1)에 연결하고, 상기 래치(L1)는 상기 룩업테이블(LUT1)의 11비트 NRZ-I 부호블럭들 소정시간 저장하게 구성한다.

상기 래치(L1)의 NRZ-I 부호블럭을 저장하는 소정 시간은 후술한다.

상기 저장회로(100)에 연결되는 합성회로(200)는 상기 래치(L1)의 11비트 NRZ-I 부호블럭들중 MSB를 제외한 10비트의 NRZ-I 부호블럭을 병렬로 입력하고, 후술한 MSB 반전부(70)의 1비트의 부호를 입력한 후, 상기 MSB 반전부(70)의 1비트 부호를 MSB로 하여 상기 10비트의 NRZ-I 부호블럭을 순차적으로 직렬로 출력하는 병직렬 시프터 레지스터(210)로 이루어진다.'

상기 합성회로(200)에는 입력되는 부호들의 DSV 극성을 검출하는 DSV 검출부(40)와 입력되는 11비트의 NRZ-I 부호블럭중 LSB의 극성을 검출하는 극성검출부(50)가 병렬로 연결된다.

그리고, 상기 DSV 검출부(40) 및 극성 검출부(50)에는 배타적 오아게이트(XOR1)로 되는 MSB 반전판별부(60)가 연결되어, 상기 DSV의 극성과 11비트의 NRZ-I 부호의 LSB 극성이 동일하지 않을 때 로직하이를 출력하게 된다.

그리고, 상기 MSB 반전판별부(60)와 래치(L1)사이에 MSB반전부(70)가 연결되며, 상기 MSB반전부(70)는 MSB 반전판별부(60)의 로직에 따라 상기 래치(L1)로부터 인가되는 11비트 NRZ-I 부호블럭의 MSB를 반전시키도록 구성한다. 이때, 상기 MSB 반전부(70)는 배타적 오아게이트(XOR2)으로 구성할 수 있으며, 그 출력은 상술한 바와 같이 상기 병직렬 시프터 레지스터(210)에 인가되도록 한다.

이때, 상기 래치(L1)의 저장시간은 상기 병직렬 시프터 레지스터(210)의 출력이 상기 DSV 검출부(40), 극성 검출부(50) MSB 반전판별부(60) 및 MSB반전부(70)를 통해 처리된 후 다시 병직렬 시프터레지스터(210)에 인가되는 시간동안으로 정하게 된다.

이와 같이 구성된 본 발명에 따른 변조부호장치는 CDS가 -1이며, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭의 룩업테이블 만으로 8비트의 데이타 블럭을 11비트의 NRZ-I 부호블럭으로 변조부호할 수 있게 된다.

이를 구체적으로 설명하면, 입력데이타는 상기 직병렬 시프터 레지스터(20)에 의해 8비트의 병렬 데이타로서 룩업테이블(LUT1)에 인가된다. 이때, 상기 룩업테이블(LUT1)에는 표 1)과 같이 상기 8비트의 데이타에 해당하는 번지에 CDS가 -1인 NRZ-I 부호블럭이 저장되어 있으므로 입력되는 8비트의 데이타에 대응하는 11비트의 NRZ-I 부호블럭들이 출력된다.

상기 룩업테이블(LUT1)의 11비트 NRZ-I 부호블럭은 래치(L1)에 인가되어 래치(L1)에서 소정시간 경과 후 상기 MSB 반전부(70)에 인가되고, 나머지 하위 10비트의 NRZ-I 부호블럭을 상기 병직렬 시프터레지스터(210)에 인가될 것이다.

이때, 상기 병직렬 시프터 레지스터(210)가 출력한 이전 NRZ-I 부호블럭까지의 DSV를 상기 DSV 검출부(40)가 검출한 결과에 의한 DSV의 극성(+ 또는 -)과 상기 극성검출부(50)가 검출한 1비트 NRZ-I부호블럭의 LSB 극성이 상기 배타적 오아게이트(XOR1)에 인가되므로, 상기 배타적 오아게이트(XOR1)의 출력은 상기 표 3)과 동일하게 될 것이다.

즉, 상기 배타적 오아게이트(XOR1)는 DSV의 극성과 상기 LSB의 극성이 서로 상이한 경우, 상기 래치(L1)가 현재 출력한 NRZ-I 부호블럭의 MSB의 로직을 변환시키라는 하이레벨의 로직을 출력하는 것이다.

이때, 상기 래치(L1)의 MSB와 상기 MSB 반전판별부(60)의 로직은 도시된 바와 같이 배타적 오아게이트(XOR2)에서 조합되므로 상기 래치(L1)의 MSB는 상기 MSB 반전판별부(60)가 하이레벨의 로직을 출력할 때마다, 그 로직 상태를 변환시키는 것이다.

이를 다음와 같은 표 4)에서 보면 명확할 것이다.

[표 4]

상술한 바와 같이, 상기 MSB 반전판별부(60)의 로직에 따라 MSB 반전부(70)에서 선택적으로 로직변환된 MSB는 상기 병직렬 시프터 레지스터(210)에 연결되고, 병직렬 시프터 레지스터(210)는 MSB 반전부(70)의 1비트부호를 MSB로 하고, 래치(L1)의 10비트를 하위 비트로 하여 순차적으로 직렬 출력하게 되므로, 상기 병직렬 시프터 레지스터(210)의 출력은 표 3)과 같이 이전까지의 NRZ-I 부호 블럭의 DSV와 이전 NRZ-I 블럭 LSB극성에 따라 CDS가 -1이 NRZ-I 부호 블럭의 MSB로직을 선택적으로 변환시킨 상태가 될 것이다.

상기 병직렬 시프터 레지스터(210)의 출력은 계속하여 DSV검출부(40) 및 극성검출부(50)에 인가될 것이므로 상기 룩업테이블(LUT1)이 출력한 11비트의 NRZ-I 부호 블럭은 상술한 과정에 의해 계속적으로 MSB의 로직이 변환될 것이다.

따라서, 상기 구성에 의하여 CD가 -1인 NRZ-I 부호 블럭만으로 8비트의 데이타를 11비트의 NRZ-I부호블럭으로 용이하게 변환시킬 수 있음을 알 수 있을 것이다.

그러나, 8비트의 데이타를 11비트의 NRZ-I 부호 블럭으로 변조하는 룩업테이블을 하나로 구성하는 경우, 룩업테이블의 처리속도가 늦어 불편한 경우가 발생할 수도 있다.

이러한 경우, 제3도에 도시된 바와 같이 2개 이상의 룩업테이블로 구성할 수도 있을 것이다.

2개의 룩업테이블로 구성한 제3도의 경우를 설명하면, 룩업테이블(LUT2)은 8비트의 데이타 블럭에 해당하는 번지에 CDS가 -1이며 0의 줄-기이가 3이하로 되는 11비트의 NRZ-I 부호블럭중, 상위 8비트의 NRZ-I 부호블럭을 저장하게 구성되고 룩업테이블(LVT3)은 8비트의 데이타블럭에 해당하는 번지에 상기 룩업테이블(LUT2)이 저장되지 않은 하위 NRZ-I 부호블럭의 나머지 하위 3비트부호를 저장하게 구성된다.

따라서, 래치(L2),(L3) 역시 각각 8비트, 3비트의 NRZ-I 부호 블럭을 소정시간 저장하도록 구성되며, 상기 래치(L2)에 저장되는 NRZ-I 부호블럭중에 11비트 NRZ-I 부호 블럭의 MSB가 포함되어 있으므로 상기 래치(L2)의 NRZ-I 부호 블럭중 MSB가 상기 MSB 반전부(70)에 인가되도록 하여야 할 것이다.

또한, 상기 래치(L2)의 7비트, NRZ-I 부호블럭과, 상기 MSB반전부(70)의 출력 비트를 병직렬 시프터 레지스터(220)가 각각 병렬로 입력하여 상기 MSB반전부(70)의 출력비트를 MSB로 하여 직렬로 순차적으로 출력하게 하여야 한다.

이때, 상기 래치(L3)의 출력 역시 병직렬 시프터 레지스터(30)에 의해 직렬로 순차적으로 출력되게 구성하여야 할 것이다.

이때, 상기 DSV 검출부(40) 및 극성검출부(50)에는 11비트의 NRZ-I 부호 블럭이 인가되어야 하므로, 상기 병직렬 시프터 레지스터(220,230)의 출력은 합성부(240)에서 합성되도록 구성하여야 한다.

이때, 상기 합성부(240)는 상기 병직렬 시프터 레지스터(220)의 8비트를 상위비트로하고, 상기 병직렬 시프터 레지스터(230)의 3비트를 하위비트로 하여 합성하도록 구성하여야 할 것이다.

제3도의 구성은 상기 룩업테이블을 2개로 구성하였기 때문에 당연히 도출되는 것이며, 제2도의 구성의 경우와 그 작용을 동일하므로 작용에 대한 설명은 생략한다.

또한, 제3도에서 룩업테이블(LUT2)은 11비트의 NRZ-I 부호 블럭중 8비트의 부호블럭을 저장하고, 룩업테이블(LUT3)은 3비트의 부호 블럭을 저장하는 것으로 구성하였으나, 상기 룩업테이블(LUT2,LUT3) 각각이 저장하는 NRZ-I 부호의 비트수는 합사여 11비트만 되면 되므로 상기 룩업테이블(LUT2)(LUT3)들이 저장하는 비트수는 달라질 수 있을 것이다.

상술한 제2도 및 제3도의 변조 부호장치에 의해서 NRZ-I 부호블럭으로 변조된 신호를 자기기록매체에 기록후 이를 다시 재생하기 위해서는 NRZ-I 부호블럭을 다시 원 8비트의 데이타 블럭으로 복조하기 위한 복조장치가 필요할 것이다.

제4도에 이러한 복조장치가 도시되어 있다.

제4도에서 부호 410는 직병렬 시프터 레지스터로서, 11비트의 NRZ-I 부호블럭을 직렬로 입력하여 이를 병렬로 출력하게 구성한다.

이때, 상기 직병렬 시프터 레지스터(410)는 11비트의 NRZ-I 부호 블럭들중 MSB를 제거하여 나머지 10비트만을 출력하게 구성한다.

직병렬 시프터 레지스터(410)가 MSB를 제거하는 일방법은 MSB를 출력하는 출력단자를 접지하는 방법이다.

즉, 룩업테이블(LUT4)은 상기 룩업테이블(LUT1)과는 상이하게 10비트의 NRZ-I 부호블럭에 해당하는 번지에 8비트의 데이타 블럭이 저장되어야 한다.

블럭은 표 1)과 같이 대응되어야 할 것이다.

그리고, 상기 룩업테이블(LUT4)에는, 병렬 입력되는 8비트의 데이타를 직렬로 순차적으로 출력하는 병직렬 시프터 레지스터(420)를 연결하여 복조장치를 구성한다.

이와 같이 구성된 복조장치에서, 상기 직병렬 시프터 레지스터(410)에 의해 11비트의 NRZ-I 부호블럭중, MSB를 제거하여 룩업테이블(LUT4)에 인가한다.

즉, 룩업테이블(LUT4)은 10비트의 NRZ-I 부호블럭만으로 해당 8비트 데이타블럭을 검출하여 출력하게 되는 것이다.

이와 같이 10비트의 NRZ-I 부호블럭만을 상기 룩업테이블(LUT4)이 이용하는 이유는 다음과 같다.

표 2)에서 알 수 있는 바와 같이 8비트 데이타에 대응하는 0의 줄-길이가 3이하이고, CDS가 -1인 11비트의 NRZ-I 부호블럭과 0의 줄-길이가 3이하이고, CDS가 +1인 11비트의 NRZ-I 부호블럭은 MSB만이 상이하고, 나머지 10비트는 동일하고 이러한 10비트의 데이타열은 서로 상이함을 알 수 있다.

이때, 부호복조장치에서는 CDS가 -1 또는 +1인지에 관계없이 NRZ-I 부호블럭에 대응하는 8비트의 데이타를 검출하면 되므로 상기 룩업테이블(LUT4)을 표 2)의 NRZ-I 부호 블럭들중 MSB를 제외한 나머지 10비트로 대응하는 원래의 8비트의 데이타를 검출할 수 있게 된다.

따라서, 상기 룩업테이블(LUT4)은 CDS가 ±1이고, 0의 줄-길이가 3하인 NRZ-I 부호블럭들중 MSB를 제외한 나머지 10비트에 해당하는 번지에 8비트의 데이타 블럭을 저장하게 되는 것이다.

이러한 이유에 의해서, 상기 직병렬 시프터 레지스터(410)은 11비트의 NRZ-I 부호블럭중 MSB를 제외한 10비트를 룩업테이블(LUT4)에 인가하게 되는 것이다.

그리고, 상기 룩업테이블(LUT4)에 의해 검출된 8비트의 원 데이타 블럭은 상기 병직렬 시프터 레지스터(420)에서 직렬로 순차적으로 출력하게 되어 사용자는 복조된 신호를 재생 이용이 가능하게 되는 것이다.

상술한 복조장치에서, 처리속도의 향상을 위하여 상기 직병렬 시프터 레지스터를 2이상으로 구성할 수도 있을 것이다. 제5도에 2개의 직병렬 시프터 레지스터(430,440)를 이용하는 경우가 도시되어 있다.

제5도의 경우, 직병렬 시프터 레지스터(430)는 NRZ-I 부호블럭들중 상위 8비트를 입력하여, MSB를 제거하고, 나머지 7비트로 병렬로 상기 룩업테이블(LUT4)에 인가하고, 직병렬 시프터 레지스터(440)는 NRZ-I 부호들중 하위 3비트를 직렬로 입력하여 병렬로 상기 룩업테이블(LUT4)에 인가한다.'

제5도의 경우 그 작용은 제4도와 동일하므로 그 작용 설명은 생략한다.

제3도의 구성에서, 상기 룩업테이블(LUT1)는 (또는 LUT2,LUT3)은 CDS가 -1이며, 0의 줄-길이가 3이하인 NRZ-I 부호 블럭들로 구성되는 경우를 예로 하였으나, 상기 룩업테이블(LUT1)(또는 LUT2,LUT3)을 CDS가 +1이며, 0의 줄-길이가 3이하로 되는 NRZ-I 부호블럭들로 구성할 수도 있을 것이다.

그러나, 이 경우는, 상기 DSV검출부(40) 및 극성검출부(50)에 의해 검출되는 DSV 극성 및 LSB의 극성에 따라 11비트 NRZ-I 부호의 MSB로직 변환을 상이하게 하여야 한다.

이를 표 5)로 표시하면 다음과 같다.

[표 5]

상기 표 5)에서 Y는 반전을 N는 비반전을 의미한다.

상기 표 5)에 의한 MSB의 반전은 상기 표 3의 경우와 반대로 됨을 알 수 있다.

이는, 11비트 NRZ-I 부호블럭들중 CDS가 +1로 되는 부호블럭들로서 상기 룩업테이블로 구성하였기 때문에 당연히 발생하는 것이다.

따라서, CDS가 +1인 룩업테이블로서 변조부호장치를 구성하는 경우에는 상기 MSB 반전 판별부(60)의 배타적 오아게이트(XOR1)에 인버터를 더 연결하여 이전까지의 NRZ-I 부호블럭의 DSV 및 이전 NRZ-I 부호블럭의 MSB 극성에 따라 현재의 NRZ-I 부호블럭의 MSB를 적절히 변환시킬 수 있게 된다.

이와 같이 본 발명은 8비트의 데이타 블럭을 CDS가 +1 또는 -1이며, 0의 줄-길이가 0이하로 되는 NRZ-I 부호 블럭으로 변조하게 되면 최대 DSV는 다음 식 1)과 같이 ±2.92T 이하로 제한되므로 디지탈 비디오 카세트 레코더와 같은 고밀도 자기기록 장치부호로서 사용이 가능한 효과가 있다.

최대 DSV=±(d+1)8/11T=2.027 식 1)

또한, 디지탈 자기기록장치에서 4(d+1)≥K이면 일반적으로 오버라이팅(overwriting)이 가능하므로 본 발명은 오버라이트가 가능한 효과가 있다.

또한, 본 발명은 CDS가 +1 또는 -1인 룩업테이블만을 이용하여 구성이 가능하도록 룩업테이블의 구성이 용이하다는 효과가 있다.

Claims (15)

1. 디지탈 변조부호장치에 있어서, 8비트의 입력데이타 블럭을 CDS가 +1이며, 0의 줄-길이가 3이하로 되는 제1의 11비트, NRZ-1 부호블럭으로 변환시키고, 상기 제1NRZ-1 부호블럭을 MSB와 하위 10비트로 분리시켜 출력하는 저장회로(100)와; 제1의 입력으로서 상기 저장회로(100)로부터 수신되는 상기 하위 비트와 제2입력으로서 수신되는 소정의 비트부호를 합성하여, 제2의 11비트 NRZ-1 부호블럭을 발생하는 합성회로(200)와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭들의 DSV의 극성을 검출하는 DSV 검출부(40)와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭의 LSB 극성을 검출하는 극성검출부(50)와; 상기 DSV 검출부(40)의 DSV극성 및 상기 극성 검출부(50)에 의해 검출된 LSB 극성에 따라 MSB의 반전여부를 알리는 로직신호를 출력하는 MSB 반전판별부(60)와; 상기 저장회로(100)의 11비트 NRZ-I 부호들중 MSB를 수신하여, 상기 MSB 반전판별부(60)의 로직신호에 따라서 상기 수신된 MSB를 선택적으로 반전하여 상기 비트부호로서 출력하는 MSB 반전부(70)를 구비하는 8/11 디지탈 변조부호장치.
2. 제1항에 있어서, 상기 저장회로(100)는, 8비트의 입력데이타 블럭들을, CDS가 +1이며, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭으로 변환시키는 룩업테이블(LUT1)과; 상기 룩업테이블(LUT1)의 상기 NRZ-I 부호블럭을 소정 시간 래치 후에 MSB와 하위 10비트로 분리하여 출력하는 래치(L1)를 구비하는 8/11 디지탈 변조부호장치.
3. 제1항에 있어서, 상기 MSB 반전판별부(60)는, 배타적 오아게이트(XOR1)로 구성되는 8/11 디지탈 변조부호장치.
4. 제1항에 있어서, 상기 MSB반전부(70)는, 배타적 오아게이트(XOR2)로 구성되는 8/11 디지탈 변조부호장치.
5. 제1항에 있어서, 상기 합성회로(200)는, 상기 저장회로(100)로부터 사이 제1의 11비트 NRZ-I 부호블럭들중 하위 10비트의 부호와 상기 MSB 반전부(70)의 출력인 비트 부호를 병렬로 입력하고, 상기 MSB 반전부(70)의 비트 부호를 MSB로, 상기 저장회로(100)의 10비트를 하위 비트로 하여 직렬로 순차적으로 출력하는 병직렬 시프터 레지스터(210)를 구비하는 8/11 디지탈 변조 부호장치.
6. 제1항에 있어서, 상기 저장회로(100)는, 8비트의 입력 데이타 블럭들을, CDS가 ±1이고, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭들중 소정 상위 비트의 NRZ-I 부호블럭들로 변환시켜 출력하는 룩업테이블(LUT2)과; 8비트의 입력 데이타 블럭들을 CDS가 +1이며, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭들중 상기 룩업테이블(LUT2)이 변환시켜 출력하지 않은 나머지 하위비트의 NRZ-I 부호블럭들로 변환시켜 출력하는 룩업테이블(LUT3)과; 상기 룩업테이블(LUT2)의 NRZ-I 블럭을 소정 시간 래치 후에 MSB와 나머지 하위 비트들로 분리하여 출력하는 래치(L2)와; 상기 룩업테이블(LUT3)의 NRZ-I 블럭을 소정 래치 후에 출력하는 래치(L3)를 구비하는 8/11 디지탈 변조부호장치.
7. 제6항에 있어서, 상기 합성회로(200)는, 상기 래치(L2)의 NRZ-I 부호 블럭들중 MSB를 제외한 소정의 상위 비트부호들과 상기 MSB 반전부(70)의 출력인 비트부호를 병렬로 입력하고 상기 MSB 반전부(7)의 비트부호를 MSB로, 상기 래치(L2)의 부호블럭을 하위 비트로 하여 순차적으로 직렬 출력하는 병직렬 시프터 레지스터(220)와; 상기 래치(L3)의 NRZ-I 부호블럭들 중 소정의 하위 비트 부호블럭만 병렬로 입력하여 순차적으로 직렬 출력하는 병직렬 시프터 레지스터(230)와; 상기 두 병직렬 시프터 레지스터(220,230)의 출력을 입력하여, 상기 병직렬 시프터 레지스터(220)의 부호블럭을 상위 비트로 하고, 상기 병직렬 시프터 레지스터(230)의 부호블럭을 하위 비트로 하여 직렬 출력하는 합성부(240)을 구비하는 8/11 디지탈 변조부호장치.
8. 디지탈 변조부호장치에 있어서, 8비트의 입력데이타 블럭을 CDS가 -1이며, 0의 줄-길이가 3이하로 되는 제1의 11비트 NRZ-I 부호블럭으로 변환시키고, 상기 제NRZ-I 부호블럭을 MSB와 하위 10비트로 분리시켜 출력하는 저장회로(100)와; 제1의 입력으로서 상기 저장회로(100)로부터 수신되는 상기 하위 비트와 제2입력으로서 수신되는 소정의 비트부호를 합성하여, 제2의 11비트 NRZ-I 부호블럭을 발생하는 합성회로(200)와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭들의 DSV의 극성을 검출하는 DSV 검출부(40)와; 인가되는 상기 제2의 11비트 NRZ-I 부호블럭의 LSB 극성을 검출하는 극성 검출부(50)와; 상기 DSV 검출부(40)의 DSV 극성 및 상기 극성검출부(50)에 의해 검출된 LSB 극성에 따라 MSB의 반전여부를 알리는 로직신호를 출력하는 MSB 반전판별부(60)와; 상기 저장회로(100)의 11비트 NRZ-I 부호들중 MSB를 수신하여, 상기 MSB 반전판별부(60)의 로직신호에 따라서 상기 수신된 MSB를 선택적으로 반전하여 상기 비트부호로서 출력하는 MSB 반전부(70)를 구비하는 8/11 디지탈 변조부호장치.
9. 제8항에 있어서, 상기 저장회로(100)는 8비트의 입력데이타 블럭들을, CDS가 -1이며, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭으로 변환시키는 룩업테이블(LUT1)과; 상기 룩업테이블(LUT1)의 상기 NRZ-I 부호블럭을 소정 시간 래치 후에 MSB와 하위 10비트로 분리하여 출력하는 래치(L1)를 구비하는 8/11 디지탈 변조부호장치.
10. 제8항에 있어서, 상기 MSB 반전판별부(60)는, 배타적 오아게이트(XOR1)로 구성되는 8/11 디지탈 변조부호장치.
11. 제8항에 있어서, 상기 MSB 반전부(70)는, 배타적 오아게이트(XOR2)로 구성되는 8/11 디지탈 변조부호장치.
12. 제1항에 있어서, 상기 합성회로(200)는, 상기 저장회로(100)로부터 상기 제1의 11비트 NRZ-I 부호 블럭들중 하위 10비트의 부호와 상기 MSB 반전부(70)의 출력인 비트 부호를 병렬로 입력하고, 상기 MSB 반전부(70)의 비트 부호를 MSB로, 상기 저장회로(100)의 10비트를 하위 비트로 하여 직렬로 순차적으로 출력하는 병직렬 시프터 레지스터(210)를 구비하는 8/11 디지탈 변조 부호장치.
13. 제8항에 있어서, 상기 저장 회로(100)는, 8비트의 입력 데이타 블럭들을, CDS가 -1이며, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭들중 소정 상위 비트의 NRZ-I 부호블럭들로 변환시켜 출력하는 룩업테이블(LUT2)과; 8비트의 입력 데이타 블럭들을 CDS가 -1이며, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭들중 상기 룩업테이블(LUT2)이 변환시켜 출력하지 않은 나머지 하위비트의 NRZ-I 부호 블럭들로 변환시켜 출력하는 룩업테이블(LUT3)과; 상기 룩업테이블(LUT2)의 NRZ-I 블럭을 소정 시간 래치 후에 MSB와 나머지 하위 비트들로 분리하여 출력하는 래치(L2)와; 상기 룩업테이블(LUT3)의 NRZ-I 블럭을 소정 시간 래치 후에 출력하는 래치(L3)를 구비하는 8/11 디지탈 변조부호장치.
14. 제13항에 있어서, 상기 합성회로(200)는, 상기 래치(L2)의 NRZ-I 부호 블럭들중 MSB를 제외한 소정의 상위 비트부호들과 상기 MSB 반전부(70)의 출력인 비트부호를 병렬로 입력하고 상기 MSB 반전부(70)의 비트부호를 MSB로, 상기 래치(L2)의 부호블럭을 하위 비트로 하여 순차적으로 직렬 출력하는 병직렬 시프터 레지스터(220)와; 상기 래치(L3)의 NRZ-I 부호블럭들중 소정의 하위비트 부호블럭만 병렬로 입력하여 순차적으로 직렬 출력하는 병직렬 시프터 레지스터(230)와; 상기 두 병직렬 시프터 레지스터(220,230)의 출력을 입력하여, 상기 병직렬 시프터 레지스터(220)의 부호블럭을 상위 비트로 하고, 상기 병직렬 시프터 레지스터(230)의 부호블럭을 하위 비트로 하여 직렬 출력하는 합성부(240)를 구비하는 8/11 디지탈 변조부호장치.
15. CDS가 ±1이고, 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호로 변조된 블럭들을 8비트 데이타 블럭으로 복호하는 장치에 있어서, 상기 11비트의 NRZ-I 부호블럭들을 직렬 입력하여 MSB를 제외한 하위 10비트의 NRZ-I 부호블럭을 병렬 출력하는 직병렬 시프터 레지스터(410)와; CDS가 ±1이고 0의 줄-길이가 3이하로 되는 11비트의 NRZ-I 부호블럭들중 MSB를 제외한 나머지 10비트에 대응하는 8비트의 데이타 블럭들을 구비하여 상기 직병렬 시프터 레지스터(410)로부터 인가되는 10비트의 NRZ-I 부호블럭에 대응하는 8비트 데이타 블럭을 출력하는 룩업테이블(LUT4)과; 상기 룩업테이블(LUT4)의 8비트 데이타 블럭을 병렬로 입력하여 직렬로 순차적으로 출력하는 병직렬 시프터 레지스터(420)를 구비하는 8/11 디지탈 복조부호장치.