KR20040033022A

KR20040033022A - 변조 코드 시스템 및 다수의 적분에 의해 신호를 인코딩및 디코딩하는 방법

Info

Publication number: KR20040033022A
Application number: KR10-2004-7003369A
Authority: KR
Inventors: 웡-람호더블류; 스하우하머임밍크코르넬리스에이; 반우이진코르넬리스엠제이
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-09-05
Filing date: 2002-08-27
Publication date: 2004-04-17
Also published as: US20030107504A1; WO2003021791A3; JP2005502257A; CN1582535A; EP1430606A2; AU2002324304A1; WO2003021791A2; US6809662B2

Abstract

본 발명은 인코더 및 디코더를 포함하는 변조 코드 시스템과 두 개의 대응하는 변조 코드 방법들에 관련한다. 보다 명확하게, 인코더(100)는 원래 신호(s)를 미리규정된 제 2 제한들을 충족시키는 인코딩된 신호(c)로 변환하도록 기능한다. 이런 인코더 신호들은 예로서, 채널(300)을 경유하여 전송되거나, 기록 매체상에 저장될 수 있다. 수취 또는 복원 이후, 상기 인코딩된 신호(c)는 원래 신호(s)의 재생을 위해 디코더(200)에 의해 디코딩된다. 본 발명의 목적은 그 구현체가 보다 적은 하드웨어를 필요로하도록 공지된 변조 코드 시스템들 및 방법들을 개선시키는 것이다. 이 목적은 인코더(100)가 변조 코드 인코더(110)와, 상기 변조 코드 인코더(110)의 출력 신호의 N-회 적분을 허용하는 변환기 인코더(120)의 직렬 접속을 포함하는 것으로 해결된다. 또한, 이 목적은 디코딩된 신호(c)를 N-회 미분하기 위한 변환기 디코더(220)와 변조 코드 디코더(210)의 직열 접속에 의해 디코더(200)를 구현함으로써 해결된다. N은 1 보다 큰 정수이다.

Description

변조 코드 시스템 및 다수의 적분에 의해 신호를 인코딩 및 디코딩하는 방법{Modulation code system and methods of encoding and decoding a signal by multiple integration}

통상적으로, 변조 코드 시스템들의 인코더들 또는 디코더들은 지정 변조 방법들, 예로서, 계산 인코딩 방법(enumerative encoding method) 또는 적분 스크램블링 방법을 사용한다. 계산 인코딩 방법은 예로서, K. A. S. Immink의 "A practical method for approaching the channel capacity of constrainedchannels(IEEE Trans. Inform. Theory, vol. IT-43, no. 5, pp.1389-1399, 1997년 9월)"로부터 공지되어 있다. 적분 스크램블링 방법은 예로서, K. A. S. Immink의 "Codes for mass data storage systems(Shannon Foundation Publishers, The Netherlands, 1999)"로부터 공지되어 있다.

이들 방법들은 원래 신호(s)의 yxc 복합 제한들을 충족시키는 신호(c)로의 그리고, 그 역으로의 변환을 일반적으로 1에 근접한 변조 코드 레이트로 허용한다. 변조 코드의 레이트는 소스 심볼 당 인코딩 심볼들의 평균 수를 지칭하며, 예로서, 레이트 1/2 코드의 인코더는 각 소스 심볼에 대해 (평균)두 개의 인코딩된 심볼을 생성한다.

적어도 이런 공지된 변조 코드 시스템들의 디코더는 일반적으로 고속 동작을 허용하도록 하드웨어로 구현된다. 그러나, 상술한 변조 코드 방법들의 하드웨어 구현은 예로서, 필요한 테이블들을 저장하기 위해 매우 대량의 하드웨어를 필요로하여 불리하다.

본 발명은 채널(300)을 경유하여 전송되거나 기록 매체상에 저장되기 전에 원래 신호(s)를 미리규정된 제 2 제한들을 충족시키는 인코딩된 신호(c)로 변환하기 위한 인코더(100)를 포함하는 도 6에 도시된 바와 같은 변조 코드 시스템에 관한 것이다. 변조 코드 시스템은 복원 또는 수취 이후 인코딩된 신호(c)를 원래 신호(s)로 디코딩하기 위한 디코더(200)를 더 포함한다.

본 기술에 공지된 이런 변조 코드 시스템은 실질적으로 데이터 전송 시스템들 또는 데이터 저장 시스템들에 사용된다.

본 발명은 인코더(100) 및 디코더(200)를 동작시키는 공지된 방법들에 추가로 관련한다.

6 도면들이 설명을 동반한다.

도 1은 본 발명에 따른 변조 코드 시스템을 도시하는 도면.

도 2는 적분기의 실시예를 도시하는 도면.

도 3은 미분기의 실시예를 도시하는 도면.

도 4는 본 발명에 따른 인코딩 프로세스를 예시하는 흐름도.

도 5는 본 발명에 따른 디코딩 프로세스를 예시하는 흐름도.

도 6은 본 기술에 공지된 바와 같은 변조 코드를 도시하는 도면.

종래 기술로부터 시작하여, 본 발명의 목적은 보다 적은 하드웨어를 필요로 하도록 상기 변조 코드 시스템의 인코더 및 디코더를 동작시키는 공지된 방법 및 공지된 변조 코드 시스템을 개선시키는 것이다.

이 목적은 청구항 1에 규정된 바와 같이, 미리규정된 제 1 제한들을 충족시키는 중간 신호(t)로 원래 신호(s)를 변환하기 위한 변조 코드 인코더와, 상기 인코딩된 신호(c)를 생성하기 위해 상기 중간 신호(t)를 N-회 적분하기 위한 변환기인코더를 포함하도록 인코더를 구현하고, 상기 중간 신호(t)를 재생하기 위한 복원 이후, 상기 인코딩된 신호(c)를 N-회 미분하는 변호하기 위한 변환기 디코더와, 상기 중간 신호(t)를 상기 원래 신호(s)로 디코딩하기 위한 변조 코드 디코더를 포함하도록 디코더를 구현함으로써, 해결되며, 여기서, N은 1 보다 큰 정수이다.

제 1 제한들은 일반적으로 제 2 제한들 보다 단순, 동등 또는 보다 복잡할 수 있다. 그러나, 양호한 실시예들에서, 제 1 제한들은 일반적으로 제 2 제한들 보다 단순하다.

변조 코드 시스템의 청구된 설계, 특히, 상기 인코더내의, 상기 변조 코드 인코더와 상기 변환기 인코더와의 직렬 접속 및 상기 디코더내의 상기 변조 코드 디코더와 상기 변환기 디코더의 직렬 접속은 인코더 및 디코더를 구현하기 위한 하드웨어 비용을 유리하게 현저히 감소시키는 것을 보증한다.

이 목적은 청구항 2에 규정된 인코더에 의해 추가로 해결된다. 상술한 장점은 상기 인코더에도 마찬가지로 적용된다.

인코더의 단순하고 보다 적은 비용의 구현의 예는 청구항 3에 규정되어 있다. 인코더는 높은 동작 속도를 보증하기 위해 하드웨어로 구현되는 것이 적합하다.

본 방법은 1에 가까운 변조 코드 레이트에 대해 특히 적합하다. 이 경우에, 변조 코드 인코더 및 변환기 인코더는 양자 모두 1에 가까운 변조 코드 레이트를 가져야 하며, 그 이유는, 전체 인코더의 변조 코드 레이트가 변조 코드 인코더와 변환기 인코더의 변조 코드 레이트들의 적에 대응하기 때문이다.

유리하게, 변조 코드 인코더는 (0, k)-인코더이며, 이 경우, 중간 신호(t)는 (0,k)-제한되며, 따라서, 제 1 제한들은 매우 단순한 제한들을 충족한다.

본 발명의 목적은 미리규정된 제 2 제한들을 충족시키는 인코더 신호(c)로 원래 신호(s)를 변환하기 위한 청구항 7에 규정된 바와 같은 인코딩 방법에 의해 추가로 해결된다. 상기 인코딩 방법의 장점들은 인코더의 상술된 장점들에 대응한다.

본 발명의 목적은 청구항 8에 규정된 바와 같은 디코더에 의해 추가로 해결된다. 상기 디코더의 장점들, 즉, 상기 디코더를 구현하기 위해 보다 적은 하드웨어가 필요하다는 것은 상술한 장점에 대응한다.

변환기 디코더는 섭동(sliding) 블록 디코더를 나타낸다.

변환기 디코더는 높은 동작 속도를 달성하기 위해 적어도 부분적으로 하드웨어로 구현되는 것이 적합하다.

매우 단순한 실시예에서, 변조 코드 디코더는 단순(0,k)- 패턴 제한 중간 신호(t)를 원래 신호(s)로 디코딩하는 결과를 가지는 (0,k)-디코더이다.

본 발명의 다른 유리한 실시예들은 종속 청구항들에 규정되어 있다.

마지막으로, 본 발명의 목적은 청구항 13에 규정된 바와 같은 디코딩 방법에 의해 해결되며, 이 방법의 장점들은 상술한 디코더의 장점들에 대응한다.

본 발명에 따른 변조 코드 시스템의 몇몇 실시예들이 이하 도 1 내지 도 5를 참조로 설명된다. 보다 명확하게, 변조 코드 시스템의 하드웨어 디자인은 도 1 내지 도 3을 참조로 설명되고, 그 동작은 도 4 및 도 5를 참조로 설명된다.

도 1은 본 발명에 따른 변조 코드 시스템을 도시한다. 시스템은 미리규정된 제 1 제한들을 충족시키는 중간 신호(t)로 원래 신호(s)를 변환하기 위한 변조 코드 인코더(110)와, 상기 중간 신호(t)를 제 2 제약들을 충족시키는 상기 인코더(100)의 인코더 출력 신호(c)로 변환하기 위한 변환기 인코더를 포함한다. 상기 변환기 인코더(120)는 상기 중간 신호(t)를 N회 적분하기 위한 N 적분기들(120-1,..., 120-N)의 직렬 접속을 포함한다. 상기 변환기 인코더(120)에 출력하기 이전에 신호(t)를 래칭하기 위한 메모리(미도시)가 상기 변조 코드 인코더(100) 및 상기 변환기 인코더(120) 사이에 제공될 수 있다.

상기 인코더(100)의 출력으로서의 인코더 신호(c)는 예로서, 채널(300)을 경유하여 전송되거나 기록 매체(미도시)상에 저장된다.

수신 또는 복윈 이후에, 상기 인코딩된 신호(c)는 디코더(200)에 의해 수신된다. 상기 디코더(200)에서, 상기 인코딩된 신호(c)는 변환기 디코더(220)에 의해 일차로 상기 중간 신호(t)로 변환된다. 이어서, 상기 중간 신호는 변조 디코더(210)에 의해 상기 원래 신호(s)로 다시 복조된다. 상기 중간 신호(t)를 래칭하기 위한 메모리(미도시)가 상기 변환기 디코더(220)와 상기 변조 코드 디코더(210) 사이에 제공될 수 있다.

변환기 디코더(220)는 상기 중간 신호(t)를 생성하기 위해 복원 이후 인코더 신호(c)를 N 회 미분하기 위한 N 미분기(220-1,...,220-N)의 직렬 접속을 포함한다.

도 2 내지 도 5의 하기의 상세한 설명에서, 신호들(s, t 및 c)은 각각 비트(s_j, t_j, c_j)의 시퀀스들인 것으로 가정되며, 여기서, 파라미터 j는 신호들 또는 시퀀스들의 클록을 나타낸다.

도 2는 상기 적분기들(120-n; n=1-N) 중 하나의 실시예를 도시한다. 이런 적분기(120-n)는 논리 XOR-게이트(121-n) 및 지연 요소(122-n)를 포함한다. 지연 요소(122-n)는 비트(t⁽ⁿ⁾ _j-1)의 시퀀스를 나타내는 신호(t⁽ⁿ⁾)를 생성하기 위해 기능한다. 지연 요소(122-n)는 예로서, 플립-플롭으로서 구현될 수 있다. 신호(t⁽ⁿ⁾)는 n-회 적분된 이후의 중간 신호(t=t⁽⁰⁾)에 대응한다. 비트(t⁽ⁿ⁾ _j-1)는 n-1회 적분된 이후의 중간 신호(t)에 대응하는 신호(t^(n-1))의 비트(t^(n-1) _j)와의 XOR 조합을 위해 상기논리 XOR 게이트(121-n)에 다시 공급된다. 상기 XOR 조합의 결과는 상기 적분기(120-n)의 출력을 나타낸다.

도 3은 상기 변환기 디코더(220)내에 캐스케이드 접속된 미분기(220-n)를 위한 실시예를 도시한다. 상기 실시예에 따라서, 미분기(220-n)는 미분기 입력 신호(t⁽ⁿ⁾)의 비트(t⁽ⁿ⁾ _j)를 수신하고, t⁽ⁿ⁾ _j-1비트의 시퀀스를 나타내는 출력 신호를 생성하기 위하여 지연 요소(224-n)를 포함한다. 여기서, 지연 요소(224-n)는 또한 플립-플롭으로서 구현될 수 있다. 또한, 상기 미분기의 실시예는 미분기 출력 비트(t^(n-1) _j)의 시퀀스를 생성하기 위해 상기 미분기 입력 신호(t⁽ⁿ⁾)의 비트(t⁽ⁿ⁾ _j)와 상기 지연 요소(224-n)의 논리적 XOR 조합을 위해 논리 XOR 게이트(225-n)를 포함한다.

인코더(100) 및 디코더(200)의 동작이 도 4 및 도 5를 참조로 보다 상세히 설명된다.

도 4에서, 변조 코드 인코더(110) 및 변환기 인코더(120)의 동작이 보다 상세히 설명된다. 보다 명확하게, 변조 코드 인코더(110)는 원본 입력 신호(s)를 수신하고, 그 소스 비트(s_j)는 각각 p 비트의 블록들(s_np, s_np+1,...,s_(n+1)p-1)로 그룹화되어 있다(방법 단계 S4-1 참조).

순차적으로 이들 블록들은 방법 S4-2에 따라서, q 비트의 코드 워드 블록(t_nq ⁽⁰⁾,..., t_(n+1)q-1 ⁽⁰⁾)으로 인코딩된다. 상기 인코딩은 변조 코드 레이트(p/q)로 주어진 변조 코드를 사용하여 인코더(110)에서 수행되게 된다. 결과적으로, 비트(t⁽⁰⁾ _j)의 시퀀스를 나타내는 상기 중간 신호(t=t⁽⁰⁾)가 생성된다.

방법 단계 S4-3에서, 제 1 적분이 수행되기 이전에 적분 파라미터(k)가 1로 설정된다. 파라미터(k)는 일반적으로 상기 변환기 인코더(120)내에서 현재 수행되는 적분 단계의 수를 나타낸다. 이어서, 하기의 수학식에 따라 이전 비트(t^(k-1) _j)로부터 새로운 비트(t^(k) _j)를 연산함으로써 상기 변환기 인코더(120)에서 수행된다.

t^(k) _j=t^(k-1) _j t^(k) _j-1

여기서,는 XOR 조합을 나타낸다.

이어서, 적분 파라미터(k)가 k+1로 설정된다. 상기 k의 새로운 설정은 방법 단계 S4-5에 따라 상기 변환기 인코더(120)에서 총 수행되어야하는 적분들의 사전결정된 수(N)와 비교된다. 상기 사전결정된 적분들의 수(N)가 아직 수행 완료되지 않은 경우에, 방법 단계 S4-4 및 S4-5가 최종적으로 N 적분들이 모두 수행될 때까지 필요에 따른 빈도로 반복된다. 그후, 상기 N회 적분 프로세스로부터 초래하는, 그리고, 비트(c_j)의 시퀀스를 나타내는 인코딩된 신호(c)가 채널(300)로 출력되거나, 또는 기록 매체(미도시)상에 저장된다.

도 5는 디코더(200)의 일부로서의 변환기 디코더(220) 및/또는 연속 변조 코드 디코더의 동작을 예시한다. 일반적으로, 상기 디코더(200)는 도 4에 예시된 바와 같은 인코더(100)의 역동작을 수행한다.

도 5에 따라, 변환기 디코더(220)는 상기 채널(300)을 경유한 전송 이후, 또는 상기 기록 매체로부터의 복원 이후에 인코딩된 신호(c)를 수신한다. 먼저, 미분 파라미터(k')는 인코더(100)에서 수행된 바와 같은 사전결정된 수의 적분들에 대응하는 미분들의 사전결정된 수를 나타내는 N으로 설정된다. 이 초기화는 방법 단계 S5-1에서 수행된다.

상기 초기화 이후, 제 1 미분이 방법 단계 S5-2에 따라 미분기(220-N)에 의해 수행된다. 보다 명확하게 상기 미분은 하기의 수학식에 따라 구 비트(t^(k') _j)로부터 신 비트(t^(k'-1) _j)를 연산함으로써 이루어진다.

t^(k-1) _j=t^(k) _j t^(k-1) _j

여기서,는 XOR 조합을 나타낸다.

이어서, 상기 미분 파라미터(k')는 1 만큼 감소되고, 그후, 방법 단계 S5-3에서 1과 비교된다. 방법 단계 S5-3의 비교가 미분들의 사전결정된 수(N)가 아직 수행되지 않았다는 결과를 초래하는 경우, 방법 단계들 S5-2 및 S5-3이 캐스케이드 접속된 미분기들(220-(N-1),...,220-1)에서 반복된다.

대조적으로, 방법 단계 S5-3의 비교가 N 미분들이 실질적으로 수행 완료되었다는 결과를 초래하는 경우에, 결과적인 중간 신호(t⁰ _j=t_j)가 변조 코드디코더(210)에 입력된다. 여기서, 상기 중간 신호(t⁰ _j)의 비트는 방법 단계 S5-4에 따라 각각 q 비트의 블록들(t_nq ⁽⁰⁾,..., t_(n+1)q-1 ⁽⁰⁾)로 그룹화된다.

최종적으로, 상기 블록들은 방법 단계 S5-5에 따라 원래 신호(s_j)의 소스 워드(s_np, s_np+1,...,s_(n+1)p-1)로 디코딩된다. 이 디코딩 단계 S5-5는 사전결정된 변조 코드의 변조 코드 디코더(210)를 사용함으로써 이루어진다.

변환기 인코더(120)의 동작이 두 가지 예들을 제공함으로써 예시된다. 그러나, 이들 두 예들을 제공하기 이전에, 기본적 정의들에 대한 짧은 소개가 주어진다. 단순화된 예시를 위해, 여기서 신호는 시퀀스로서도 지칭된다.

단순 제한들을 충족하는 신호는 예로서, 연속하는 0들의 수가 최대 k인 2진 신호인 (0,k)-제한 신호이다. 대조적으로 복합 제한들을 충족하는 신호는 예로서, 표 1에 기재된 바와 같은 안티-휘슬(anti-whistle) 패턴들의 전이 패턴들 같은 보다 복잡한 패턴들에 대한 런-길이(run-length) 제한들을 준수하는 신호이다.

인덱스	안티-휘슬 전이 패턴	주기
1	0	1
2	1	1
4^a	01	2
4^b	0011	4
3	011	3
6	001	3

표 1 : 안티-휘슬 전이 패턴들

런-길이-제한(RLL) 코드들은 디지털 전송 및 기록 시스템들에 광범위하게 적용된다. RLL 시퀀스들은 두 파라미터들 : d 및 k를 특징으로 하며, 이들은 최소 및 최대 런-길이들을 각각 지정한다. 현재의 경우는 k 제한이다. k-제한 시퀀스는 1들 및 0들에 의해 표현되며, 여기서 1은 전이를 나타내고, 0은 비전이를 나타낸다. k-제한 시퀀스에서, 연속하는 0들의 수는 k로 제한된다. 1회 적분 이후, k+1 동일 심볼들의 최대 런을 가지는 데이터 시퀀스가 형성된다. k 제한은 데이터 전이들이 규칙적으로 발생하고, 적절한 타이밍 복구를 용이하게 하는 것을 보증한다. 그 스펙트럼내의 DC 성분들을 배제하는 시스템들(예로서, 디지털 자기 기록)에 대하여, k 제한은 또한 자동 이득 제어가 적절히 기능할 수 있는 것을 보증한다.

기록 시스템들 및 전송시의 보다 더 높은 데이터 레이트 및 밀도를 지향하는 소망은 현대 시스템들을 Nyquist 주파수 위의 근소한 초과 대역폭을 가지는 경향이 있도록 변화시켰다. 이 때문에, Nyquist-레이트 데이터 패턴의 런-길이를 소위 k₂제한을 통해 ...... 또는 ......로 한정하는 것이 적합하다.

타이밍 복구 및 자동 이득 제어 이외에도, 다수의 데이터 수신기들은 또한 적응성 대역폭 제어 또는 균등화를 수행한다. 강인한 균등화 적응을 위해, 적어도 2개의 별개의 주파수 성분들이 수신된 시퀀스에 포함되어야 한다. 통과 대역 시스템들(예로서, 디지털 자기 기록)에 대하여, 표 2는 직류(DC) 및 Nyquist 주파수 사이(그러나, 포함하지는 않음)의 통과대역내의 최대 단일 주파수 성분을 가지는 모든 데이터 패턴을 나열하고 있다. 제한들(k₂, k₃, k₄ ^a, k₄ ^b및 k₆)은 주기 2, 3, 4 및 6 심볼 간격들을 가지는 패턴들을 한정하도록 규정된다. 이들 제한들은 함께 안티휘슬 제한들이라 지칭된다. 이들 안티 휘슬 제한들은 이미 단순 8-대-9 극성-비트 코더를 사용하는 하드 디스크 어플리케이션들을 위한 채널 IC에 구현되어 있다.

이 소개 이후, 상술된 제 1 실시예가 제공된다. 이는 k-제한 시퀀스들에 대한 다중 적분에 관련한다.

1회 적분 이후, k-제한 시퀀스(s₀)는 DC 시퀀스들을 위한 k+1과 같은 최대 런-길이를 가지는 시퀀스(s₁)를 생성한다는 것은 잘 알려져 있다. 추후 자명해질 이유들 때문에, 알파벳 {0, 1}이 현재까지 사용되었다.

데이터 패턴	주기	안티휘슬제한	스펙트럼 성분들
...++++++++++++...	1T	k	DC
...+-+-+-+-+-+-..	2T	k₂	1(2T)
...++-++-++-++-...	3T	k₃	DC,1/(3T)
...++--++--++--...	4T	k₄ ^a	1/(4T)
...+++-+++-+++-...	4T	k₄ ^b	DC,1(4T),1/(2T)
...+++---+++---...	6T	k₆	1/(6T),1/(2T)

표 2 : DC로부터 Nyquist 주파수로의 통과대역의 최대 1 스펙트럼 성분을 가지는 데이터 패턴들. 단지 단일 극성이 패턴의 각 유형에 대하여 도시되어 있으며, 그 이유는 극성 반전은 주파수 스펙트럼의 크기에 영향을 주지 않기 때문임.

1회 적분 이후, 제한된 시퀀스들은 하기와 같다

t^1a및 t^1b를 위한 최대 런-길이들은 k+1과 같다.

t¹에 대한 2회 적분은 하기와 같은 제한 시퀀스들을 가지는 t²를 생성한다.

t^2a, t^2b및 t^2c를 위한 최대 런-길이들은 모두 k+2와 같다.

마찬가지로, 3회 적분은 하기와 같은 제한 시퀀스들을 가지는 t³을 생성한다.

t^3a, t^3b, t^3c및 t^2d를 위한 최대 런-길이들은 모두 k+3과 같다.

4회 적분은 하기와 같은 제한 시퀀스들을 가지는 t⁴를 생성한다.

t^4a, t^4b, t^4c, t^4d, t^4e및 t^4f를 위한 최대 런-길이들은 모두 k+4와 같다. 4회 적분 이후에, k^4a및 k^4b제한들은 또한 k+4의 런-길이에 제한된다. 가장 중요한 것은 4-회 적분 이후에, 제한된 시퀀스들은 t^4a, t^4b, t^4c, t^4d, t^4e및 t^4f의 것들 뿐이라는 것이다. 이는 어떠한 과외의 러던던시도 무관한 제한들을 포함하도록 도입되지 않았다는 것을 의미한다.

명백히, 적분의 수는 증가될 수 있다. 그러나, ...0000111100001111... 같은 무해한 시퀀스들이 5 번째 적분 이후 나타난다. 그러나, 추가적인 다수의 적분은 원본 k-제한 시퀀스로부터의 k₃또는 k₆제한들을 가지는 시퀀스들을 생성할 수 없다.

다수의 적분들은 관심있고 유용한 제한들을 생성한다. 이들 결과들이 표 3에 요약되어 있다.

적분수	제한을 위한 런-길이
m	k	k2	k3	k4a	k4b	k6
1	k+1	x	x	x	x	x
2	k+2	k+2	x	x	x	x
3	k+3	k+3	x	k+3	x	x
4	k+4	k+4	x	k+4	k+4	x

표 3 : k-제한을 가지는 시퀀스 t=t⁽⁰⁾에 대한 적분의 수의 함수로서의 안티휘슬 제한들의 런-길이들. x는 "비제한"를 나타냄.

본 방법의 장점들은 이하를 포함한다.

1. k-제한 시퀀스들을 생성하는 현존하는, 그리고, 공지된 방법에 대한 최적의 수단

2. k-제한을 k₂및 k^4a및 k^4b제한들로 확장하기 위해 단순한 하드웨어가 소요됨

3. m-회 적분 이후 k+1 내지 k+m으로부터의 런-길이의 증가의 작은 희생으로 원본 k-제한 시퀀스의 동일 코드 레이트가 유지됨. k는 작을 수 있지만(단순 16-대-17 코더에서 예로서, k=6), 결과적인 k는 여전히 수용가능할 수 있다.

변환기 인코더(120)의 동작을 위한 제 2 실시예가 이제 제공된다.

제 2 실시예는 k- 및 k^3a-제한들을 가지는 시퀀스 t=t⁽⁰⁾로 시작함으로써, 안티 휘슬 제한된 시퀀스들을 생성하는 것을 목적으로 한다. K+1은 시퀀스 ...111111... 또는 ...000000...의 최대 런-길이를 나타내고, k^3a+1은 시퀀스 ...110110110...의 최대 런-길이를 나타낸다. 추가로 k=k^3a라 가정한다. 이들이 동일하지 않은 경우에, 이는 현재까지 얻어진 제한 시퀀스들이 다른 최대 런-길이들을 가질 수 있다는 것만을 의미한다.

1회 적분 이후, 제한 시퀀스는 하기와 같다.

이들 모든 시퀀스들을 위한 최대 런-길이들은 k+1과 같다. s₁에 대한 2회 적분은 하기의 제한 시퀀스들을 가지는 s₂를 생성한다.

이들 시퀀스들 모두를 위한 최대 런-길이들은 k+2와 같다. 마찬가지로, 3히 적분은 하기의 제한 시퀀스들을 가지는 t³을 생성한다.

이들 시퀀스들을 위한 최대 런-길이는 k+3과 같다. 시퀀스 t^3j는 그 런-길이가 부산물로서 한정되는 "무해한" 시퀀스라는 것을 강조할 수 있다. 4회 적분은 하기의 제한 시퀀스들을 가지는 t⁴를 생성한다.

이들 시퀀스들 모두를 위한 최대 런-길이는 k+4와 같다. 모든 시퀀스들은 안티 휘슬 제한된다. 그러나, 여분의 "무해" 시퀀스들(t^4j및 t^4k)도 제한 시퀀스들의 목록에 포함되어 있으며, 이는 코드 레이트에 불필요한 러던던시가 도입되었다는 것을 의미한다.

비록 본 발명이 그 양호한 실시예들을 참조로 설명되었지만, 이들은 비제한적 예들로서 이해되어야 한다. 따라서, 다양한 변형들이 청구 범위에 규정된 바와 같은 본 발명의 범주로부터 벗어나지 않고, 본 기술분야의 숙련자들에게 인지될 수 있다.

동사 "포함하는" 및 그 동의어들의 사용은 청구항에 기술된 것들 이외의 구성요소들 또는 단계들의 존재를 배제하지 않는다. 또한, 구성요소에 선행하는 단어"일(a 또는 an)"은 이런 요소들의 복수의 존재를 배제하지 않는다. 청구항들에서, 괄호들 사이에 부여된 소정의 참조 부호들은 청구항들의 범주를 한정하는 것으로서 해석되지 않아야 한다. 본 발명은 하드웨어 및 소프트웨어에 의해 구현될 수 있다. 몇몇 "수단"은 동일 하드웨어 제품으로 구현될 수 있다. 또한, 본 발명은 각각 및 모든 신규 특징 또는 특징들의 조합을 귀속한다.

Claims

채널(300)을 경유하여 전송되거나 기록 매체상에 저장되기 전에, 원래 신호(s)를 미리규정된 제 2 제한들을 충족시키는 인코딩된 신호(c)로 변환하기 위한 인코더(100)와, 복원 이후, 상기 인코딩된 신호(c)를 상기 원래 신호(s)로 다시 디코딩하는 디코더(200)를 포함하는 변조 코드 시스템에 있어서,

상기 인코더(100)는 상기 원래 신호(s)를 미리규정된 제 1 제한들을 충족시키는 중간 신호(t)로 변환하기 위한 변조 코드 인코더(110)와, 상기 인코딩된 신호(c)를 생성하기 위해 상기 중간 신호(t)를 1보다 큰 정수인 N-회 적분하기 위한 변환기 인코더(120)를 포함하고,

상기 디코더(200)는 상기 중간 신호(t)를 재생하기 위해, 복원 이후 상기 인코딩된 신호(c)를 N-회 미분하기 위한 변환기 디코더(220)와, 상기 중간 신호(t)를 상기 원래 신호(s)로 디코딩하기 위한 변조 코드 디코더(210)를 포함하는 것을 특징으로 하는, 변조 코드 시스템.
제 1 항에 기재된 시스템의 일부로서의 인코더(100)에 있어서,

상기 원래 신호(s)를 미리규정된 제 1 제한들을 충족시키는 상기 중간 신호(t)로 변환하기 위한 변조 코드 인코더(110)와,

상기 인코딩된 신호(c)를 생성하기 위해, 상기 중간 신호(t)를 N-회 적분하기 위한 변환 인코더(120)를 포함하는 것을 특징으로 하는, 인코더(100).
제 2 항에 있어서, 상기 변환기 인코더(120)는 논리 XOR-게이트(121-n) 및 지연 요소(122-n)를 각각 포함하는 캐스케이드 접속된 N 적분기들(120-n, n=1-N)을 포함하고, 상기 지연 요소는 상기 지연 요소(121-n)에 대한 신호 입력을 생성하기 위해, 수신된 적분기 입력 신호(t^(n-1))와 XOR-조합되도록 상기 논리 XOR 게이트(121-n)에 피드백되는 적분기 출력 신호(t⁽ⁿ⁾)를 생성하는 것을 특징으로 하는, 인코더(100).
제 2 항에 있어서, 상기 변환기 인코더(120)는 하드웨어로 구현되는 것을 특징으로 하는, 인코더(100).
제 2 항에 있어서, 상기 인코더(100)는 1에 가까운 변조 코드 레이트를 갖는 것을 특징으로 하는, 인코더(100).
제 2 항에 있어서, 상기 변조 코드 인코더(110)는 (0,k)-인코더인 것을 특징으로 하는, 인코더(100).
원래 신호(s)를 미리규정된 제 2 제한들을 충족시키는 인코딩된 신호(c)로 변환하는 인코딩 방법에 있어서,

상기 원래 신호(s)를 미리규정된 제 1 제한들을 충족시키는 중간 신호(t)로 변환하는 단계와,

인코딩된 신호(c)를 생성하기 위해, 상기 중간 신호(t)를 N-회 적분하는 단계를 포함하는 것을 특징으로 하는, 인코딩 방법.
제 1 항에 기재된 시스템의 일부로서의 디코더(200)에 있어서,

상기 중간 신호(t)를 생성하기 위해, 상기 인코딩된 신호(c)를 1보다 큰 정수인 N-회 미분하기 위한 변환기 디코더(220)와,

상기 중간 신호(t)를 상기 원래 신호(s)로 디코딩하기 위한 복조 코드 디코더(210)를 포함하는 것을 특징으로 하는, 디코더(200).
제 8 항에 있어서, 상기 변환기 디코더(220)는 캐스케이드 접속된 N-미분기들(220-n, n=1-N)을 포함하고,

상기 미분기들 각각은

미분기 입력 신호(t⁽ⁿ⁾)의 비트들(t⁽ⁿ⁾ _j)를 수신하고, 출력 신호를 생성하기 위한 지연 요소(224-n)와,

미분기 출력 신호(t^(n-1))를 생성하기 위해, 상기 미분기 입력 신호(t⁽ⁿ⁾)와 상기 지연 요소(224-n)의 출력 신호를 논리적으로 XOR-조합하기 위한 논리 XOR-게이트(225-n)를 포함하는 것을 특징으로 하는, 디코더(200).
제 8 항에 있어서, 상기 변환기 디코더(220)는 적어도 부분적으로 하드웨어로 구현되는 것을 특징으로 하는, 디코더(200).
제 8 항에 있어서, 상기 디코더(200)는 1에 가까운 변조 코드 레이트를 가지는 것을 특징으로 하는, 디코더(200).
제 8 항에 있어서, 상기 변조 코드 디코더(110)는 (0,k)-디코더인 것을 특징으로 하는, 디코더(200).
미리규정된 제 2 제한들을 충족시키는 복원된 인코딩된 신호(c)를 어떠한 제한들도 충족하지 않는 원래 신호로 디코딩하는 디코딩 방법에 있어서,

미리규정된 제 1 제한들을 충족하는 중간 신호(t)를 생성하기 위해 상기 인코딩된 신호(c)를 1보다 큰 정수인 N-회 미분하는 단계, 및

상기 중간 신호(t)를 상기 원래 신호(s)로 디코딩하는 단계를 포함하는 것을 특징으로 하는, 디코딩 방법.