JPS59169254A - 符号変換方式 - Google Patents
符号変換方式Info
- Publication number
- JPS59169254A JPS59169254A JP4242683A JP4242683A JPS59169254A JP S59169254 A JPS59169254 A JP S59169254A JP 4242683 A JP4242683 A JP 4242683A JP 4242683 A JP4242683 A JP 4242683A JP S59169254 A JPS59169254 A JP S59169254A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- code
- output
- words
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、符号変換方式、特にディジタル磁気記録再生
装置等に使用される、ｍビットの符号をｎビットの符号
に変換する符号変換方式に係る。
装置等に使用される、ｍビットの符号をｎビットの符号
に変換する符号変換方式に係る。
従来、ディジタルＶＴＲ用の符号変調方式として８−１
０変換等のＯＣＲ（グループコードレコーディング）が
知られている。これは準平衡符号であり、２’＝２５６
通シの信号源符号をｔｏｃ ５ ＝２５２通りの平衡符
号と４通シの不平衡符号とで表現するものであシ、４通
シの不平衡符号は１が４ケ、０が６ケのもの２種類、１
が６ケ０が４ケのもの２種類を割り充てている。このた
め統計的には直流平衡がとれるが、（６−４）／１０＝
０．２ｂｉｔだけの直流成分が１回の不平衡符号の出現
から次に反対の不平衡符号が出現するまで生じている。
０変換等のＯＣＲ（グループコードレコーディング）が
知られている。これは準平衡符号であり、２’＝２５６
通シの信号源符号をｔｏｃ ５ ＝２５２通りの平衡符
号と４通シの不平衡符号とで表現するものであシ、４通
シの不平衡符号は１が４ケ、０が６ケのもの２種類、１
が６ケ０が４ケのもの２種類を割り充てている。このた
め統計的には直流平衡がとれるが、（６−４）／１０＝
０．２ｂｉｔだけの直流成分が１回の不平衡符号の出現
から次に反対の不平衡符号が出現するまで生じている。
この様な低周波成分はクロストークによる干渉の原因と
なるので好ましくない。
なるので好ましくない。
又、２５２通シの符号誤は１の数と０の数が等−しいと
いう規則があるので、単一ビット誤りの場合は偶然４通
９の不平術語に一致するか又は、４種の不平術語が平衡
符号となる様に誤るかの状態の確率は（２５２／、２５
６ ） ｘ −＋土Ｘ”＝０．０２６６２１０ ２５
６ ２ となる。
いう規則があるので、単一ビット誤りの場合は偶然４通
９の不平術語に一致するか又は、４種の不平術語が平衡
符号となる様に誤るかの状態の確率は（２５２／、２５
６ ） ｘ −＋土Ｘ”＝０．０２６６２１０ ２５
６ ２ となる。
すなわち２．７チの確率で見のがすが他の９７．３チの
エラーは検出できる。しかしながらせっかく検出できる
能力を保持しているにもかかわらず、比較的検出洩れの
確率が高いために、従来はこの検出能力は補助手段とし
てしか用いられていなかった。
エラーは検出できる。しかしながらせっかく検出できる
能力を保持しているにもかかわらず、比較的検出洩れの
確率が高いために、従来はこの検出能力は補助手段とし
てしか用いられていなかった。
本発明は前記直流成分の除去と同時に単一ビット誤りに
対する検出モレを無くして、ブロック符号における誤シ
検出能力を有効に活用し、かつハードウェアの増加を最
小限にとどめる符号変換方式を実現することである。
対する検出モレを無くして、ブロック符号における誤シ
検出能力を有効に活用し、かつハードウェアの増加を最
小限にとどめる符号変換方式を実現することである。
本発明は上記目的を達成するため、ｍピントの符号をｎ
ピッ″）（ｍ＜ｎ）の符号に変換するとき、ｎビットの
符号を２個以上のサブブロックに分け、それぞれのサブ
ブロックの重み（′１″の数と０″の数の差）が特定の
値となるようにサブブロックの符号を構成し、ｎピント
全体では重みが０となるようにサブブロックを組合せる
ように符号変換を行なうものである。
ピッ″）（ｍ＜ｎ）の符号に変換するとき、ｎビットの
符号を２個以上のサブブロックに分け、それぞれのサブ
ブロックの重み（′１″の数と０″の数の差）が特定の
値となるようにサブブロックの符号を構成し、ｎピント
全体では重みが０となるようにサブブロックを組合せる
ように符号変換を行なうものである。
本発明はｍ （ｎなる範囲で全て応用が可能であるが、
８−１０変換の場合について説明する。平術語はｔｏｃ
ｓ＝２５２通り、不平術語で１の数が６ケ０が４ケのも
のが２１０通ｐ１の数が４ケ０が６ケのものが２１０通
シある。
８−１０変換の場合について説明する。平術語はｔｏｃ
ｓ＝２５２通り、不平術語で１の数が６ケ０が４ケのも
のが２１０通ｐ１の数が４ケ０が６ケのものが２１０通
シある。
２”＝２５６通りの符号語を表わすには平術語との差４
通りを不平術語で表現すればよい。
通りを不平術語で表現すればよい。
ところがもし２送信符号語すなわち２０ｂｉｔで２信号
源符号語を表わすことにすると２１１Ｘ２ ＝６５５３
６通シを２０ｂｉｔで表現すればよいことになる。この
とき２゜０１Ｇ＝１８４７５６通シの平術語があるので
、平術語のみで全ての信号源符号語を表現できる。しか
しながらもしこの様な符号を用いるとすると、これを例
えば、ＲＯＭ（リードオンリーメモリー）で変換したと
しても通常の１６ＫＲＯＭ が送信１ｔｌで３Ｘ２”＝
９１−１受信１ｕｌｌ −ｔ’１０２４ケ必要となり、
ハードウェアの規模から実用的でない。なお、平術語の
内で１１１１１０００００と０００００１１１１１は、
その２つが連続した場合には最長０ランが１０ケとな９
、低減しゃ断及びクロック抽出に不利で１除いた方がよ
いので、２５６種の内で２５０種は平術語に割当て、残
りの６糧を後の２５６語と合せて、６Ｘ２５６＝１５３
６種をその因数である４８Ｘ３２に分解して前後１０ピ
ントずつに分けた不平術語でそれぞれ表現することが望
ましい。
源符号語を表わすことにすると２１１Ｘ２ ＝６５５３
６通シを２０ｂｉｔで表現すればよいことになる。この
とき２゜０１Ｇ＝１８４７５６通シの平術語があるので
、平術語のみで全ての信号源符号語を表現できる。しか
しながらもしこの様な符号を用いるとすると、これを例
えば、ＲＯＭ（リードオンリーメモリー）で変換したと
しても通常の１６ＫＲＯＭ が送信１ｔｌで３Ｘ２”＝
９１−１受信１ｕｌｌ −ｔ’１０２４ケ必要となり、
ハードウェアの規模から実用的でない。なお、平術語の
内で１１１１１０００００と０００００１１１１１は、
その２つが連続した場合には最長０ランが１０ケとな９
、低減しゃ断及びクロック抽出に不利で１除いた方がよ
いので、２５６種の内で２５０種は平術語に割当て、残
りの６糧を後の２５６語と合せて、６Ｘ２５６＝１５３
６種をその因数である４８Ｘ３２に分解して前後１０ピ
ントずつに分けた不平術語でそれぞれ表現することが望
ましい。
以下、本発明を実施例を参照して詳細に説明する。
第１図は本発明に去る符号変換方式を実施する記録部の
構成図を示したものである。
構成図を示したものである。
直列に入力される入力信号１は８ピントのシフトレジス
タ２，３で直並列変換される。このとき２段目のシフト
レジスタ３の出力４はＰＲ，ＯＭ （プログラマブルリ
ードオンリーメモリー）５に並列８ピントのアドレスと
して加えられる。このＦＲＯＭ５は通常の１０ビツト出
力６が出力され、入力信号８ビツトが出力を平術語に割
りあててもよい（２５２−２）種類の場合には平術語を
構成した１０ピツ訃の送信符号がスイッチ７で選択され
、並直列変換器８で直列信号に変換されて出力９となる
。
タ２，３で直並列変換される。このとき２段目のシフト
レジスタ３の出力４はＰＲ，ＯＭ （プログラマブルリ
ードオンリーメモリー）５に並列８ピントのアドレスと
して加えられる。このＦＲＯＭ５は通常の１０ビツト出
力６が出力され、入力信号８ビツトが出力を平術語に割
りあててもよい（２５２−２）種類の場合には平術語を
構成した１０ピツ訃の送信符号がスイッチ７で選択され
、並直列変換器８で直列信号に変換されて出力９となる
。
一方、入力信号８ピントが出力を平術語に割りあてられ
ない（２５６−２５０＝６）種の場合にはその信号がシ
フトレジスタ２，３で順次転送されて出力４がＦＲＯＭ
５に入力されると、ＦＲＯＭ５は３ピントのアドレス１
０をＦＲＯＭｌ １に入力する。
ない（２５６−２５０＝６）種の場合にはその信号がシ
フトレジスタ２，３で順次転送されて出力４がＦＲＯＭ
５に入力されると、ＦＲＯＭ５は３ピントのアドレス１
０をＦＲＯＭｌ １に入力する。
同時に、・シフトレジスタ２の出力１２が次の８ビツト
入力は何であるかというデータをＦＲＯＭＩＩに入力し
、２０ビツトの出力１３を出力する。これは２語分であ
るのでシフトレジスタ１４で最初の語（重み十の１０ピ
ント）と次の語（重み−の１０ビツト）に分けて８ピン
トずつスイッチ７に入る。
入力は何であるかというデータをＦＲＯＭＩＩに入力し
、２０ビツトの出力１３を出力する。これは２語分であ
るのでシフトレジスタ１４で最初の語（重み十の１０ピ
ント）と次の語（重み−の１０ビツト）に分けて８ピン
トずつスイッチ７に入る。
一方、ＦＲＯＭ５からはスイッチパルス１５が同時に出
力され、シフトレジスタ１４側の語を選択する。以上説
明した様に２６種の符号語の内で平術語に割シあててよ
い２５０洩の符号語が入力されると、平術語になったｌ
Ｏピントがそのまま出力され、６種の不平術語が入力さ
れると、その６棟の内のどれであるかという信号３ピン
トと次の符号語８ピントから２語２０ビツト分の符号語
を出力する。この時ＦＲＯＭＩＩとしては例えばテキサ
スインスツルメント社のＴ Ｂ Ｐ ２８８１６６Ｎ
３個で済む。ＰＲＯＭ５としては同社のＴＢＰ２８Ｓ４
２が２・ケあればよい。シフトレジスタ２．３は７工ア
チヤイルド社の７４Ｆ１６４がそれぞれ１ケずつあれば
よい。シフトレジスタ１４は５Ｎ７４ＬＳ３７４が３ケ
と、８Ｎ７４Ｌ８１５７が５ケあればよい。並直列変換
器は７４Ｆ２５１が２ケあればよい。
力され、シフトレジスタ１４側の語を選択する。以上説
明した様に２６種の符号語の内で平術語に割シあててよ
い２５０洩の符号語が入力されると、平術語になったｌ
Ｏピントがそのまま出力され、６種の不平術語が入力さ
れると、その６棟の内のどれであるかという信号３ピン
トと次の符号語８ピントから２語２０ビツト分の符号語
を出力する。この時ＦＲＯＭＩＩとしては例えばテキサ
スインスツルメント社のＴ Ｂ Ｐ ２８８１６６Ｎ
３個で済む。ＰＲＯＭ５としては同社のＴＢＰ２８Ｓ４
２が２・ケあればよい。シフトレジスタ２．３は７工ア
チヤイルド社の７４Ｆ１６４がそれぞれ１ケずつあれば
よい。シフトレジスタ１４は５Ｎ７４ＬＳ３７４が３ケ
と、８Ｎ７４Ｌ８１５７が５ケあればよい。並直列変換
器は７４Ｆ２５１が２ケあればよい。
次に、復号側のハードウェアを説明する。
第２図は本発明の再生における一実施例の構成図である
。入力信号１５は１０ビットシフトレジスタ１６．１７
を通ると同時に直並列変換し、１０ビツトの並列データ
１８が出力され、ＦＲＯＭｌ９゜２０に入力される。１
０ビツトの符号語が平術語である場合はＦＲＯＭｌ ９
の出力ビット２１がスイッチ２２で選択されて出力２３
となる。
。入力信号１５は１０ビットシフトレジスタ１６．１７
を通ると同時に直並列変換し、１０ビツトの並列データ
１８が出力され、ＦＲＯＭｌ９゜２０に入力される。１
０ビツトの符号語が平術語である場合はＦＲＯＭｌ ９
の出力ビット２１がスイッチ２２で選択されて出力２３
となる。
一方、不平術語がＰＲＯＭ２０に入力された場合、不平
衡６語×２５６語＝１５３６語を４８語×３２語に分解
して前後にわシあてる。割シあてた４８種類の、重みが
＋２である符号語であると、６ビツトのサブコード２４
を出力する。同時に、シフトレジスタ１６の出力を直並
列変換した出力２５をＰＲＯＭ２６に入力し、割ｐあて
た３２種類の、亘み−２の符号語である場合は５ピツト
のサブコード２７を出力する。ＰＲＯＭ２８は入力２４
゜２７に応じて１６ビツトの出力２９を出力し、直並列
変換器３０で８ビツトずつの並列データ３１に変換し、
スイッチ２２に入力する。このとき、ＰＲＯＭ２０はス
イッチ制御信号３２を出力してスイッチ２２を並列デー
タ３１側を選択する様に制御させる。又、ＰＲＯＭ２０
．２６はそれぞれ重みが＋か−かそれとも符号に割ｂｓ
ててない語かを判別し、２ピントデータ３３，３４を出
力し、誤シ判別器３５に入力する。誤り判別器３５は少
なくとも３３側が十重みで３４側が−重みでないか又は
どちらかが割シあててない符号語であるときにエラーフ
ラグ３６を出力する。このとき、シフトレジスタ１６
、．１７は７４Ｆ１６４が２ケずつで断む。ＦＲＯＭｌ
９，２０．２６はＴ Ｂ Ｐ ２８８８６が１ケずつで
済む。ＰＲＯＭ２８はＴＢＰ２８Ｓ１６６が２ケあれば
よい。誤シ判別器は５Ｎ７４ＳＯＯが２ケあればよい。
衡６語×２５６語＝１５３６語を４８語×３２語に分解
して前後にわシあてる。割シあてた４８種類の、重みが
＋２である符号語であると、６ビツトのサブコード２４
を出力する。同時に、シフトレジスタ１６の出力を直並
列変換した出力２５をＰＲＯＭ２６に入力し、割ｐあて
た３２種類の、亘み−２の符号語である場合は５ピツト
のサブコード２７を出力する。ＰＲＯＭ２８は入力２４
゜２７に応じて１６ビツトの出力２９を出力し、直並列
変換器３０で８ビツトずつの並列データ３１に変換し、
スイッチ２２に入力する。このとき、ＰＲＯＭ２０はス
イッチ制御信号３２を出力してスイッチ２２を並列デー
タ３１側を選択する様に制御させる。又、ＰＲＯＭ２０
．２６はそれぞれ重みが＋か−かそれとも符号に割ｂｓ
ててない語かを判別し、２ピントデータ３３，３４を出
力し、誤シ判別器３５に入力する。誤り判別器３５は少
なくとも３３側が十重みで３４側が−重みでないか又は
どちらかが割シあててない符号語であるときにエラーフ
ラグ３６を出力する。このとき、シフトレジスタ１６
、．１７は７４Ｆ１６４が２ケずつで断む。ＦＲＯＭｌ
９，２０．２６はＴ Ｂ Ｐ ２８８８６が１ケずつで
済む。ＰＲＯＭ２８はＴＢＰ２８Ｓ１６６が２ケあれば
よい。誤シ判別器は５Ｎ７４ＳＯＯが２ケあればよい。
並直列変換３０及びスイッチ２２は記録側と同様である
。
。
以上説明した様に本発明によれば、少ないハードウェア
でもってかつ冗長度を増加させることなく完全直流平衡
でかつ単一ビット誤シを１００％検出可能な符号を構成
することができる。
でもってかつ冗長度を増加させることなく完全直流平衡
でかつ単一ビット誤シを１００％検出可能な符号を構成
することができる。
又、最長０ランは８以内である。
なお、本発明は１６−２０変換以外であっても同様であ
る。又、本実施例では２つのブロックに分けて符号を構
成したが、３以上のサブブロックに分けて全体の重みが
平衡する様にしても同様である。
る。又、本実施例では２つのブロックに分けて符号を構
成したが、３以上のサブブロックに分けて全体の重みが
平衡する様にしても同様である。
第１図及び第２図はそれぞれ、本発明による符号変換方
式を実施した、記録部および復号部の一実施例の構成図
を示す。 ２．３・ ’／７ ）Ｖジスｌ、５ 、 １１ ・ＦＲ
ＯＭ、 ７・・・スイッチ、８・・・並直列変換器、
１４・・・シフトレジスタ。
式を実施した、記録部および復号部の一実施例の構成図
を示す。 ２．３・ ’／７ ）Ｖジスｌ、５ 、 １１ ・ＦＲ
ＯＭ、 ７・・・スイッチ、８・・・並直列変換器、
１４・・・シフトレジスタ。
Claims (1)
- ｍピントの符号をｎピントの符号で表わすｍ−ｎ変換符
号変換方式において、ｎビットの符号を２個以上のサブ
ブロックに分け、それぞれのサブブロックの重み（１″
の継と０”の数の差）が特定の値となる様にサブブロッ
クの符号を選び、ｎピント全体では重みが０となる様に
サブブロックを組合せて符号とすることを特長とする符
号変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242683A JPS59169254A (ja) | 1983-03-16 | 1983-03-16 | 符号変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242683A JPS59169254A (ja) | 1983-03-16 | 1983-03-16 | 符号変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59169254A true JPS59169254A (ja) | 1984-09-25 |
Family
ID=12635731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4242683A Pending JPS59169254A (ja) | 1983-03-16 | 1983-03-16 | 符号変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59169254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154246A (ja) * | 1984-10-10 | 1986-07-12 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 情報伝送方法及び該方法に使用する符号化及び復号化装置 |
| EP0240146A2 (en) * | 1986-03-26 | 1987-10-07 | Nortel Networks Corporation | Method and apparatus for the channelized serial transmission of redundantly encoded binary data |
-
1983
- 1983-03-16 JP JP4242683A patent/JPS59169254A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154246A (ja) * | 1984-10-10 | 1986-07-12 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 情報伝送方法及び該方法に使用する符号化及び復号化装置 |
| EP0240146A2 (en) * | 1986-03-26 | 1987-10-07 | Nortel Networks Corporation | Method and apparatus for the channelized serial transmission of redundantly encoded binary data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6195764B1 (en) | Data encoder/decoder for a high speed serial link | |
| JPH02172327A (ja) | 符号化方法及び符号化装置 | |
| JPS6192476A (ja) | チヤンネル符号化方法 | |
| FI20060169A (fi) | Menetelmä informaatiosanojen konvertoimiseksi ja tallennusvälineen tuottamiseksi, laite laiteinformaation tallentamiseksi, signaali tallennusväline ja dekoodauslaite | |
| US3945002A (en) | Block digital processor for use with nonuniformly encoded digital words | |
| US4789852A (en) | Method and apparatus for converting data in a binary format | |
| JPH03171826A (ja) | デジタル信号用の改良したデータと順方向誤り制御の符号化法 | |
| JPH0233221A (ja) | コード変換装置と復号装置 | |
| JPS59169254A (ja) | 符号変換方式 | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| WO1996032780A1 (fr) | Dispositif et procede de conversion-decodage de codes et support d'enregistrement | |
| JPS58170280A (ja) | Ｍｈ符号解読方式 | |
| JPS6281816A (ja) | 符号変換回路 | |
| JPS5899028A (ja) | 符号変換装置 | |
| JPH01221918A (ja) | 可変長符号変換装置 | |
| JPS6028171B2 (ja) | Ｒｏｍを用いた符号復号回路 | |
| JPS642306B2 (ja) | ||
| JPH0414529B2 (ja) | ||
| JPS6037039A (ja) | ワ−ド単位の誤り訂正回路 | |
| SU1403371A1 (ru) | Преобразователь перемещени в код | |
| JP3245622B2 (ja) | パターン比較方法 | |
| RU2043660C1 (ru) | Устройство для преобразования дискретных сигналов | |
| JPH0787383B2 (ja) | ランレングスリミテツド符号の復号装置 | |
| JPS60667A (ja) | デイジタル信号変調方式 | |
| JPH0695644B2 (ja) | ランレングスリミテツド符号の復号装置 |