JPS60667A - デイジタル信号変調方式 - Google Patents
デイジタル信号変調方式Info
- Publication number
- JPS60667A JPS60667A JP10788283A JP10788283A JPS60667A JP S60667 A JPS60667 A JP S60667A JP 10788283 A JP10788283 A JP 10788283A JP 10788283 A JP10788283 A JP 10788283A JP S60667 A JPS60667 A JP S60667A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- bits
- circuit
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はディジタル信号を磁気テープ、あるいは磁気デ
ィスクに記録再生するだめのディジタル信号の変調方式
の改良に関する。
ィスクに記録再生するだめのディジタル信号の変調方式
の改良に関する。
ディジタル信号の1つでらるNRZ(NonH,etu
rn to 7erol方式は入力情報の”1”あるい
は”0″をそれぞれ信号振幅のハイレベル及びローレベ
ルに対応させる方式でるる。N It Z方式では入力
データに“1″′あるいは”0”が続くと低周波成分の
極めて多いパルス波形となる。このような信号をV ’
l’ R等のようにロータリートランスを介して伝達す
ると、信号の直流及び低周波成分が遮断されザブなどの
波形歪が発生する。さらにこのような18号では符号識
別に必要なタイミング信号(クロック)の再生も困難と
なる。このため、”1′又は”0″が連続する部分では
再生の ・符号誤りが発生しやすくなる。このようなN
RZ信号のもつ欠点を解消するため従来から幾つかの方
式が提案されている。直流成分を除去す゛る変調方式の
1つに、Mビットのデータを0”又はl”の数が等しい
Nピット中の2M個のパターンに対応させる方式がある
。ここでM、Nは任意の整数で17、MANを満足する
ものでるる。
rn to 7erol方式は入力情報の”1”あるい
は”0″をそれぞれ信号振幅のハイレベル及びローレベ
ルに対応させる方式でるる。N It Z方式では入力
データに“1″′あるいは”0”が続くと低周波成分の
極めて多いパルス波形となる。このような信号をV ’
l’ R等のようにロータリートランスを介して伝達す
ると、信号の直流及び低周波成分が遮断されザブなどの
波形歪が発生する。さらにこのような18号では符号識
別に必要なタイミング信号(クロック)の再生も困難と
なる。このため、”1′又は”0″が連続する部分では
再生の ・符号誤りが発生しやすくなる。このようなN
RZ信号のもつ欠点を解消するため従来から幾つかの方
式が提案されている。直流成分を除去す゛る変調方式の
1つに、Mビットのデータを0”又はl”の数が等しい
Nピット中の2M個のパターンに対応させる方式がある
。ここでM、Nは任意の整数で17、MANを満足する
ものでるる。
たとえば8ビツトのデータを、10ピツトのデータ中の
”1”と“0″の数が等しいパターンxocs=252
及び1″と“0″の差が2でろる4個のパターンに対応
させる方式がある。この場合には4個以外のデータにつ
いては完全に直流平衡がとれたパターンに変換されるこ
とになる。
”1”と“0″の数が等しいパターンxocs=252
及び1″と“0″の差が2でろる4個のパターンに対応
させる方式がある。この場合には4個以外のデータにつ
いては完全に直流平衡がとれたパターンに変換されるこ
とになる。
しかしこの方式では、データレートが1.25すなわち
25チだけ上昇するという欠点がおシ、またブロックと
ブロックの接続部では”1″又は”0″が10個連続す
る可能性がある。データレートの上昇はテープ(又はデ
ィスク)上の記録密度の増加となるので、一般に再生信
号のS/Nの劣化を引き起こす。この結果、最終的には
符号誤シを増加させることになる。
25チだけ上昇するという欠点がおシ、またブロックと
ブロックの接続部では”1″又は”0″が10個連続す
る可能性がある。データレートの上昇はテープ(又はデ
ィスク)上の記録密度の増加となるので、一般に再生信
号のS/Nの劣化を引き起こす。この結果、最終的には
符号誤シを増加させることになる。
本発明の目的は上記の例で問題となるデータレートの上
昇を極力小さくするとともに、平均的な直流成分を除去
し、かつ同符号の連続をできるだけ小さくする変調方式
を提供するものである。
昇を極力小さくするとともに、平均的な直流成分を除去
し、かつ同符号の連続をできるだけ小さくする変調方式
を提供するものである。
本発明は、(2n−1)ピットのデータを(2n)ピッ
トのデータに変換するものである(nは整数)。
トのデータに変換するものである(nは整数)。
(2n)ピットの中で重みが零、すなわち′O″と1″
′の数が等しいものはIC,個だけめシ、これらに関し
ては#1はすべて使用する。しかしく2n−11ビツト
で表現できるパターンは2(1m−1)であシ、この数
はn==l以外の場合には1mCaよシも大きい。した
がって、平衡バター7タケでは2 (1m−1)を表現
できないため、不平衡パターンを使用する必要がめる。
′の数が等しいものはIC,個だけめシ、これらに関し
ては#1はすべて使用する。しかしく2n−11ビツト
で表現できるパターンは2(1m−1)であシ、この数
はn==l以外の場合には1mCaよシも大きい。した
がって、平衡バター7タケでは2 (1m−1)を表現
できないため、不平衡パターンを使用する必要がめる。
本発明では不平衡パターンを重みが正と負の2つのグル
ープに分割し、重みが反対のパターンをベアにしておく
。そして過去のデータの重みの累積値(])igi t
a15unl ■alue 、以下D8Vとよぶ)を計
算しチオき、常にl) S Vが零に近づくようにパタ
ーンを選択してゆくものである。このパターンの選び方
には自由度があるので、さらに同符号が連続しないパタ
ーンを選択することができる。
ープに分割し、重みが反対のパターンをベアにしておく
。そして過去のデータの重みの累積値(])igi t
a15unl ■alue 、以下D8Vとよぶ)を計
算しチオき、常にl) S Vが零に近づくようにパタ
ーンを選択してゆくものである。このパターンの選び方
には自由度があるので、さらに同符号が連続しないパタ
ーンを選択することができる。
本発明の方式を次に説明する。入力データを7ビツトに
区切り、これを8ビツトに変換する例を述べる(n=4
)。7ピツトのパターンは2フ=128通シ存在する。
区切り、これを8ビツトに変換する例を述べる(n=4
)。7ピツトのパターンは2フ=128通シ存在する。
これに対して8ピツトのパターンの中で重みが零のもの
BmCa=70個あるのでこれをグループEとして使用
する。但し、同符号の連続する可能性のある次の2つの
パターンは使用しないことにするので、グループEの数
は68個となる。
BmCa=70個あるのでこれをグループEとして使用
する。但し、同符号の連続する可能性のある次の2つの
パターンは使用しないことにするので、グループEの数
は68個となる。
(1) 00001111
(2) 11110000
次に、重みが−2となるパターンは5Cs=56個ある
が、この中から次の8個パターンを除いた48パターン
をグループAとする。
が、この中から次の8個パターンを除いた48パターン
をグループAとする。
(3) 00000111
(4) 00001011
(5) 00001101
[6) 00001110
(7) 11100000
(8) 11010000
(9) 10110000
(10101110000
これらのパターンは、変換後のパターンの境界部で同符
号の連続が8個以上となる可能性のあるパターンであり
、これは使用しない。
号の連続が8個以上となる可能性のあるパターンであり
、これは使用しない。
またグループNに対して、”θ″を”1″に、“1″を
”0”に変換したグループをBとよぶ。
”0”に変換したグループをBとよぶ。
このグループF、[重みが+2のグループとなる。
次に重みが−4となるパターンから、たとえば次に示す
ような12個のパターンを選択してグループCとする。
ような12個のパターンを選択してグループCとする。
(11110000100
(12110001000
(13101000010
(14) 01000100
(15) 01001000
(16) 00100001
(1710(110(1010
(18) 00100100
(19) 00101000
(20100010001
(21) 00010010
(22) 00010100
またグループCに対して”0”、”1″を反転したパタ
ーンのグループをDとよぶ。このクルーブの重みは+4
である。
ーンのグループをDとよぶ。このクルーブの重みは+4
である。
以上述べた5つのグループの関係を第1図に示す。7ビ
ツトの入力データ128個の中の68個のパターンは平
衡のとれるグループEに対応させる。残シの60個のデ
ータの中の48個を重みが−2,+2のグループA、B
に対応させ、更に残シの12個を重みが−4,+4のグ
ループC,Dに対応させる。そして過去のデータの重み
の累積値DSVを計算しておき、もしDSVが正(′1
″が多い)の場合にはグループE、A、Cを使用し、D
SVが負の場合にはグループE、B、Dを使用する。こ
の結果、DSvは常に零に近づくようにコントロールさ
れ、また、同符号の連続も6個以下に制限されるので直
流及び低周波成分の少ない信号となる。
ツトの入力データ128個の中の68個のパターンは平
衡のとれるグループEに対応させる。残シの60個のデ
ータの中の48個を重みが−2,+2のグループA、B
に対応させ、更に残シの12個を重みが−4,+4のグ
ループC,Dに対応させる。そして過去のデータの重み
の累積値DSVを計算しておき、もしDSVが正(′1
″が多い)の場合にはグループE、A、Cを使用し、D
SVが負の場合にはグループE、B、Dを使用する。こ
の結果、DSvは常に零に近づくようにコントロールさ
れ、また、同符号の連続も6個以下に制限されるので直
流及び低周波成分の少ない信号となる。
復号に関しては、8ビツトから7ビツトに対応するテー
フ゛ルを1史うことによシ元の7ビツトのデータにもど
すことができる。
フ゛ルを1史うことによシ元の7ビツトのデータにもど
すことができる。
上記の例は7ビツトを8ビツトに変換する例であるが、
同じように(2n−1)ビットのデータを(2n)ビッ
トのデータに変換することができる。この結果、少ない
冗長度を伺加することにより直流及び低周波成分を除去
することができ、かつ同符号の連続も制限できることが
わかる。
同じように(2n−1)ビットのデータを(2n)ビッ
トのデータに変換することができる。この結果、少ない
冗長度を伺加することにより直流及び低周波成分を除去
することができ、かつ同符号の連続も制限できることが
わかる。
次に本発明の他の変調方式について簡単に説明する。入
力データの処理が上記のように奇数ビットではなくイL
鴨数ピットとする方が便利な場合がある。たとえば1ワ
ードが8ビツトに区切られているような場合であり、こ
のときには前記の茶件からはずれることになる。つまシ
8ビットのデータを9ビツトのデータに変換することを
考えると、9ビツトのデータには平衡パターンは全くな
いため、前記の条件を満足する変換が存在しないことに
なる。このため、まず8ビツトを7ビツトと1ビツトに
分割し、7ビツトを前と同じように8ビツトのデータに
変換する。次に残シの1ビツトを付加して9ビツトのデ
ータとする。この1ビツトの位置は、たとえば8ビツト
の中央に挿入すれVよよい。このようにすると同符号の
連続は前と同じ6ビツトにできるからでめる。
力データの処理が上記のように奇数ビットではなくイL
鴨数ピットとする方が便利な場合がある。たとえば1ワ
ードが8ビツトに区切られているような場合であり、こ
のときには前記の茶件からはずれることになる。つまシ
8ビットのデータを9ビツトのデータに変換することを
考えると、9ビツトのデータには平衡パターンは全くな
いため、前記の条件を満足する変換が存在しないことに
なる。このため、まず8ビツトを7ビツトと1ビツトに
分割し、7ビツトを前と同じように8ビツトのデータに
変換する。次に残シの1ビツトを付加して9ビツトのデ
ータとする。この1ビツトの位置は、たとえば8ビツト
の中央に挿入すれVよよい。このようにすると同符号の
連続は前と同じ6ビツトにできるからでめる。
ただし、DSvの計算に関しては変換後の9ビツトのデ
ータに関して行なう必要がある。また、最悪状態として
はDSVが+1だけ累積する可能性があるが、この程度
であれば特に問題とはならない。
ータに関して行なう必要がある。また、最悪状態として
はDSVが+1だけ累積する可能性があるが、この程度
であれば特に問題とはならない。
また、ビデオ信号を8ビツトのディジタル信号に変換し
た場合、最下位ピッ)(LSB)を付加のためのビット
とすればDSVの累積は少なくなる。
た場合、最下位ピッ)(LSB)を付加のためのビット
とすればDSVの累積は少なくなる。
以下、本発明の具体的な実施例を第2図により説明する
。7ビツトを8ビツトに変換する場合を示すが、1は直
列並列変換回路、2は変換テーブルを記憶して置くリー
ドオンリーメモリー(fLOM)、3は並直列変換回路
、4はDSV計算回路である。
。7ビツトを8ビツトに変換する場合を示すが、1は直
列並列変換回路、2は変換テーブルを記憶して置くリー
ドオンリーメモリー(fLOM)、3は並直列変換回路
、4はDSV計算回路である。
まず入力のデータを直列並列変換回路1により並列デー
タP(7ビツト)に直し、このデータをR,0M2に入
力する。また、過去のデータの重みの累積値DSVの正
負を示すデータSもこのROMに入力する。この8個の
データをもとに変換データQ及び、このデータの重みR
を計算して出力する。この変換データQを並列直列変換
回路3に入力し、直列データに変換して出力すればよい
。
タP(7ビツト)に直し、このデータをR,0M2に入
力する。また、過去のデータの重みの累積値DSVの正
負を示すデータSもこのROMに入力する。この8個の
データをもとに変換データQ及び、このデータの重みR
を計算して出力する。この変換データQを並列直列変換
回路3に入力し、直列データに変換して出力すればよい
。
DSV!t?!回路4の一例を第3図に示す。41はD
SVの加算演算を行なうだめのROM、42はデータの
ラッチ回路である。このラッチ回路の1つの出力Sを符
号ビットとしておき、これをROM 2に戻すようにし
ておけばよい。
SVの加算演算を行なうだめのROM、42はデータの
ラッチ回路である。このラッチ回路の1つの出力Sを符
号ビットとしておき、これをROM 2に戻すようにし
ておけばよい。
次に、本発明の他の実施例を第4図に示す。
11は直列並列変換回路、12はデータ変換用ROM、
13は並列直列変換回路、14はI) S V計算回路
である。
13は並列直列変換回路、14はI) S V計算回路
である。
並列データPの1ピツ)TはROM12には入力せず並
列直列変換回路13とDSV計算回路14に入力する。
列直列変換回路13とDSV計算回路14に入力する。
ROM12ではP及びSのデータをもとに8ビツトの変
換データQを出力する。この変換データQと残りの1ピ
ツ)Tを並列直列変換回路13に入力し直列データに変
換する。DSV計算回路14では、ROM2の出力とデ
ータT及び1ワード前までのDSVから次のI) 8
Vを計η、し、符号ビットSを出力すればよい。
換データQを出力する。この変換データQと残りの1ピ
ツ)Tを並列直列変換回路13に入力し直列データに変
換する。DSV計算回路14では、ROM2の出力とデ
ータT及び1ワード前までのDSVから次のI) 8
Vを計η、し、符号ビットSを出力すればよい。
なお、この方式ではDSVの累積が起こるため、DSV
計算回路14のビット数は前よシ幾分大きくとっておく
必要がある。さらに、極端にDSVが累積した場合には
これを除去するように、使用していない残シのパターン
(188個)の中から選んで使うようにしてもよい。
計算回路14のビット数は前よシ幾分大きくとっておく
必要がある。さらに、極端にDSVが累積した場合には
これを除去するように、使用していない残シのパターン
(188個)の中から選んで使うようにしてもよい。
以上に述べたように、本発明によればわずかの冗長ビッ
トを付加することによシ直流及び低周波成分を除去する
ことができ、かつ同符号の連続も制限することができる
。
トを付加することによシ直流及び低周波成分を除去する
ことができ、かつ同符号の連続も制限することができる
。
また、分割のビット数が小さい場合には数個のROMに
よシ変調回路を構成することができるので、回路規模も
あまシ増加させずに実現することができる。
よシ変調回路を構成することができるので、回路規模も
あまシ増加させずに実現することができる。
さらに、ビット数に関しても7ビツトや8ビツトに制限
さするものではなく任意の値であ2ても同様に符号を構
成することが可能である。
さするものではなく任意の値であ2ても同様に符号を構
成することが可能である。
第1図は重み分布を示す図、第2図は本発明を実現する
ための第1の実施的、第3図は第2図中のDSV計γも
回路の一例、第4図は本発明を実現第 1 目 第 2 図 遁 3 図 第4 図 第1頁の続き 0発 明 者 金田英宏 小平市御幸町32番地日立電子株 式会社小金井工場内 0発 明 者 藤村信明 0発 明 者 塩野洋 横浜市戸塚区吉田町292番地日 立ビデオエンジニアリング株式 ■出 願 人 日立電子株式会社 東京都千代田区神田須田町1丁 目23番2号
ための第1の実施的、第3図は第2図中のDSV計γも
回路の一例、第4図は本発明を実現第 1 目 第 2 図 遁 3 図 第4 図 第1頁の続き 0発 明 者 金田英宏 小平市御幸町32番地日立電子株 式会社小金井工場内 0発 明 者 藤村信明 0発 明 者 塩野洋 横浜市戸塚区吉田町292番地日 立ビデオエンジニアリング株式 ■出 願 人 日立電子株式会社 東京都千代田区神田須田町1丁 目23番2号
Claims (1)
- 1、入力の(2n−17ビツトのデータを(2n)ビッ
トのデータに変換する回路において、22社1個のデー
タを2.C1個の平衡データの一部と境界部のデータが
制限された重みが正及び負のベアのデータに対応させ、
現在までのデータの重みの累積値が零に近づくようにデ
ータを選択することを特徴としたディジタル信号変調方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10788283A JPS60667A (ja) | 1983-06-17 | 1983-06-17 | デイジタル信号変調方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10788283A JPS60667A (ja) | 1983-06-17 | 1983-06-17 | デイジタル信号変調方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60667A true JPS60667A (ja) | 1985-01-05 |
Family
ID=14470471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10788283A Pending JPS60667A (ja) | 1983-06-17 | 1983-06-17 | デイジタル信号変調方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60667A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151699A (en) * | 1990-09-05 | 1992-09-29 | Pioneer Electronic Corporation | Data converting apparatus |
JPH0855344A (ja) * | 1995-07-29 | 1996-02-27 | Sony Corp | 円盤状記録媒体 |
-
1983
- 1983-06-17 JP JP10788283A patent/JPS60667A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5151699A (en) * | 1990-09-05 | 1992-09-29 | Pioneer Electronic Corporation | Data converting apparatus |
JPH0855344A (ja) * | 1995-07-29 | 1996-02-27 | Sony Corp | 円盤状記録媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5587991A (en) | Recording medium, signal recording apparatus thereof, and signal reproducing apparatus thereof | |
US5774078A (en) | Single merging bit DC-suppressed run length limited coding | |
EP0177950A2 (en) | A digital information signal encoding method | |
US6268810B1 (en) | Method of generating run length limited (RLL) code having improved DC suppression capability and modulation/demodulation method of the generated RLL code | |
JP2002271205A (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置 | |
JPH0449304B2 (ja) | ||
US4456905A (en) | Method and apparatus for encoding binary data | |
US4672362A (en) | Binary data encoding and decoding process | |
JPH0452020B2 (ja) | ||
JP2805096B2 (ja) | ディジタル変調方法及び復調方法 | |
EP0426034A2 (en) | A digital modulating circuit | |
JPS60667A (ja) | デイジタル信号変調方式 | |
US6545615B2 (en) | Device for encoding a stream of databits of a binary source signal into a stream of databits of a binary channel signal, memory means, device for recording information, record carrier, device for coding and device for playing back | |
JPS58139313A (ja) | デイジタル磁気記録再生装置 | |
JPH0477991B2 (ja) | ||
JPH0480576B2 (ja) | ||
JPH08204573A (ja) | 符号変換方法 | |
JPH0578110B2 (ja) | ||
JPH06311042A (ja) | デジタル変調装置 | |
JPH10208404A (ja) | 変調方法、変調装置、復調方法及び復調装置 | |
JPH0363859B2 (ja) | ||
JPS60106254A (ja) | 4−6群変調方法 | |
JP3611359B2 (ja) | Efm変調装置 | |
JP2636870B2 (ja) | 8/9符号変換方法 | |
JP2636868B2 (ja) | 8/9符号変換方法 |