KR930002136B1 - 정보 전송 방법 및 엔코딩, 디코딩 장치 - Google Patents

정보 전송 방법 및 엔코딩, 디코딩 장치 Download PDF

Info

Publication number
KR930002136B1
KR930002136B1 KR1019850007445A KR850007445A KR930002136B1 KR 930002136 B1 KR930002136 B1 KR 930002136B1 KR 1019850007445 A KR1019850007445 A KR 1019850007445A KR 850007445 A KR850007445 A KR 850007445A KR 930002136 B1 KR930002136 B1 KR 930002136B1
Authority
KR
South Korea
Prior art keywords
bit
word
sum
information
value
Prior art date
Application number
KR1019850007445A
Other languages
English (en)
Other versions
KR860003715A (ko
Inventor
안토니에 슈하메르 임밍크 코르네리스
Original Assignee
엔. 브이. 필립스 글로아이람펜파브리켄
이반 밀러 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 브이. 필립스 글로아이람펜파브리켄, 이반 밀러 레르너 filed Critical 엔. 브이. 필립스 글로아이람펜파브리켄
Publication of KR860003715A publication Critical patent/KR860003715A/ko
Application granted granted Critical
Publication of KR930002136B1 publication Critical patent/KR930002136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

내용 없음.

Description

정보 전송 방법 및 엔코딩, 디코딩 장치
제1도는 정보 전송 방법을 사용하는 공지된 장치를 도시한 도면.
제2도는 공지된 인코딩/디코딩 방법에 사용되는 변환 테이블.
제3도는 본 발명에 따른 인코딩/디코딩 방법에 사용되는 테이블.
제4도는 본 발명에 따른 인코딩/디코딩 방법의 그룹의 효율 R을 도시한 테이블.
제5도는 본 발명에 따른 인코딩/디코딩 방법의 다른 그룹의 효율을 도시한 테이블.
제6도는 본 발명에 따른 인코딩/디코딩 방법의 양호한 변형에 관한 테이블.
제7도는 제6도의 테이블에 따른 코드의 사용을 설명하기 위한 테이블.
제8도는 본 발명에 따른 방법의 양호한 변형을 사용하는 장치를 도시한 도면.
제9도는 본 발명의 효과를 도시하며 제2도 및 제6도의 테이블 코드가 사용될때 얻어지는 에너지 스팩트럼을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
2 : 직렬-병렬 변환기 3 : 인코딩 회로
4 : 병렬-직렬 변환기 6 : 아날로그 자기 테이프 레코더
8 : 디코딩 회로 13 : 클럭 신호 발생기 회로.
본 발명은 정보 전송 방법에 관한 것이며, 전송하기 전, m 비트 정보 워드가 n 비트 코드워드로 변환되며, 전송된 후 상기 n 비트 코드워드가 m 비트 정보워드로 재변환되고, 이때 m〈n이며 m 및 n은 양의 정수이며, d.c가 없는 전송을 하기 위해, 가능 코드 워드가 발생되는 코드 워드의 비트에 대한 연속합
Figure kpo00001
, 이때 Xj=±1는 jth비트의 값, 이 정보 워드의 시퀀스에 관계없이 제한된 상태를 유지하는 방식으로 선택된다.
본 발명은 또한 상기 방법에 사용하기 위한 인코딩 장치에 관한 것이다.
또한, 본 발명은 상기 방법에 사용하기 위한 디코딩 장치에 관한 것이다.
상기 방법 및 장치는 전송용 신호 스펙트럼을 최적으로 하기 위해 사용된다. 예컨대, 자기 테이프를 통한 경우 및 케이블, 스페이스 또는 광학 레코드 캐리어와 같은 다른 매체를 선행 비트 Xj,Xj=ε{+l,-l}에 대한 합이고, j는 비트 Xj의 시퀀스 수이며,ω는 각 주파수입니다. 사실상, 비트의 시퀀스안의 모든 '1'은'+1'(십진수)로 카운트되어, 함께 가산되며, 모든 '0'는 '-1'(십진수)로 카운트되어 음의 부호로써 가산됩니다. i가 n에 일치한다고 가정할 경우, 이 조건은 n-비트 코드 워드안의 모든 비트의 합, 즉 Z0(n)=X1+X2+X3+···+Xn이 제한됨을 의미합니다.
제2요구조건은 첨부된 명세서의 상세한 설명에 기재된 바와 같이,
Figure kpo00002
가 i가 증가함에 따라 제한된 상태를 유지할 경우 S"(ω=0)=0가 된다는 것으로써, 이것은 i가 n에 일치한다고 가정했을 경우,
Figure kpo00003
가 제한됨을 의미하며, 사실상 2차 도함수 S"(ω)가 제로인 것은 에너지 스팩트럼의 저 주파수 성분이 단지 S(ω=0)가 제로일 때의 경우보다 훨씬 작은 것을 의미하며, 이것은 코드의 유용성을 특허 명세서에 기술되어 있다. 제로 디스패리티를 가진 코드워드에 부가하여, 제로가 아닌 특정 디스패리티를 가진 코드워드가 허용되는데, 즉 퍼지티브 디스패리티를 가진 코드워드 및 이와 정반대인 디스패리티를 가진 코드워드가 관련된 입력 워드(예를들면 +2 및 -2)에 할당되며,상기 두 코드 워드로부터, 선행 코드워드의 디지탈 합의 값(연속합)에 따른 선택이 상기 디지탈 합의 값의 절대값이 제한된 상태를 유지하는 방식으로 행해진다. 가장 간단한 방법은 한 세트를 선택하고 상기 한 세트의 워드를 반전시키므로써 다른 세트의 관련 워드를 발생시키는 것이다.
본 발명은 상술한 방법 및, 상기 방법에 사용하기 위한 인코딩 장치 및 디코딩 장치를 제공하는 것을 목적으로하며, 이때 정보 워드를 랜덤하게 제공하는 경우에 있어서 발생되는 코드워드의 스팩트럼은 공지된방법 및 장치의 경우보다 더 작은 저 주파수 신호 성분을 갖는다.
따라서, 본 발명에 따른 방법은 발생된 코드워드의 비트에 대한 모든 선행합값에 대해 연속합
Figure kpo00004
이 제한된 상태를 유지하는 방식으로 가능 코드워드가 선택되는 것을 특징으로 한다.
본 발명은 상기 합
Figure kpo00005
을 제한함으로써 에너지 스팩트럼 S(ω)의 2차 도함수인 S"(ω)가 ω=0에서 제로가 된다는 사실에 기초하며, 이것은 스팩트럼의 저주파수 성분의 감소를 의미하는 것이다.
본 발명에 따른 방법은 또한 제1정보워드 그룹에 대해, 모든 n-비트 코드워드에서
Figure kpo00006
를 만족하는 코드워드가 할당되는 것과, 제1정보워드 그룹에 대해 합
Figure kpo00007
이 각각 +a 및 -b의 값을 갖도록 제1 및 제2코드워드가 할당되며, 상기 제1정보워드 그룹이 나타날때, 모든 선행 코드워드에 대한 연속합
Figure kpo00008
의 함수로서 상기 연속함이 최소가 되는 방식으로 두 가능 코드워드로부터의 선택이 행해지는 것을 특징으로 한다.
본 발명에 따른 인코딩 장치는 상기 변수 a 및 b가 동일한 것을 특징으로 할 수도 있다.
본 발명에 따른 인코딩장치는 발생된 코드워드의 비트에 대한 모든 선행 합값에 대해 연속합
Figure kpo00009
이 제한된 상태를 유지하는 방식으로 m 비트 정보 워드를 n-비트 코드 워드로 변환시키기 위한 변환 회로를 특징으로 할 수도 있다.
이하, 본 발명을 첨부된 도면을 참조하여 본원 명세서를 보다 상세하게 설명하겠다.
제1도는 디지탈 데이타를 인코딩 및 디코딩하는 시스템을 사용하는 장치를 도시한 것이다. 상기 장치는 직렬 입력 데이타를 수신하여(상기 데이타가 병렬형으로 나타나지 않을경우) 입력 데이타를 본 실시예에 있어서의 2-비트 병렬워드로 배열시키기 위해 직렬-병렬 변환기(2)에 상기 데이타를 인가하는 입력단(1)을 포함한다. 상기 2-비트 워드는 예컨대 룩업(look-up) 테이블 또는 게이트 회로 형태의 인코딩 회로(3)에 인가되며, 본 실시예에 있어서의 상기 인코딩 회로는 그것에 의해 규정된 법칙에 부합하여 모든 입력 워드에 대해 4-비트 출력 워드를 발생시킨다. 상기 병렬/직렬 변환기(4)에 의해, 상기 4-비트 워드는 직렬 데이타 시퀀스로 변환되며, 이것은 예컨대 종래의 아날로그 자기 테이프 레코더(6)에 의해 자기 테이프상에 기록된다. 따라서 다수의 병렬 트랙을 기록하는 것이 가능하다. 예컨대 위상 고정 루프를 통해 클럭 신호발생기 회로(5)에 의한 입력 신호로부터 유도되는 클럭 신호에 의해 동기화가 이루어진다.
원칙적으로, 디코딩은 유사한 회로 장치에 의해 행해질 수 있으며 상기 장치를 통해 신호가 역 시퀀스로 공급된다. 테이프 레코더(6)로부터의 신호가 직렬/병렬 변환기(7)에 의해 4비트 워드의 그룹으로 배열된다(데이타가 4비트 워드로서 사용될 수 없을때). 상기 4비트 워드는 인코딩에 사용되는 법칙에 상보적인 법칙에 부합하여 디코딩 회로(8)에 의해 2-비트 워드로 변환되며, 병렬/직렬 변환기(9)에 의해 출력단(10)상에서 직렬 데이타 스트림으로 변환된다. 또한, 상기 프로세스는 레코더(6)로부터 얻어지며 직렬/병렬 변환기(7)의 입력단(12)상에서 나타나는 신호로부터, 클럭 신호 발생기 회로(13)에 의해 유도되는 클럭 신호가 동기화된다.
인코딩 회로(3)에서의 변환은 특히 전송에 적합한 신호 스펙트럼을 얻기 위해 행해진다. 예컨대, 자기 테이프를 통한 전송의 경우 및 케이블, 스페이스 또는 광학 레코드 캐리어와 같은 다른 매체를 통한 전송의 경우에 있어서, 레코딩시 트래킹 신호와 같은 여러 제어 신호가 수용될 수 있도록 최소의 성분을 가진 스팩트럼을 갖는 것이 바람직하다.
예컨대 연속적으로 발생되는 비트에 대한 연속 합(논리 "1"의 값의 정반대인 값이 논리 "0"에 할당됨)이제한될 때, d.c.가 없는 코드가 얻어지는 것이 영국 특허원 제1,540,617호에 공지되어 있으며, 이것은 연속합이 무한대로 되는 일련의 코드워드를 야기시키는 일련의 입력워드가 존재하지 않는다는 것을 의미한다.이것을 확실히 하는 가장 간단한 방법은 코드워드로써 디스패리티(이것은 코드 워드의 비트 값에 대한 합,즉 이 코드 워드에 의해 야기된 연속 합의 변화)가 0인 코드워드 및 제로와 동수의 1을 가진 코드 워드만을 사용하는 것이다. 이것의 일예는 제2도의 테이블 형태로 주어진 "바이페이스"코드이다. 보다 많은 가능 코드 워드를 허용하므로써 더욱 효과적인 다른 간단한 방법은 상기 영국 특허 명세서에 기술되어 있다. 제로디스패리티를 가진 코드워드는 별개로하고, 제로가 아닌 특정 디스패리티를 가진 코드워드도 허용될 수 있는데, 즉 퍼지티브 디스패리티를 가진 코드 워드 및 상반되는 디스패리티를 가진 코드워드가 코드워드(예컨대 +2 및 -2)로 할당되며 선행 코드워드에 대한 디지탈 합의 값(연속합)에 따라 상기 디지탈 합의 절대값이 제한되는 방식으로 상기 두 워드로부터의 선택이 이루어진다. 가장 간단한 방법은 한 세트를 선택하고,이 세트의 워드를 인버팅 함으로서 다른 세트의 관련 워드를 발생시키는 것이다.
제1도에 도시된 장치에 있어서, 이것은 모든 논리 0의 수신에 따라 카운트 다운하고 모든 논리 1의 수신에 따라 카운트 업하는 업/다운 카운터(14)에 의해 모든 선행 워드에 대한 디지탈 합 값을 결정하고, 이 디지탈 합 값이 두개의 가능 값중 높은 값(S1)을 갖는지 낮은 값(S0)을 갖는지를 나타내는 논리 신호 S0/S1를 그것의 함수로써 발생시키므로써 이루어질 수 있다. S0의 값이 로우일 경우, 다음의 입력워드는 취해진 법칙에 부합하여 제로 또는 +2 디스패리티를 갖는 워드로 변환되며, 그에따라서 디지탈 합의 값이 S0를 유지하거나 또는 S1(S1=S1+S2)으로 되며, S1의 값이 하이일 경우, 상기 입력워드는 제로 또는 -2 디스패리티를 갖는 워드로 변환되며 그에따라 디지탈 합의 값이 S1을 유지하거나 또는 S0(S0=S1-2)로 된다.
디코딩하는 동안에 모든 선행 워드의 디지탈 합 값은 인코딩하는 동안 다음 코드 워드로써 0 또는 +2 디스패리티를 가진 워드 또는 0 또는 -2 디스패리티를 가진 워드가 선택되는지 여부를 그것의 함수로 결정하도록 상기 업/다운 카운터(15)에 의해 결정된다. 상기 디코딩 회로(8)는 이것니 함수로서 제어된다. 그러므로, 상기 인코딩 및 디코딩 회로는 법칙 또는 테이블로서 얻어지며 모든 선행 코드워드의 디지탈 합의 값이S0일 경우 명확한 코드워드 S0세트와 모든 선행 코드워드의 디지탈 합 값이 S1일 경우 명확한 코드워드 S1세트를 포함한다.
상술한 특허 명세서에 따라, 모든 세트에 있어서 제로 디스패리티를 갖는 워드가 동일하게 선택되고 -2디스패리티를 갖는 워드가 +2 디스패리티를 갖는 워드에 상보적인 것으로 선택한 세트 S1는 다른 세트 S0로부터 간단하게 유도될 수 있다. 본 출원인의 특허출원 제8402444호(PHN 11.127)는 상기 방법에 대한 향상된 방법을 기술하고 있다.
수학적으로, 상기 내용은 다음과 같이 정의될 수 있다.
Figure kpo00010
이 i가 증가함에 따라 제한된 상태를 유지할 경우 S(ω=0)=0이 되며, 이때 S(ω)는 에너지 스팩트럼이며 Z0(i)는 모든 i 선행 비트 Xj에 대한 합이며, 이때 Xi=ε{+1,-1}, j는 비트 Xj의 시퀀스 수이며 ω는 각 주파수이다. 상기 가장 간단한 경우에 있어서, 각각의 코드워드, 즉 디스패리티가 제로인 각각의(n 비트) 코드 워드에 대해
Figure kpo00011
일 경우, 상기 요구 조건은 만족된다.
또한, 본 발명에 따라,
Figure kpo00012
이 i가 증가함에 따라 제한된 상태를 유지할 경우, S"(ω=0)=0이 되며, 이것은 에너지 스펙트럼 S(ω)의 2차 도함수 S"(ω)(ω=0에서 S(ω)의 기수차 도함수는 항상 0이다)는 k 비트의 합에 대한 모든 i 선행합에 대한 합 Z1(i)이 제한될 때 ω=0에 대해 제로이다. 사실상, 2차 도함수 S"(ω)가 제로인 것은 스펙트럼의 저주파수 성분이 단지 S"(ω=0)가 제로일때의 경우보다 훨씬 작은 것을 의미하며, 이것은 코드의 유용성을 향상시킬 수 있다.
Figure kpo00013
가 i가 증가함에 따라 제한된 상태를 유지할 경우, 저주파수 성분은 더욱더 감소될 수 있다.
마찬가지로, 상기 요구조건은 모든 순간의 합인 Z3(i), Z4(i), Z5(i)…ZP(i)에 이용될 수 있다. 통상적으로, 만약
Figure kpo00014
가 제한된 상태를 유지할 경우 S2P(ω=0)=0…(5)가 되며, 이때 S2P(ω)는 에너지 스펙트럼 S(ω)의 22Pth차 도함수며, ZP(i)는 Pth차 합이며, ZP-1은 제(P-1)차합이다. 사실상, 이들 요구조건 및 Z2에 대한 요구조건은 코드를 발생시키지 못하며, 결국 단지 요구조건(3)만이 실제로 중요하다.
요구조건(3)은, 요구조건(1)과 마찬가지로, 상기 요구조건을 모든 코드워드에 적용시킴으로 만족될 수 있다. 이것은 모든 n 비트 코드워드에 대해
Figure kpo00015
를 만족하는 코드워드만이 선택되어야함을 의미한다. 상기 요구조건은 각 코드워드가
Figure kpo00016
을 만족할 경우 성립된다. 상기 요구조건은 각 코드워드에 있어서 비트값 및 모든 워드당 상기 비트의 시퀀스수 곱에 대한 합이 제로임을 의미한다. 요구조건(6)에 부합되는 코드워드 그룹(2)의 실시예가 제3도의 테이블에 주어져 있으며, 상기 테이블은 요구조건(6)을 만족하는 2개의 가능한 4비트 코드워드와 그와 결합된 1비트 입력워드를 제공한다. 상기 변환 효율은 0.25이다. 왜냐하면 입력 비트율과 출력 비트율 사이의 비가 0.25이기 때문이다.
마찬가지로, 요구조건(5)을 만족하는 가장 간단한 방법은 상기 요구조건을 모든 워드에 적용시키는 것이다. 통상적으로, 이것은 모든 코드워드가
Figure kpo00017
를 만족할 경우 이루어진다. 여기서 P는 합 ZP(i)의 차수이다.
간단하게 요구조건(3)을 만족하는 다른 방법은 각각의 입력 워드로써 변수 Z1(n)가 제로가 아닌 값을 가진 두개의 코드워드를 선택하는 것으로, 이것은 변수 Z1(n)가 제로인 코드워드에 의해서도 이루어질 수 있으며, 다른 하나는 모든 i/n 선행 n-비트 워드에 대해 논리합 Z1(i)의 함수로써, 상기 연속 합 Z1(i)이 제한된 상태를 유지하는 방식으로 상기 두 코드 워드중 하나를 선택하는 것이다. 더욱이, 연속합 Z0(i)(디지탈 합 값)이 제한된 상태를 유지하는 요구조건(1)을 만족하기 위해, 적절한 방법이면 어느것이든 적용될 수 있다. 적절한 선택은 0이 아닌 디스패리티(Z0(n)=0)를 가진 코드워드를 선택하는 것이다. 또한, 만약 합Z1(n)이 역시 제로인 코드워드가 선택될 경우, 제4도의 테이블은 n 비트워드로 형성될 수 있는 가능 코드워드의 수 M 및 달성 가능 효율 R=2log(M)/n을 제공한다. 다소 허용될 수 있는 효율(예를들면 R≥0.5)을 위해,16비트 이상의 비교적 긴 코드워드가 선택되어야만 한다(모든 코드워드가 Z0(n) 및 Z1(n)이 제로가 되어야 한다는 요구조건을 만족하기 위해 4비트의 배수에 일치하는 길이를 가져야 한다):
더욱 효과적인 코드는 요구조건 Z0(n)=0을 유지하며 Z1(n)의 더 많은 값을 허용하므로써 가능한 것으로 나타날 수 있다. 제5도의 테이블은 코드 효율 R을 도시한 것이며, 여기서 제1열은 코드워드의 비트 n 수를 제공하며 각 열의 위에는 가능한 값 r의 수가 제공되며 변수 Z1(i)가 각 코드워드의 종단에서 가정된다.
제6도의 테이블은 n=4 및 r=4(제5도)인 코드의 실시예를 제공하는 것으로서, 상기 코드는 효율 R 및 코드워드의 길이에 관해 상기 바이페이스 코드(제2도)와 일치하게 된다. 테이블의 제1열은 2-비트 입력워드를 도시한 것이며, 제2별은 모든 선행 워드에 대한 변수 Z1(i)가 제로보다 작을 때 관련 4비트 출럭워드를 제공하며, 제3열은 상기 워드의 Z1(n)의 값을 제공하고, 제4열은 모든 선행 워드에 대한 변수 Z1(i)가 제로보다 더클때의 출력워드를 제공하며, 제5열은 상기 워드에 대한 Z1(n)의 값을 제공한다. 모든워드의 종단부에서 Z1(i)은 4개의 가능한 값 +3, +1,-1 및 -3을 갖는다.
제7도는 인코딩 법칙을 인코딩 게이트 회로로 변형시키기 위해 제6도의 테이블을 보다 상세한 형태로 도시한 것이다.
상기 실시예에 있어서, 변수 Z1(n)는 각각 +4 및 -4, +2, 및 -2, 및 제로값을 가질 수 있다. 제1열은 2비트 입력워드를 제공한다. 제2열은 2비트 기수법 및 십진수 기수법으로 모든 선행 워드에 대한 연속 합 Z1(n)의 값을 제공하며, 제3열은 선택되는 출력 코드워드를 제공하며, 제4열은 상기 코드워드의 합 Z1(n)의 값을 제공하며, 제5열은 2-비트 기수법 및 십진수 기수법으로의 연속 합 Z1(1+n)의 새로운 값을 제공한다.
테이블에 도시된 바와 같이, 입력 워드 00 및 01은 연속 합 Z1(i)에 관계없이, 워드 1001 및 0110으로 변환되며, 상기 워드는 제로와 동일한 항 Z1(n)을 나타내며, 그에따라 Z1(i+n)는 Z1(i)와 동일하게 존재한다. 입력워드 10은 합 Z1(i)이 00 또는 01과 동일할때는(각각 +3 및 +1) Z1(n)=-2로서 출력워드 0101로 변환되며 합 Z1(i)이 10 또는 11일때는(각각 -1 및 -3) Z1(n)=+2로서 출력워드 1010로 변환된다. 마찬가지로, 입력워드 n는 합 Z1(i)이 00 또는 01일때 Z1(n)=-4로서 출력 워드 0011로 변환되며, 상기 합 Z1(i)이 10 또는 11일때는 Z1(n)=+4로서 출력워드 1100로 변환된다.
제7도의 코드는 변수 Z1(n)를 결정하지 않고서도 디코딩 될 수 있다. 왜냐하면, 모든 코드워드가 본래의 데이타 워드로 명백하게 변환될 수 있기 때문이다. 이것은 4비트중 단지 3으로 가능하다. 왜냐하면 요구조건 Z0(n)=0에 따라 코드워드가 선택되기 때문인데 즉, 상기 코드 워드는 제로와 동일한 수의 1을 갖는다.
제8도는 제7도의 테이블에 부합하는 인코딩 및 디코딩 장치의 실시예를 도시한 것이다. 상기 장치는 필요없는 부분인 부호(14) 및 (15)부분을 제외하면 제1도와 동일하다. 왜냐하면 Z0(n)=0인 코드워드는 단지 하나이기 때문에 인코딩 장치(3)에 있어서, 입력비트 a2및 a3와 비트 a0및 a1를 나타내는 변수 Z1(i)는 제 7도의 제 2행에 도시된 것에 부합하여 출력비트 b2,b3,b4및 b5와 비트 b0및 b1을 나타내는 변수 Z1(i+4)로 변환된다.
비트 a3,a2,a1및 a0는 AND-게이트 A0내지 A10의 반전 및 비반전 입력에 인가되며, 이때 상기AND-게이트 A0내지 A10의 출력상에 비트 C0내지 C10가 다음의 논리 방정식에 부합되도록 나타나는 방식으로 서로 결합된다.
Figure kpo00018
상기 비트 C0내지 C10는 다음의 논리 방정식에 따라 Or-게이트 O0내지 O5에 의해 비트 b0내지 b5를 제공하도록 계속 결합된다.
b0=C0+C1+C3+C5
b1=C2+C4+C6+C7
b2=C3+C4+C7+C8
b3=C5+C6+C7+C9
b4=C3+C4+C9+C10
b5=C5+C6+C8+C10
상기 비트 b0및 b1는 변수 Z1=Z1(i+4)의 새 값을 나타내며 플립플롭 FF1및 FF2에 인가되며, 이때 다음의 입력워드 a1,a3가 변환될때까지 래치된다.
디코딩 회로(8)에 있어서, 상기 비트 b3,b4및 b5는 다음의 논리방정식에 따라 AND-게이트 A11내지A15에서 비트 d0내지 d4를 형성하도록 결합한다.
Figure kpo00019
Or-게이트 O6및 O7에 의해, 상기 비트 d0내지 d4는 논리방정식에 부합하여
a3= d0+ d1+ d2+ d3
a2=d1+d4출력비트 a3및 a2를 형성하도록 결합된다.
본 발명에 따른 인코딩 방법의 효과를 설하기 위해, 제9도는 대수 크기로의 상대 각 주파수 ω/ω0의 함수로서 dB로서 에너지 스펙트럼을 도시한 것이다(여기서, ω0는 채널 비트 주파수이며, 상기 스펙트럼은ω/ω0=0.5에 대해 대칭이다). 곡선 I는 제2도에 사용된 바이페이스 코드가 사용될때의 스펙트럼을 나타내며, 곡선 II는 제 7도의 코드가 사용될때의 스팩트럼을 나타낸다. 낮은 주파수에서 본 발명에 따른 코드는 요구되는 바와같이 비교적 작은 신호를 발생시키는 것을 알 수 있다.

Claims (7)

  1. 정보 전송전, m-비트 정보 워드가 n-비트 코드 워드로 변환되고, 전송후, 상기 n-비트 코드워드가 m-비트 정보 워드로 재변환되며, 이때 m〈n이고 m 및 n은 양의 정수이며, d.c.가 없는 전송을 하기위해, 발생된 코드 워드의 비트에 대해 연속합
    Figure kpo00020
    , 이때 Xj=±1은 jth비트의 값, 이 정보 워드의 시퀀스에 관계없이 제한된 상태를 유지하는 방식에 의해 가능 코드 워드가 선택되는 정보 전송 방법에 있어서,상기 발생된 코드 워드의 비트에 대한 모든 선행 합산치에 대해 연속합
    Figure kpo00021
    이 역시 제한된 상태를 유지하는 방식에 의해 추가 가능 코드 워드가 선택되는 것을 특징으로 하는 정보 전송 방법.
  2. 제1항에 있어서, 모든 n-비트 코드에 대해
    Figure kpo00022
    를 만족하는 코드 워드가 제1정보 워드 그룹에 할당되는 것을 특징으로 하는 정보 전송 방법.
  3. 제1항에 있어서, 합
    Figure kpo00023
    이 각각 +a 및 -b의 값을 갖는 제1 및 제2코드 워드가 제1정보워드 그룹에 할당되며, 상기 제1정보 워드 그룹이 나타날때, 모든 선행 코드워드에 대한 연속합
    Figure kpo00024
    의 함수로서, 상기 연속합이 최소가 되는 방식으로 두 가능 코드 워드로부터의 선택이 행해지는 것을 특징으로하는 정보 전송 방법.
  4. 제2항에 있어서, 합
    Figure kpo00025
    이 각각 값 +a 및 -b를 갖는 제1 및 제2코드 워드가 제2정보워드 그룹에 할당되며, 상기 제 2 정보 워드 그룹이 나타날때 모든 선행 코드워드에 대한 연속합
    Figure kpo00026
    의 함수로서, 상기 연속합이 최소가 되는 방식으로 두 가능 코드 워드로부터의 선택이 행해지는 것을 특징으로 하는 정보 전송 방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 변수 a 및 b가 동일한 것을 특징으로 하는 정보 전송 방법.
  6. m-비트 정보 워드를 가진 정보 신호를 수신하는 수단으로서, 이때 m이 양의 정수인 수신 수단과, 제1연속합,
    Figure kpo00027
    이 정보워드의 시퀀스에 관계없이 n-비트 코드 워드의 비트에 대해 제한된 상태를 유지하도록 m-비트 정보 워드를 n-비트 코드 워드로 변환시키는 수단으로서, 이때 Xj는 jth비트의 값으로 논리 1에 대한 제1값과 논리 0에 대해 상기 제1값과 정반대인 제2값을 가지며, n은 양의 정수이고n〉m인 변환 수단, 및 n-비트 코드워드의 형태로 인코딩된 정보 신호를 제공하는 수단을 포함하는 전송된 정보 신호의 인코딩 장치에 있어서, 제2연속합,
    Figure kpo00028
    이 n-비트 코드 워드의 비트에 대한 선행 합에 대해 제한된 상태를 유지하도록 상기 변환 수단이 m-비트 정보 워드를 n-비트 코드 워드로 변환시키는 것을 특징으로 하는 인코딩 장치.
  7. n-비트 코드 워드를 가진 인코딩된 정보 신호를 수신하는 수단으로서, 이때 n은 양의 정수이고, 제1연속합
    Figure kpo00029
    이 상기 코드 워드로 인코딩된 정보 워드 시퀀스에 관계없이 상기 n-비트 코드 워드의 비트에 대해 제한된 상태를 유지하도록 존재하며, 이때 Xj는 jth비트의 값으로, 논리 1에 대한 제1값과 논리 0에 대해 상기 제1값의 정반대인 제2값을 갖는 수신 수단과, 상기 n-비트 코드 워드를 m-비트 정보워드로 변환시키는 수단으로서, 그것으로부터 상기 n-비트 코드 워드가 전송에 앞서 얻어지며, 그때 m은n보다 작은 정수인 변환수단, 및 디코딩된 정보 신호로서 m-비트 정보 워드를 제공하는 수단을 포함하며d.c. 저주파수 성분이 감소된 전송된 인코딩 정보 신호를 수신 및 디코딩하는 장치에 있어서, 제2연속합
    Figure kpo00030
    이 코드 워드의 비트에 대한 선행 합에 대해 제한된 상태를 유지하도록 n-비트 코드 워드가 존재하며, 그에따라 코드 워드의 d.c 저주파 성분이 더욱 감소되는 것을 특징으로 하는 수신 및 디코딩 장치.
KR1019850007445A 1984-10-10 1985-10-10 정보 전송 방법 및 엔코딩, 디코딩 장치 KR930002136B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8403078 1984-10-10
NL8403078A NL8403078A (nl) 1984-10-10 1984-10-10 Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze.

Publications (2)

Publication Number Publication Date
KR860003715A KR860003715A (ko) 1986-05-28
KR930002136B1 true KR930002136B1 (ko) 1993-03-26

Family

ID=19844589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007445A KR930002136B1 (ko) 1984-10-10 1985-10-10 정보 전송 방법 및 엔코딩, 디코딩 장치

Country Status (7)

Country Link
US (1) US4750138A (ko)
EP (1) EP0178027B1 (ko)
JP (1) JPH0824311B2 (ko)
KR (1) KR930002136B1 (ko)
CA (1) CA1243123A (ko)
DE (1) DE3584217D1 (ko)
NL (1) NL8403078A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8708010D0 (en) * 1987-04-03 1987-05-07 Crosfield Electronics Ltd Image reprocessing
GB8912471D0 (en) * 1989-05-31 1989-07-19 Int Computers Ltd Data transmission code
US5229769A (en) * 1992-02-21 1993-07-20 Advanced Micro Devices, Inc. Method and circuit for performing running disparity measurements
NL9002772A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
US5625644A (en) * 1991-12-20 1997-04-29 Myers; David J. DC balanced 4B/8B binary block code for digital data communications
CA2157759A1 (en) * 1993-03-10 1994-09-15 Michael Seward Sutton Enhanced one way radio seven bit data network
US5450443A (en) * 1993-09-01 1995-09-12 International Business Machines Corporation Method and apparatus for constructing asymptotically optimal second order DC-free channel codes
JP3184083B2 (ja) * 1995-12-15 2001-07-09 日本電気株式会社 チャネル多重分離方法およびチャネル多重分離装置
JP3916055B2 (ja) * 2002-03-28 2007-05-16 日本ビクター株式会社 変調方法、変調装置、記録媒体、復調方法および復調装置
JP2014093682A (ja) 2012-11-05 2014-05-19 Denso Corp 通信システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1540617A (en) * 1968-12-13 1979-02-14 Post Office Transformation of binary coded signals into a form having lower disparity
DE1963945A1 (de) * 1969-12-20 1971-06-24 Ibm Verschluesseler
JPS5665313A (en) * 1979-10-29 1981-06-03 Sony Corp Data converting circuit
JPS5665314A (en) * 1979-11-02 1981-06-03 Sony Corp Encoder for binary signal
US4261019A (en) * 1979-11-29 1981-04-07 Micropolis Corporation Compatible digital magnetic recording system
GB2094107B (en) * 1981-01-16 1985-04-17 Standard Telephones Cables Ltd Digital code for line transmission
JPS59169254A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 符号変換方式
JPH0714145B2 (ja) * 1983-04-26 1995-02-15 ソニー株式会社 情報変換方法
NL8402444A (nl) * 1984-01-20 1986-03-03 Philips Nv Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze.
NL8402445A (nl) * 1984-01-20 1985-08-16 Philips Nv Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze.

Also Published As

Publication number Publication date
JPS61154246A (ja) 1986-07-12
US4750138A (en) 1988-06-07
EP0178027A2 (en) 1986-04-16
EP0178027B1 (en) 1991-09-25
DE3584217D1 (de) 1991-10-31
EP0178027A3 (en) 1989-03-15
NL8403078A (nl) 1986-05-01
KR860003715A (ko) 1986-05-28
JPH0824311B2 (ja) 1996-03-06
CA1243123A (en) 1988-10-11

Similar Documents

Publication Publication Date Title
KR920006940A (ko) 디지탈 정보 신호 기록 장치
KR920003508B1 (ko) 복-레벨 디지탈 신호 제공방법
KR930002136B1 (ko) 정보 전송 방법 및 엔코딩, 디코딩 장치
JP2568875B2 (ja) コード信号による情報の転送方法及びその方法を実施する情報転送システム及び送受信装置
KR950006085B1 (ko) 부호변조장치
US4352129A (en) Digital recording apparatus
KR20010032626A (ko) 런 길이 제약을 받는 디지털 정보신호의 발생
GB1599155A (en) Transmission and/or recording of digital signals
Hollmann et al. Performance of efficient balanced codes
KR19990044464A (ko) 디지탈 정보신호의 전송, 기록 및 재생
US4536742A (en) Method of encoding a stream of data bits, device for carring out the method, and device for decoding a stream of data bits
US20070182597A1 (en) Modulation code system and methods of encoding and decoding a signal
KR20040033022A (ko) 변조 코드 시스템 및 다수의 적분에 의해 신호를 인코딩및 디코딩하는 방법
US5602547A (en) Data conversion apparatus and encoding apparatus
KR20010021659A (ko) 입력 정보신호의 인코딩
JP2573067B2 (ja) 情報変換装置
JP2962027B2 (ja) 情報変換方法および情報記録装置
JPH0695644B2 (ja) ランレングスリミテツド符号の復号装置
JP3313928B2 (ja) データ変調方法及びその装置
KR100752880B1 (ko) 정보를 코딩/디코딩하는 방법 및 장치
US20080266149A1 (en) Modulation Code System and Methods of Encoding and Decoding a Signal
JPH01221918A (ja) 可変長符号変換装置
JPH0260323A (ja) 情報変換方式
JPH02224527A (ja) 情報変換方式
JPH0666815B2 (ja) 情報変換方式及びデータ復調方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970303

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee