JP2563239B2 - 同期パタ−ン選定方法 - Google Patents

同期パタ−ン選定方法

Info

Publication number
JP2563239B2
JP2563239B2 JP59020201A JP2020184A JP2563239B2 JP 2563239 B2 JP2563239 B2 JP 2563239B2 JP 59020201 A JP59020201 A JP 59020201A JP 2020184 A JP2020184 A JP 2020184A JP 2563239 B2 JP2563239 B2 JP 2563239B2
Authority
JP
Japan
Prior art keywords
code
bit
code word
word
synchronization pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59020201A
Other languages
English (en)
Other versions
JPS60163548A (ja
Inventor
章 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59020201A priority Critical patent/JP2563239B2/ja
Publication of JPS60163548A publication Critical patent/JPS60163548A/ja
Application granted granted Critical
Publication of JP2563239B2 publication Critical patent/JP2563239B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の伝送や記録の際に用いら
れる同期パターンの選定方法に関するものである。
従来例の構成とその問題点 一般に、ディジタル信号を記録する際には、データの
区切りを正しく識別するために、一定長毎に同期パター
ンの挿入している。
この同期パターンに対して要求される条件の一つに、
「情報符号との弁別ができること」がある。これは、同
期パターンが送られていないのに同期パターンであると
誤認することをなくすということである。
一方、通常のディジタル伝送・記録では、情報源符号
(以後データと呼ぶ)をそのまま伝送路に送り出すこと
は少なく、データを通信路の特性に合った通信路符号
(以後符号と呼ぶ)に符号変換して送出することが多
い。“1"又は“0"の連続ビット数をd以上k以下に制限
する(d,k)制限符号は上述の符号の一例として良く知
られている。
(d,k)制限符号はMビットよりなるデータ語Mより
大なるNビットの符号語に符号変換することにより得ら
れるが、通常このような(d,k)制限を満たすNビット
の符号語数はMビットの2M個のデータ語より多いので、
符号変換に使用されない符号語がほとんどの場合存在す
る。
従来、(d,k)制限符号を用いる場合には、同期パタ
ーンとして、(a)上述の使用されない符号語を用いる
か、(b)同期パターンのみに(d,k)制限を満たさな
い符号語を用いるかしていた。
上記(a)の場合は、符号語単位で見れば明らかに他
の符号語とは異なるが、符号語どうしの接続によって生
じるビット列中には擬似同期パターンが現われる場合が
ある。したがって、本体の同期パターンのみを抽出する
ための付加的な装置が必要になる。上記(b)の場合
は、決して擬似同期パターンは発生しないが、通信路の
特性に合わないような符号語を用いる事になり好ましく
ない。
以上のような従来の欠点をなくし、(d,k)制限を満
たしながら、なおかつ、擬似同期パターンが発生しない
ような簡単な同期パターン選定方法は知られていない。
発明の目的 本発明の目的は、符号に応じた同期パターンを容易に
見出すことができる同期パターン選定方法を提供するこ
とである。
発明の構成 本発明は、データ語と対応する符号語に含まれる“1"
又は“0"の最大個数をCmaxとする時、データ語とは対応
しない符号語のうち、“1"又は“0"の個数がCmaxより大
なるものを1つ選び、この符号語を2つ連結して得られ
る2Nビットまたは前記2Nビットのビット列の第1ビット
若しくは第2N−1ビットのいずれか1ビットを削除して
得られる2N−1ビットのビット列を同期パターンとする
ことにより、データ語との対応に用いる符号語どうしを
接続した結果生じるビット列中には、上記同期パターン
は決して現われないようにするものである。
実施例の説明 以下、実施例について説明するが、その前に本発明の
原理について図面を用いて詳細に説明する。
第1図に、Nビットの符号語のうちCmax+1個の“1"
を含む1種類の符号語を2個連結した場合を示す。な
お、第1図における符号語A1とA2は同一の符号語を表わ
す。同じ符号語を連結しているから、第1図の符号語A1
の第1ビットb1から第NビットbNと、符号語A2のb1〜bN
は同じである。又、符号語A1,A2に含まれる“1"の数はC
max+1であるから、b1〜bNのうちのCmax+1ビットは
“1"である。従って、第1図における符号語A1のb1から
符号語A2のbNまでの間にある、Nビット連続する区間B
の中に含まれるビットは必ずb1〜bNになる。故に、同期
パターン内のすべての連続するNビットには必ずCmax
1個の“1"が含まれる。一方、2Nビットの長さは、少な
くとも1つの符号語全体を包含する長さである。つま
り、データ語に対応する符号語どうしの接続によって生
じるビット列において、すべての2Nビットの中には少な
くとも1つの符号語全体が含まれるから、そのような2N
ビットの中の連続するNビットのうちの少なくとも1つ
は、Cmax以下の“1"しか含まないことになる。
以上をまとめると次のようになる。
(1) 本発明による2Nビットの同期パターンにおける
すべての連続するNビットには“1"がCmax+1個存在す
る。
(2) 同期パターン以外のすべての連続する2Nビット
における連続するNビットの中には、“1"の個数がCmax
以下のものが存在する。
上記(1)及び(2)より、データ語に対応する符号
語どうしの接続によって生じるビット列におけるすべて
の連続する2Nビットと2Nビットの同期パターンとは一致
することはないので、上記ビット列中には決して擬似同
期パターンは生じないことがわかる。
なお、上述の説明では同期パターンは2Nビットとした
が、原理的には第2図に示すように、符号語が完全に包
容される(2N−1)ビットで良い。
何故ならば、第2図aの状態からNビットの符号語を
左へずらして行き、第2図bの状態になったとき、(2N
−1)ビットの左端にはNビットの符号語全体が包容さ
れ、右端にはNビットの符号語の右端の1ビットを除く
(N−1)ビットが包容されている。この状態から更に
1ビット左へシフトすると、第2図cのようになり、今
度は(2N−1)ビットの右端に符号語全体が包容される
ことになる。つまり、(2N−1)ビットあれば必ず符号
語1語を包容できる。したがって、この場合の同期パタ
ーンとしては、第1図における2Nビットのうち、符号語
A1の第1ビットb1を除いたもの、あるいは、符号語A2の
第NビットbNを除いたもののいずれかとなる。
以下に具体的な符号の一例を用いて、本発明の同期パ
ターン選定方法の一実施例を説明する。
そこで、先づ本発明を適用する第1表の符号について
説明する。第1表は符号語長N=12の(2,4)制限符号
であり、符号語間の接続に際しては、その接続部分に孤
立した1ビットの“1"又は“0"、あるいは、5ビット以
上の“1"又は“0"が現われる場合には後の符号語の12ビ
ット全部を、“1"は“0"に、“0"は“1"に反転させる
(以後、裏パターンと呼ぶ)ことによりd=2,k=4を
満たすようにしている。
第1表の符号には77(>26=64)個の符号語が存在す
るから6ビットのデータ語に完全に対応できる。したが
って、この場合、77−64=13個の符号語が余分となる。
第1表の符号語を“1"の個数で分類すると第2表によう
になる。
第2表より明らかなように、“1"の個数が4及び8の
符号語を除いてもなお70個の符号語が残る。なお、“1"
の個数が4の符号語は、裏パターンになった場合に“1"
の個数が8になるため除外する。
第2表における分類No.II〜IVの符号語は、その裏パ
ターンの“1"の個数も又5以上7以下であり、このこと
から、データ語に対応するのは第2表の分類No.II〜IV
の符号語とし、同じく分類No.I又はVの符号語を同期パ
ターンに選ぶ事ができる。この場合、前記Cmax=7とな
る。しかし、先に述べたように、同期パターンは同じ符
号語を反転することなく2個続ける必要があり、かつ、
d=2,k=4を満たさなければならないから、接続的に
おけるd,k制限を満たす符号語はNo.1,No72,No.73,No.75
の4つとなる。
以上のように、第1表の(2,4)制限符号において、
符号語に含まれる“1"の個数が5以上7以下の符号語の
みをデータ語に対応させ、“1"の個数が4又は8の符号
語を同期パターンに用いることにより、擬似同期パター
ンの発生を防ぐことができ、さらに、d=2,k=4を満
たすような同期パターンを容易に選定できる。
一般的には、符号語に含まれる“1"の個数で同期パタ
ーンに必要な条件を満たす符号語を選定し、次いで、そ
れらの符号語の中からd及びk制限を満たすものを選べ
ば良く、極めて単純な機械的操作だけで、d,k制限を満
たし、擬似同期パターンの発生を無くすことができる同
期パターンを選ぶことが可能である。
発明の効果 本発明は、Mビットのデータ語をNビットの符号語に
変換して伝送・記録する場合の同期パターンの選定にお
いて、符号語に含まれる“1"又は“0"の個数を基準に
し、データ語との対応に用いる符号語より多くの“1"又
は“0"を含む符号語を同期パターンに用いる符号語と
し、その符号語を2つ連結して同期パターンとすること
により、データ語に対応する符号語どうしの接続によっ
て生じるビット列中には、決して同期パターンは現われ
ないようにしたものであり、極めて容易に同期パターン
を選定できるという大きな利点を有する。さらに、使用
する符号が(d,k)制限符号である場合、擬似同期パタ
ーンの発生を無くすために選んだ同期パターンによっ
て、(d,k)制限を満たさなくなることを防ぐこともで
きる。
以上のように本発明は、同期パターンの選定の容易さ
等、極めて有用性の高い同期パターン選定方法である。
【図面の簡単な説明】
第1図は同期パターンの構成図、第2図は2N−1ビット
の同期パターンと符号語一語の関係を示す図である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】Mビットのデータ語をMより大なるNビッ
    トの符号語に変換し、前記符号語同士を連結して得るビ
    ット列における同一2進値の連続ビット数をd以上k以
    下に制限する符号において、前記データ語に対応させる
    前記符号語として、前記符号語に含まれる“1"又は“0"
    の個数の少なさを基準としてすべてのデータ語に対応さ
    せる符号語を選んだ結果、データ語に対応する符号語に
    おけるが“1"又は“0"の個数の最大値をCmaxとすると
    き、前記符号語に含まれる“1"又は“0"の個数がCmaxを
    越える符号語のうち、同一の符号語を2語連結した連結
    部においても前記d,k制限を満足する2Nビットのビット
    列を同期パターンとすることを特徴とする同期パターン
    選定方法。
  2. 【請求項2】Mビットのデータ語をMより大なるNビッ
    トの符号語に変換し、前記符号語同士を連結して得るビ
    ット列における同一2進値の連続ビット数をd以上k以
    下に制限する符号において、前記データ語に対応させる
    前記符号語として、前記符号語に含まれる“1"又は“0"
    の個数の少なさを基準としてすべてのデータ語に対応さ
    せる符号語を選んだ結果、データ語に対応する符号語に
    おけるが“1"又は“0"の個数の最大値をCmaxとすると
    き、前記符号語に含まれる“1"又は“0"の個数がCmaxを
    越える符号語のうち、同一の符号語を2語連結した連結
    部においても前記d,k制限を満足する2Nビットのうち、
    第1ビットもしくは第2N−1ビットを削除して得られる
    2N−1ビットのビット列を同期パターンとすることを特
    徴とする同期パターン選定方法。
JP59020201A 1984-02-06 1984-02-06 同期パタ−ン選定方法 Expired - Lifetime JP2563239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59020201A JP2563239B2 (ja) 1984-02-06 1984-02-06 同期パタ−ン選定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59020201A JP2563239B2 (ja) 1984-02-06 1984-02-06 同期パタ−ン選定方法

Publications (2)

Publication Number Publication Date
JPS60163548A JPS60163548A (ja) 1985-08-26
JP2563239B2 true JP2563239B2 (ja) 1996-12-11

Family

ID=12020548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59020201A Expired - Lifetime JP2563239B2 (ja) 1984-02-06 1984-02-06 同期パタ−ン選定方法

Country Status (1)

Country Link
JP (1) JP2563239B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63207236A (ja) * 1987-02-23 1988-08-26 Canon Inc 情報信号伝送システム
FR2637995B1 (ja) * 1988-10-19 1990-11-23 Thomson Grand Public
JPH04317228A (ja) * 1991-04-17 1992-11-09 Mitsubishi Electric Corp フレーム同期保護装置
JPH05102957A (ja) * 1991-10-09 1993-04-23 Matsushita Electric Ind Co Ltd フレーム同期パターン検出回路及びその検出方法

Also Published As

Publication number Publication date
JPS60163548A (ja) 1985-08-26

Similar Documents

Publication Publication Date Title
US5177482A (en) Rll encoder and decoder with pipelined plural byte processing
US6621427B2 (en) Method and apparatus for implementing a doubly balanced code
US5428627A (en) Method and apparatus for initializing an ECC circuit
US4677421A (en) Digital information signal encoding method with reduced run length and improved self-clocking
JP3754080B2 (ja) mビットの情報語の系列を変調信号に変換する方法、コード装置及び記録装置
WO1995022802A3 (en) Method of converting a series of m-bit information words to a modulated signal, method of producing a record carrier, coding device, decoding device, recording device, reading device, signal, as well as a record carrier
KR100352353B1 (ko) 신호변조방법,신호변조장치,신호복조방법및신호복조장치
EP0344903A2 (en) Traversed (d, k) code translation
JPS6129578B2 (ja)
JP2563239B2 (ja) 同期パタ−ン選定方法
TW362305B (en) Apparatus and method for converting a sequence of m-bit information words into a modulated signal
US5034742A (en) Message compression encoder and encoding method for a communication channel
KR20010032626A (ko) 런 길이 제약을 받는 디지털 정보신호의 발생
JPH0457261B2 (ja)
US6198755B1 (en) Time multiplexing/demultiplexing method
JP2919559B2 (ja) 値およびストリング長のコード化により数値データブロックの可変長コード化で伝送される情報を圧縮する方法
EP1001540B1 (en) Block coding method and apparatus
KR100644611B1 (ko) 데이터 변조 장치
JPH0123016B2 (ja)
JPH01221918A (ja) 可変長符号変換装置
Salomon et al. Basic VL Codes
JPH0787383B2 (ja) ランレングスリミテツド符号の復号装置
JPH0271641A (ja) ブロック同期検出回路
JPS6151664A (ja) デイジタル信号の記録方法
MX9603394A (es) Metodo para convertir unas series de palabras informacion de bits-m en una señal modulada, metodo de producir un portador de registro, dispositivo codificador, dispositivo decodificador, dispositivo de registro, dispositivo de lectura, señal asi.