JPH0457261B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明はサイクリツクデイジタル情報伝送にお
けるフレーム同期方式に関する。

［発明の技術的背景とその問題点］ 従来電力会社等で使用しているサイクリツクデ
イジタル情報伝送におけるフレーム同期方式は例
えば特公昭56−35059号公報に記載の発明「サイ
クリツクデイジタル情報伝送におけるフレーム同
期方式」のように、固定ビツトを併用したユニー
クパターン方式を採用している。その理由も同公
報で述べられている通りである。同公報の方式の
フオーマツトを第２３図で簡単に説明する。第２
３図は１フレームの長さが90ビツトで、同期信号
10ビツト、情報ビツトと検定ビツトが計72ビツト
で情報ビツトまたは検定ビツト８ビツト毎に１ビ
ツトの固定ビツト“１”が計８ビツト挿入されて
いることを表わしている。同期信号は“０”が９
ビツト連続した後“１”が１ビツト付加され計10
ビツトよりなつている。上述の様に固定ビツトが
挿入されているので、同期信号以外の箇所で
“０”が９ビツト連続することはあり得ず、同期
信号をいわゆるユニークパターンとして判別する
ことができる。しかしこの方式は固定ビツトの分
だけ伝送効率が低下する欠点がある。特に限定さ
れた速度の制限内で可及的多量の情報を伝送した
い場合、例えば保護継電装置の場合等、この固定
ビツトも可及的削減したいところとなる。

［発明の目的］ 本発明は上記の事情に鑑みなされてもので、可
及的少い固定ビツトでユニークパターンを実現
し、伝送効率を向上させるサイクリツク情報伝送
装置におけるフレーム同期方式を提供することを
目的とする。

［発明の概要］ 本発明は情報ビツトおよび検定ビツトを２つの
フイールド、即ち固定ビツトの付加を必要としな
い第１フイールドと、固定ビツトを必ず付加する
第２フイールドとに分割し、第２フイールドと同
期信号とで形成される固有の性質が第１フイール
ドでは生起し得ないようにして同期信号を判別す
るフレーム同期方式とすることにより固定ビツト
を削減し伝送効率を向上させる方式である。

［発明の実施例］ 第１図は本発明によるサイクリツク情報伝送装
置におけるフレーム同期方式の一実施例を示すブ
ロツク図であり、第２図以降第１４図に示すフオ
ーマツトを用いるものである。２０はクロツク発
生器で各部へクロツクを供給する。２１は同期信
号発生器で連続した９ビツトの“０”を発生す
る。２２は情報ビツト発生器で、送信すべき情報
ビツトを発生する。２３はクロツク発生器２０の
出力をカウントするカウンタであり、同期信号が
終了してから後述する第１フイールドの長さＭに
対応する44ビツト後に出力を発生する。なおクロ
ツク発生器２０はカウンタ２３以外の各部へもク
ロツクを供給するが、周知の技術であるので信号
の流れを示す矢印を省略してある。２４は固定ビ
ツト挿入器で、前記カウンタ２３の出力が発生し
た直後および情報ビツト８ビツト毎に１ビツトの
固定ビツト“１”を挿入する。２５は検定ビツト
発生器で、固定ビツト挿入器２４の出力に対し例
えば周知のCRC（Cyclic Redundancy Check
cord）検定符号を発生する。２６は固定ビツト
挿入器でカウンタ２３の出力が発生してから固定
ビツト挿入器２４の発生する固定ビツトの後をう
け、検定ビツトに対し８ビツト毎に１ビツトの固
定ビツト“１”を挿入する。固定ビツト挿入器２
４の出力と固定ビツト挿入器２６の出力とは直列
に合成され、変調器２７により伝送に適した信号
に変換され送信される。

２８は復調器で、変調器２７より送信されて来
た信号をもとの符号の形に復調する。２９はフレ
ーム同期検出器で同期信号を検出して、直列並列
変換器３０に出力を印加する。直列並列変換器３
０はフレーム同期検出器２９の出力をフレームの
基準タイミングとして受信した符号の直列並列変
換を行い、並列出力を受信データ処理装置３１に
印加する。受信データ処理装置３１は例えばコン
ピユータであるがその構成等に特徴がある訳では
ないので説明を省略する。また直列並列変換器３
０についても周知の技術であるので説明を省略す
る。一方フレーム同期検出器２９の内部構成およ
び機能は本発明に深く関係するところであり、そ
の一例を後述の第４図で説明する。

第２図は本発明に使用するフオーマツトの一例
を示す図である。同図でFPは同期信号、Ａおよ
びＢは第１および第２フイールドで、第１フイー
ルドは情報ビツトと検定ビツトの一方または双
方、第２フイールドは情報ビツトと検定ビツトの
一方または双方と固定ビツトとよりなつており、
第１フイードＡ、第２フイードＢとで情報ビツト
＋検定ビツト＋固定ビツトの組み合わせになつて
いる。同期信号FPの長さＬは９ビツトで、全て
“０”よりなつている。第２フイールドは両端が
固定ビツト“１”となつている他、情報ビツトあ
るいは検定ビツト８ビツト毎に１ビツトの固定ビ
ツト“１”が挿入されており、固定ビツトは合計
５ビツトとなつている。第１フイールドＡの長さ
Ｍは44ビツト、第２フイールドの長さＮは37ビツ
トで１フレームの長さは従来例の第２３図と等し
く90ビツトである。

第３図は第２図の有効性を説明するための符号
パターン図である。同図は第２図の第１フイール
ドＡの末尾に疑似同期信号PFPが現れた場合を
示す。この疑似同期信号は同期信号FPと同じパ
ターン（以後同期パターンと呼ぶ）即ち連続する
９ビツトの“０”よりなつているが、次のように
して同期信号FPと区別することができる。即ち
同期信号FPはその直前に第２フイールドＢがあ
り、この第２フイールドでは固定ビツトが挿入さ
れており同期パターンは生起し得ない。このよう
に同期パターンが現れない長さと同期信号との長
さの和はＮ＋Ｌ＝46ビツトである。この様子を次
のフレームの同期信号（FP）との関係で図示し
ている。ところが第１フイールド中で同期パター
ンが現れない区間の後に同期パターンが現れる場
合の長さの和は最大でも第１フイールドの長さＭ
であり、この場合44ビツトである。そしてこのＭ
は上記Ｎ＋Ｌ＝46より小さく、第１フイールドが
第２フイールドの後に同期信号が続くのと同様な
パターンになることはあり得ない。疑似同期信号
が第１フイールドＡの末尾以外に現れたとしても
この関係は変らない。従つて同期信号FPは疑似
同期信号PFPと明らかに区別することができる。

第４図は第３図の関係を判別する回路の一例を
示すブロツク図である。受信符号はシフトレジス
タ１に印加され、このシフトレジスタ１の状態が
デコーダ２でデコードされ、同期パターンが現れ
たとき出力AFPを生ずる。このようなシフトレ
ジスタとデコーダによる符号パターンの検出は周
知の手法であり、これ以上の詳述を省略する。出
力AFPはカウンタ３のクリア端子CLに印加され
カウンタをクリアする。カウンタ３は受信符号と
同期したクロツクを計数する。カウンタ３の計数
内容を比較要素４で定数Ｋと比較し計数内容がＫ
以上であれば遅延要素５を通じて１ビツト遅延さ
れアンド要素６に印加される。こゝで定数Ｋはこ
の場合Ｎ＋Ｌ−１＝45である。アンド要素６のも
う一方の入力には出力AFPが印加される。出力
AFPは真の同期信号の場合と疑似同期信号の場
合の双方で生ずるが、カウンタがクリアされてか
ら45以上を計数してから生ずるのは真の同期信号
の場合に限られる。例えば第３図の場合疑似同期
信号が現れる１ビツト前の計数内容は最大でも44
−１＝43である。この様にアンド要素６では真の
同期信号FPを受信した時出力SYを生ずる。

なお以上の説明では第２図のフオーマツトから
同期信号FPを抽出する方法を述べた。第２図の
フオーマツトを生成することは周知の手法で容易
に実現できるので省略する。

以上述べた第２図のフオーマツトは、従来フオ
ーマツトの第２３図と比較してフレームの長さは
同一で90ビツトであるが、第１フイールドで固定
ビツトを必要としない分計４ビツトを情報ビツト
として活かすことができ、所期の目的を達するこ
とができる。高信頼度かつ高速度を要する保護継
電装置等の分野で、ユニークパターンの条件を保
ちかつ伝送効率を上げることの効果は著しく大で
ある。

第５図はソフトウエアで第３図の関係を判別す
る例のフロー図である。受信１ビツト毎にステツ
プS1でカウンタが１を加算する。ステツプS2で
は過去９ビツトの受信符号を全て“０”でなけれ
ば終了する。全て“０”の場合ステツプS3でカ
ウンタの計数内容を調べＮ＋Ｌ＝46以上であれば
ステツプS4で出力SYを生じステツプS5でカウン
タはクリアされる。ステツプS3でカウンタの計
数内容が45以下であればステツプS5へ移りカウ
ンタがクリアされ出力SYを生じない。以上の作
用は第４図と同様である。受信符号をプログラム
で処理する場合には第５図の例が便利である。

第６図は第２図の変形例を示すフオーマツト図
であり、第２図に比較し第１フイールドＡと第２
フイールドＢとが入替つている他は第２図と全く
同様である。

第７図は第６図の有効性を説明する符号パター
ン図である。第１フイールドＡの中に疑似同期信
号PFPが現れても同期信号FPの次に第２フイー
ルドＢが続くパターンとは区別できることをこの
図で説明する。疑似同期信号PFPが現れてから
次の同期信号（FP）が現れるまでには最大で44
ビツトである。同期信号FPに対して同様の期間
は少なくとも第２フイールドの長さＮと疑似同期
信号の長さＬとの和、即ちＮ＋Ｌ＝46ビツトはあ
る。疑似同期信号が第１フイールドＡの先頭でな
ければ更にその差は大きくなる。従つて第６図の
フオーマツトを用いた場合も第２図のフオーマツ
トを用いた場合と同様の効果を有する。

第８図は第７図の関係を判別する回路の一例を
示すブロツク図である。第４図と類似であるが、
フリツプフロツプ１２が追加され、また第４図の
比較器４の代りに比較器１３が置かれている。第
４図の場合と同様に、同期パターンによりデコー
ダ２に出力AFPが現われるとカウンタ３がクリ
アされると共に、フリツプフロツプ１２のＳ端子
に印加されフリツプフロツプ１２がセツトされて
出力ASYを生ずる。出力ASYが現れてからカウ
ンタが45（Ｎ＋Ｌ−１＝45）を計数すると比較器
１３が出力を生じアンド要素６Ａより出力SYを
生じる。出力SYを生じると、遅延要素５Ａが１
ビツト後に出力を生じフリツプフロツプ１２のＲ
端子に印加されフリツプフロツプ１２をリセツト
し、次の同様の動作に備える。疑似同期信号
PFPによつても出力ASYが生じるが、第７図で
説明したようにカウンタは最大でも44の時クリア
され45まで達しない。従つて出力SYを生じるこ
とはない。この様にして同期信号FPを判別する
ことができる。第２図に示すフオーマツトと第６
図に示すフオーマツトの相違は第１フイールドと
第２フイールドの前後の入替えのみであり、他の
都合例えば情報ビツトと固定ビツトの関係による
後の処理の便利さ等を考慮して選ぶことができ
る。

第９図は第２図の変形例を示すフオーマツト図
である。同期信号FPおよび第２フイールドの固
定ビツトが第２図と反転している他は同様であ
る。即ち“１”と“０”とを入替えてある。この
様に反転してもこれまで説明した関係が変らない
ことはいうまでもない。

第１０図は従来の方式の他の例を示すフオーマ
ツト図である。１フレームは同期信号８ビツト、
他のビツト67ビツトで合計75ビツトよりできてい
る。同期信号は７ビツト連続する“０”と１ビツ
トの“１”よりなり、情報ビツトあるいは検定ビ
ツト毎に１ビツトの固定ビツト“１”が挿入され
ており、情報ビツトと検定ビツトの和は合計58ビ
ツトである。

第１１図は本発明に用いる別のフオーマツトを
示す図で、第１０図と対比して顕著な特徴を有す
ることができる。第１１図で同期信号は長さがＬ
＝７ビツトの“０”よりなり、第１フイールドＡ
の長さはＭ＝37ビツト、第２フイールドの長さは
Ｎ＝31ビツトで、それらの長さの関係はＬ＋Ｎ＞
Ｍとなつている。また第２フイールドＢは両端に
固定ビツト“１”があり、中間には少くともＬ−
１＝６ビツトに対して１ビツトの固定ビツト
“１”が挿入されており、第２フイールドにおい
て見掛けの同期信号は生起し得ない。また１フレ
ーム中の同期信号と固定ビツト６ビツトを除くビ
ツト数は37＋６×４＋１＝62ビツトであり、第１
０図の場合の58ビツトに比較し４ビツト多い。従
つて第１１図もやはり所期の目的を達することが
できる。

第１２図は第１１図の変形例を示すフオーマツ
ト図である。この場合は第１１図に比し第２フイ
ールドでの固定ビツトの位置が若干異なる。即
ち、末尾付近が４ビツトおよび３ビツトの情報あ
るいは検定ビツトに対して固定ビツト“１”が挿
入されており、第１１図では６ビツトおよび１ビ
ツトであるのと僅かに異つている。しかし固定ビ
ツトの総数は等しく、また同期パターンが生起し
得ない間隔である点は同様であり、全く同様の効
果を有する。

第１３図は第１２ずの変形例を示すフオーマツ
ト図である。この場合は第１２図に比し境界のと
り方を変えたのみで実質は第１２図と同じであ
る。即ち同期信号FP1は１ビツトの“１”の後に
７ビツトの“０”が続き、第２フイールドB1で
の末尾は固定ビツト“１”が挿入されていない。
これは単に第１２図の第２フイールドの末尾の固
定ビツト“１”を同期信号へ入れることにしたの
みで、境界のとり方を１ビツト移動して考えれば
第１２図と第１３図は全く同じである。

第１２図あるいは第１２図の様な見掛の変形に
よつて本発明を免れることはできない。

第１４図は第１２図の別の変形例を示すフオー
マツト図である。この場合は第１フイールドＡに
固定ビツト“１”が挿入されている他第１２図と
同様である。これまで述べた様に第１フイールド
Ａでは固定ビツトの挿入を必要とはしないが、別
の理由、例えばデータの区切りを示す等のため設
ける場合等である。この場合、同期信号の長さＬ
と無関係に固定ビツトが挿入されており、第１フ
イールドの性質は第１２図と同様であり、本発明
の範囲内であることは勿論である。更に付言すれ
ばこれを拡大することにより第２３図の従来の方
式を包含するとの主張は正しくない。何故なら第
２３図の場合フレーム全体を通じて同期信号の長
さとの関連で固定ビツトを挿入し、その条件のも
とでフレーム同期をとる方式だからである。

第１５図は第２の本発明の一実施例を示すブロ
ツク図であり、第１６図以降第２２図に示すフオ
ーマツトを用いるものである。２１Ａ，２３Ａ，
２４Ａおよび２６Ａが夫々第１図の２１，２３，
２４および２６と若干異なる他、同一番号で示す
ブロツク図は第１図と同様である。２１Ａは同期
信号発生器で７ビツトの“０”の後に１ビツトの
“１”が続く計８ビツトの同期信号を発生する。
２３Ａはカウンタで同期信号が終了してから36ビ
ツト後に出力を発生する。２４Ａは固定ビツト挿
入器で、カウンタ２３Ａが出力を生じた直後およ
び情報ビツト６ビツト毎に１ビツトの固定ビツト
“１”を挿入する。２６Ａは固定ビツト挿入器で、
情報ビツトの残りと検定ビツトに対し６ビツト毎
に１ビツトの固定ビツト“１”を発生する。他は
第１図と同様である。

第１６図は第２の発明の用いられるフオーマツ
トの一例を示す図である。１フレームは８ビツト
の同期信号FP2、36ビツトの第１フイールドＡお
よび31ビツトの第２のフイールドＢよりなり合計
75ビツトである。同期信号FP2は７ビツトの
“０”と１ビツトの“１”よりなり、“１”は第１
フイールドとの境界にある。第２フイールドは第
１１図等の場合と類似であるが、末尾の固定ビツ
ト“１”がなく、その位置は情報あるいは検定ビ
ツトに割当てられている。従つて同期信号と固定
ビツトの総和は13ビツトで第１１図等と同様であ
る。この場合も第２フイールドＢと同期信号FP2
よりなるパターンは第１フイールドの周辺には現
れ得ず、これまでに述べた実施例と同様の方式で
検出することができる。この理由を次に説明す
る。

第１７図は第１６図で示すフオーマツトの有効
性を説明する符号パターン図である。第１フイー
ルドＡの末尾付近と第２フイールドＢの先頭にか
けて疑似同期信号PFPが現れた場合を示す。こ
の場合、同期信号FP2が終つてから同期パターン
０〜01の終りまでの長さはＭ＋１＝37ビツトであ
る。ところが、この場合でも第２フイールドの第
２ビツトから次の同期パターン（FP2）の終りま
での長さはＮ＋Ｌ−１＝38ビツトであり、疑似同
期信号とは区別することができる。

第１８図は第１６図の変形例を示すフオーマツ
ト図である。第１６図に対し第２フイールドＢの
末尾付近が若干異る他は同様である。即ち第１６
図の末尾付近が６ビツトと１ビツトの間に固定ビ
ツト“１”が挿入されているのに比し、第１８図
では１ビツトと７ビツトの間に“１”が挿入され
ているのみで固定ビツトの総数等は変らない。こ
の場合も第１６図と同等の効果を有する。その理
由を次に説明する。

第１９図は第１８図に示すフオーマツトの有効
性を説明するための符号パターン図である。同図
は第１７図とほぼ同様であるが、第２フイールド
Ｂの末尾７ビツトが全て“０”となつた場合を示
す。この場合でも次のフレームの同期信号
（FP2）の先頭は“０”であり、上記末尾の７ビ
ツトの“０”による同期パターンが現れることは
ない。従つて同期パターンの現れない区間と同期
信号の長さの和はやはりＮ＋Ｌ−１＝38ビツトで
あり、第１７図と同様の関係となる。

第２０図は第１８図の変形例を示すフオーマツ
ト図である。第１８図に対し“１”と“０”とが
反転している他は同様である。

第１６図あるいは第１８図〜第２０図はそれま
でのフオーマツト例と比較し同期信号が若干異
る。即ちそれまでのフオーマツト例においては同
期信号は全て“０”または“１”の同一論理値を
とるもの、あるいは第１３図の様に見掛上は第２
フイールドＢとの境界に異なる論理値“１”また
は“０”を配したものであつた、これに対し第１
６図以下のフオーマツト例においては第１フイー
ルドＡとの境界に異なる論理値“１”または
“０”を配している。これより長さＬ，Ｍおよび
Ｎの関係は第１７図あるいは第１９図で説明した
ようにＬ＋Ｎ−１＞Ｍ＋１即ちＬ＋Ｎ＞Ｎ＋２の
条件が必要である。しかし第２フイールドＢの末
尾に固定ビツトを必要としないこと等から総合し
て効果は同等である。

第２１図は第２０図の変形例を示すフオーマツ
ト図である。第２０図に対して第１フイールドＡ
と第２フイールドＢを入替えた他同様である。こ
れは第６図と第２図の関係と同様であり、効果は
同じである。

第２２図は第２１図の変形例を示すフオーマツ
ト図である。第２１図の第２フイールドＢの先頭
が固定ビツト“０”となつている他は第２１図と
同様である。第１４図のフオーマツト例で述べた
のと類似であり、何らかの都合で、必要以上に固
定ビツトを設けたとしても、フレーム全体に所定
値以下の間隔で設けない限り本発明の趣旨は変ら
ない。更に同期信号をこの固定ビツトまで含めて
“01〜10”であると称するとしても、単に境界を
変えたに過ぎず、本質は変らない。

［発明の効果］ 以上述べたように本発明によるサイクリツク情
報伝送装置におけるフレーム同期方式は、フレー
ムの約1/2の部分に固定ビツトを挿入することに
より、この部分には同期パターンが現れない様に
し、同期パターンが現れない区間と同期信号とで
形成されるパターンが、残りの約1/2の部分には
現れないことを利用するフレーム同期方式であ
り、後者の約1/2の部分では必ずしも固定ビツト
の挿入を必要としないので伝送効率を向上させる
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は本発明に用いられるフオーマツトの一例
を示す図、第３図は第２図のフオーマツトの有効
性を説明する符号パターン図、第４図および第５
図はそれぞれ第３図の関係を判別する回路の例お
よびフローチヤートの例を示す図、第６図は第２
図の変形例を示すフオーマツト図、第７図は第６
図の有効性を説明する符号パターン図、第８図お
よび第９図はそれぞれ第７図の関係を判別する回
路の例およびフローチヤートの例を示す図、第１
０図は従来の方式の他の例を示すフオーマツト
図、第１１図は本発明に用いられる他のフオーマ
ツトを示す図、第１２図は第１１図の変形例を示
すフオーマツト図、第１３図および第１４図は第
１２図の変形例を示すフオーマツト図、第１５図
は第２の発明の一実施例を示すブロツク図、第１
６図は第２発明に用いられるフオーマツトを示す
図、第１７図は第１６図の有効性を説明する符号
パターン図、第１８図は第１６図の変形例を示す
フオーマツト図、第１９図は第１８図の有効性を
説明するための符号パターン図、第２０図は第１
８図の変形例を示すフオーマツト図、第２１図は
第１９図の変形例を示すフオーマツト図、第２２
図は第２１図の変形例を示すフオーマツト図、第
２３図は従来例のフオーマツトを示す図である。 ２１……同期信号発生器、２２……情報ビツト
発生器、２３，２３Ａ……カウンタ、２４，２
６，２４Ａ，２６Ａ……固定ビツト挿入器、２５
……検定ビツト発生器、２７……変調器、２８…
…復調器、２９……フレーム同期検出器。

Claims (1)

1. 【特許請求の範囲】 １ フレーム構成をとるサイクリツク情報伝送装
   置において、１フレーム分のフオーマツトをＬビ
   ツトの同期信号とＭビツトの第１フイールドとＮ
   ビツトの第２フイールドとで構成し、前記Ｌ，Ｍ
   およびＮの間にはＬ＋Ｎ＞Ｍなる関係を持たせ、
   前記Ｌビツトなる同期信号は連続する“０”（ま
   たは“１”）で構成し、上記Ｎビツトなる第２フ
   イールドは両端および少くともＬ−１ビツト間隔
   に固定ビツト“１”（または“０”）を挿入するよ
   うに構成したことを特徴とするサイクリツク情報
   伝送装置におけるフレーム同期方式。 ２ フレーム構成をとるサイクリツク情報伝送装
   置において、１フレーム分のフオーマツトをＬビ
   ツトの同期信号とＭビツトの第１フイールドとＮ
   ビツトの第２フイールドとで構成し、前記同期信
   号は前記第１フイールドとの境界の１ビツトを
   “１”（または“０”）にし、残りＬ−１ビツトま
   たは“０”（または“１”）にし、前記第２フイー
   ルドは前記第１フイールドとの境界に１ビツトの
   固定ビツト“１”（または“０”）を挿入し、前記
   同期信号との境界から第Ｌビツト以内の位置に固
   定ビツト“１”（または“０”）を挿入し、前記同
   期信号との境界以外では少くともＬ−２ビツト間
   隔で固定ビツト“１”（または“０”）を挿入し、
   前記Ｌ，ＭおよびＮの間にはＬ＋Ｎ＞Ｍ＋２なる
   関係を持たせることを特徴とするサイクリツク情
   報伝送装置におけるフレーム同期方式。