JPH0410716A - ハフマン符号の復号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は複数の異なる符号長の符号群からなるハフマ
ン符号を、高速で復号することの出来るハフマン符号の
復号回路に関する。

〔従来の技術〕

少ないビット数で能率よくディジタル信号の伝送または
記録を行うために、出現確率の高いデータを表す符号列
は短く、出現確率の低いデータを表す符号列は長く設定
し、全体として平均符号長が最小となるように設定する
符号化方式が知られている。このような符号列の長さが
一定でない符号は可変長符号または不等長符号と称され
、代表的なものにハフマン符号がある。

第５図にハフマン符号の構成法を示す。ハフマン符号の
構成法は、図（ａ）に示すように、まず複数Ｍ個、例え
ば６個の情報源記号３１〜Ｓ６を生起確率の大きいもの
から順に並べ、生起確率の最も小さい情報源記号２個を
まとめて一つの情報源記号に置き換え、その合成確率を
新しい情報源記号の生起確率とする。この例では、記号
ＳＳと８６とをまとめて一つの情報源記号に置き換え、
その合成確率を新しい情報源記号の生起確率としている
。この結果、記号数の一つ少ない新たな情報源記号の組
が得られる。次いで、再び生起確率の大きいものから順
に並べ換え、最後に生起確率が「１．００Ｊの記号が残
るまで前述の処理を繰り返す。

このようにして符号の木を作り（図（ｂ））、最後に枝
分かれに従って“０′°とＩＩ　Ｉ　ＩＩの符号を各記
号に割り当てる（図（Ｃ））。

第６図はこのようにして生成したハフマン符号の復号回
路の従来例を示す構成図である。

この復号回路は、ビットシリアルに入力されるハフマン
符号を８ビツトのパラレルデータに変換する直−並列変
換部１０、ハフマン符号を固定長デー・夕に変換するハ
フマン符号変換テーブルとハフマン符号の符号長を記憶
するハフマン符号レングステーブルとを有する復号部１
１、復号部１１からの固定長データをラッチするＤＦＦ
　１２、復号部１１からのレングスデータをロードして
ダウンカウントシ、カウント値が零になったときにＤＦ
Ｆ１２にラッチパルスを出力するレングスカウンタ部１
３からなる。

この構成において、入力されるハフマン符号は直−並列
変換部１０で８ビツトのパラレルデータに変換され、次
いで復号部１１で固定長データとレングスデータとに変
換される。固定長データはスタートパルスの到来と共に
発生するラッチパルスによってＤＦＦ１２にラッチされ
、レングスデータはレングスカウンタ部１３にロードさ
れる。

カウンタ部１３では、ロードされたレングスデータをダ
ウンカウントし、カウント値が“０”′になった時点で
ＤＦＦ１２に次のラッチパルスを出力する。

一方、カウンタ部１３でのダウンカウントに同期して直
−並列変換部１０に入力されるハフマン符号もシフトし
ているので、次のラッチパルスが出力される時点では、
復号部１１から次のハフマン符号が復号されてその固定
長データがＤＦＦＩ２にラッチされる。このようにして
、上記手順による動作が繰り返され、ハフマン符号の復
号化が行われる。

〔発明が解決しようとする課題］ 前述の従来例では、復号部１１内にハフマン符号変換テ
ーブルとレングステーブルとを設ける必要があるため、
メモリの記憶容量が増大するという不都合がある。

この発明はハフマン符号の長さ（レングス）を記憶する
レングステーブルを不要とし、メモリの容量を減少させ
るようにしたハフマン符号の復号回路を提供することを
目的とする。

〔課題を解決するだめの手段〕

この発明によるハフマン符号の復号回路は、ビットシリ
アルに入力されるノ飄フマン符号を直−並列変換するシ
フトレジスタと、シフトレジスタに入力されるハフマン
符号のビット数を計数するカウンタと、カウンタのカウ
ント値をデコードするデコーダと、ハフマン符号の符号
長別に固定長データを記憶する複数の変換テーブルとを
備え、デコーダの出力によって複数の変換テーブルの中
からシフトレジスタに入力されるハフマン符号のビット
数と同一符号長の変換テーブルを選択し、この選択した
変換テーブルの中に入力されるハフマン符号に対応する
固定長データが存在するか否かを検出し、存在する場合
は検出した固定長データをハフマン符号の復号データと
して出力するように構成されている。

〔作　用〕

この発明の構成によると、入力ハフマン符号は１ビツト
ずつシフトレジスタに入力され、パラレルデータに変換
されて符号長別に設定された複数の変換テーブルに入力
される。シフトレジスタに入力されるハフマン符号のビ
ット数（符号長）はカウンタによってカウントされてお
り、そのカウント値はデコーダによってデコードされて
対応する符号長の変換テーブルのみをイネーブルする。

イネーブルした変換テーブルの中にシフトレジスタに入
力されたハフマン符号に対応する固定長データが存在す
るときは、その固定長データを復号データとして出力し
、存在しないときは、シフトレジスタにハフマン符号の
次のビットを人力して同様の処理を行う。

このように、ハフマン符号を１ビツトずつシフトレジス
タに入力し、入力したビット数（符号長）をカウンタで
カウントしてそのカウント値（符号長）に対応する変換
テーブルを複数の変換テーブルの中から選択して復号す
るようにしたので、従来の復号回路のようにハフマン符
号の符号長を記憶するレングステーブルを設ける必要が
なく、少ない記憶容量のメモリで構成することが出来る
。

〔実施例〕

第１図はこの発明によるハフマン符号の復号回路の一実
施例を示す構成図である。

この実施例はビットシリアルで入力されるハフマン符号
を、８ビツトのパラレルデータに変換するシフトレジス
タ１、このシフトレジスタ１に入力されるハフマン符号
のビット数を、クロックパルスφを計数することによっ
て計数するカウンタ２、カウンタ２のカラントイ直をデ
コードするデコーダ３、ハフマン符号の符号長側に固定
長データを記憶する複数個のメモリ４ａ〜４ｈ、メモリ
４ａ〜４ｈから出力される固定長データをラッチするラ
ッチ回路５、メモリ４ａ〜４ｈから出力されるフラッグ
データを検出してラッチ回路５にラッチパルスを供給し
、さらにこのラッチパルスをオア回路６を介してカウン
タ２にロードパルスとして供給するフラグ検出部７から
構成される。また、カウンタ２のロード入力には、この
復号回路の復号動作を開始するためのスタートパルスが
オア回路６を介して入力される。

第２図はこの実施例におけるハフマン符号と固定長デー
タとの関係を示す変換テーブルで、１２種頻の固定長デ
ータ「０」〜「１１Ｊに対し２〜９ビツトのハフマン符
号が対応している。第３図は第２図の変換テーブルをハ
フマン符号の符号長側に分け、固定長データとフラッグ
データとを各符号長側にメモリ４ａ〜４ｈに記憶した変
換テーブルである。なお、図中＊印のビットは°°０”
または°“１”°の何れでもよいことを意味している。

この構成において、スタートパルスが入力されると、オ
ア回路６を経てカウンタ２にロードパルスが供給され、
カウンタ２に“１゛′がロードされる。同時にシフトレ
ジスタ１にハフマン符号の第１ビツトが入力される。な
お、カウンタ２からシフトレジスタ１に供給されるクロ
ック制御信号によってハフマン符号の各ビットデータが
シフトレジスタ１へ入力されるタイミングとカウンタ２
がインクリメントされるタイミングとを同期させる。

この実施例では、１ビツトのハフマン符号は存在しない
ため、次に到来するクロックパルスφによってカウンタ
２がインクリメントされ、同時にシフトレジスタ１にハ
フマン符号の第２ビツトが入力される。これによってデ
コーダ３がカウンタ２のカウント値゛２”を受けてデコ
ードし、メモリ４ａ〜４ｈのうちのメモリ４ａのみをイ
ネーブル状態とする。そして、イネーブル状態としたメ
モリ４ａの中にシフ１−レジスタ１に入力された２ビツ
トのハフマン符号と対応する固定長データが存在すると
きは、メモリ４ａからフラッグデーラダ′１”を出力し
、フラッグ検出部７からラッチパルスを出力する。これ
によってメモリ４ａから出力される固定長データ（４ビ
ツト）がラッチ回路５にラッチされる。

こうして第１のハフマン符号の復号が終了すると、フラ
ッグ検出部７から出力されたラッチパルスがオア回路６
を経てカウンタ２にロードパルスとして供給され、次の
ハフマン符号の復号が再開される。

これに対して、メモリ４ａの中に対応する固定長データ
が存在しないときは、次のクロックパルスφの到来によ
ってカウンタ２がインクリメントされ、同時にシフトレ
ジスタ１にハフマン符号の第３ビツトが入力される。デ
コーダ３はカウンタ２のカウント値“３゛をデコードし
、今度はメモリ４ｂのみをイネーブル状態として、前述
と同様の処理を行う。

このようにして、ハフマン符号を１ビツトずつシフトレ
ジスタ１に入力し、入力したビット数をカウンタ２でカ
ウントしてそのカウント値から入力されたハフマン符号
のビット数に対応するピント数（符号長）の変換テーブ
ルを選択し、選択した変換テーブルの中に入力されたハ
フマン符号に対応する固定長データが存在するか否かを
検出することによってハフマン符号の復号を行うように
している。

第４図は、ハフマン符号として“１０００１　”という
データが入力されたときの動作を説明するためのタイミ
ングチャートである。

この復号回路は前述したようにスタートパルス（図（ａ
））によって起動され、クロックパルスφ（φ１．φ２
．φ３．・・・）（図（ｂ））によって駆動される。

スタートパルスが入力されると、オア回路６を介してカ
ウンタ２にロードパルス（図（Ｃ））が供給され、カウ
ンタ２に「１」がロードされる。この間にパルスφ２が
到来するとカウンタ２のカウント値が「１」となり（図
（ｄ））、同時にシフトレジスタｌに第１ピッド′１′
′が入力される（図（ｅ））。

次いで、パルスφ３が到来するとカウンタ２のカウント
値が「２」となり（図（ｄ））、同時にシフトレジスタ
１に第２ビツト“′０”°が入力される（図（ｅ））。

カウント値が「２」となったことによりデコーダ３から
メモリ４ａを選択するチップセレクト信号が出力され、
同時にシフトレジスタ１の出力１〜２から２ビツトのデ
ータ“１０゛がメモリ４ａにアドレスとして供給される
。しかし、メモリ４ａには、第３図の変換テーブルに示
すように、アドレス°“１０゛′に対応する固定長デー
タは記憶されていないので、フラッグデータは“０″の
ままとなり、フラッグ検出部６からラッチパルスが出力
されない。

次いで、パルスφ４の到来によってカウンタ２のカウン
ト値が「３」となり（図（ｄ））、同時にシフトレジス
タｌに第３ビツト″０”が入力される（図（ｅ））。こ
のためシフトレジスタ１の出力１〜３から３ビツトのデ
ータ“１００″°が出力され、同時にデコーダ３からメ
モリ４ｂを選択するチップセレクト信号が出力される。

メモリ４ｂには、アドレス“′１００”に対応する固定
長データ「２」が記憶されているので、フラッグデータ
が“′１′。

となり（図（ｆ））、固定長データ「２」　（図（局）
が４ビツトの固定長データ”００１０”として出力れる
。

一方、フラッグ検出部７はフラッグデータ“°１゛を受
けてラッチパルス（図（ｈ））を出力し、このラッチパ
ルスによってラッチ回路５に固定長データをラッチする
（図（ｉ））。これによって、ハフマン符号“’ｉｏｏ
”が固定長デーラダ”ｏ　ｏ　ｉ　ｏ”に変換されたこ
とになる。

次いで、フラッグ検出部７から出力されたラッチパルス
はオア回路６を経てカウンタ２にロードパルスとして供
給され、カウンタ２に再び「１」がロードされて次のハ
フマン符号の復号が行われる。

以下同様にして前述の動作を繰り返し、パルスφ６の到
来によってカウント値が「２」となると、デコーダ３の
出力によってメモリ４ａが選択され、２ビットのデータ
“°０１°゛がメモリ４ａにアドレスとして供給される
。メモリ４ａには、アドレス”　０１　”に対応する固
定長データ「１」が記憶されているので、フラッグデー
タ“１゛および固定長データ「１」がそれぞれ出力され
、固定長データ「１」は４ビツトの固定長データ“”０
００１”としてラッチ回路５にラッチされる。

こうしてハフマン符号”　１０００１”は、符号“ｉ　
ｏ　ｏ　”が固定長データ「２」、符号＋１０１１＋が
固定長データ「１」にそれぞれ変換されて復号される。

〔発明の効果〕

この発明によれば、入力されるハフマン符号のビット数
をカウントし、そのカウント出力によってビット数（符
号長）別に設けた複数の変換チープルの中から対応する
ビット数の変換テーブルを選択し、選択した変換テーブ
ルの中に入力されたハフマン符号に対応する固定長デー
タが存在するか否かを検出することによってハフマン符
号の復号を行うようにしているので、従来の復号回路の
ように変換テーブルの他に符号長を記憶するレングステ
ーブルを設ける必要がなく、メモリの記憶容量を減少さ
せることが可能となる。

・・・ラッチ、 ７・・・フラッグ検出部。

Claims (1)

1. 【特許請求の範囲】 ビットシリアルに入力されるハフマン符号を直−並列変
   換するシフトレジスタと、 上記シフトレジスタに入力されるハフマン符号のビット
   数を計数するカウンタと、 上記カウンタのカウント値をデコードするデコーダと、 上記ハフマン符号の符号長別に固定長データを記憶する
   複数の変換テーブルとを備え、 上記デコーダの出力によって上記複数の変換テーブルの
   中から上記シフトレジスタに入力されるハフマン符号の
   ビット数と同一符号長の変換テーブルを選択し、この選
   択した変換テーブルの中に上記入力されるハフマン符号
   に対応する固定長データが存在するか否かを検出し、存
   在する場合は検出した固定長データを上記ハフマン符号
   の復号データとして出力することを特徴とするハフマン
   符号の復号回路。