KR850000954B1 - 복 호 장 치 - Google Patents

Abstract

내용 없음.

Description

복 호 장 치

제1도는 코딩포맷의 일실시예를 설명하기 위한 비트 계열들을 도시한 도면.

제2도는 직류 불평형을 감소시키는데 사용되는 채널 코딩의 포맷의 다른 실시예를 도시한 도면.

제3도는 2진 부호 변환방식의 일실시예에 대한 플로우챠트.

제4도는 2진 부호 변환방식에 사용하기 위한 동기 비트 블록을 도시한 도면.

제5도는 2진 부호 변환된 데이터 비트들을 복호하기 위한 복호장치의 일실시예를 도시한 도면.

제6도는 동기 비트 계열을 검출하기 위한 회로의 일실시예를 도시한 도면.

제7도는 2진 부호 변환방식에 사용하기 위한 프레임-포맷의 일실시예를 도시한 도면.

본 발명은 2진 데이터 비트 계열을 2진 채널 비트계열로 변환하여 얻어진 채널 비트를 복호하는 복호장치에 관한 것이다.

통상적으로, 디지탈 전송 또는 자기 및 광학기록재생 시스템에서 정보는 심볼계열의 형태, 예로서 "1", "0"의 2진 보호형태로 전송되고 기록된다. 즉 그 예로서 "1"은 비제로 복귀 마크(NRZM : non-return-to-zero-mark)코드에 따라 자기 디스크 또는 테이프상에 두 자화상태들간의 천이로서 기록되거나, 광학디스크상에 두 포커스(focus)들간의 변화로서 기록되며, "0"은 상기한 바와같은 천이가 없는 것으로서 기록된다.

실제로 심볼계열에 대해서는 시스템의 요건에 따라 어떤 규칙이 부과되는데, 그 일예로서 어떤 시스템에서는 셀프 클록킹(self-clocking)이 요구된다는 것으로 이것은 전송되거나 기록될 심볼의 계열들이 검출 및 동기에 필요한 클록신호를 발생할 수 있을 정도의 충분한 천이를 가져야만 함을 의미하는 것이다. 한편, 또 다른 예로서는 어떤 종류의 심볼계열이 특별한 목적, 예로서 동신호로서 이용될 때 이와 같은 심볼계열이 정보신호중에 생기지 않도록 하는 것이 요구된다는 것으로, 그 이유는 만일에 정보신호중에 의사의 동기 계열이 생기게 되면 동기신호가 불명확하게 되어 그 결과 동기의 목적이 부적절하게 되기 때문이다. 또 다른 한편 심볼들간의 간섭을 제한하기 위해서는 서로 이웃한 천이들간의 간격이 너무 근접해서는 안된다는 것이 요구된다.

이와같은 천이들간의 간격에 대한 요구는 기록매체상의 서로 이웃하는 천이들강의 소정의 최소거리에서 기록매체상에 기록될 신호에 대응하는 최소시간간격 T_min이 증대될 때 이에 동등한 정도로 정보밀도가 증대되기 때문에 기록매체상의 정보밀도에 또한 관련된다고 할 수 있다. 한편 이같은 경우 요구된 최소대역폭(B_min)도 천이들간의 최소시간 간격과 관련된다. (B_min=

)

일반적인 자기기록 채널의 경우에서와 같이, 정보채널이 직류를 전송하지 않는 경우에는 정보 채널에 있어서의 심볼계열이 거의 직류성분을 포함하지 않도록 할 필요가 있다.

제 1 참조문헌 「Tang, D.T., Bahl, L.R., "Block codes for a of constrained noiseless". Information and control Vol. 17, No.5, Dec. 1970, pp.36-461」는 d규칙, k규칙 또는 (d, k)규칙의 q진 심볼블록을 기초로 한 블록코드에 관하여 서술하고 있는데 여기서의 블록은 다음과 같은 요구를 충족한다. 즉,

(가) d규칙 : 두 개의 "1"이 적어도 연속된 d개의 "0"열에 의해서 분리됨.

(나) k규칙 : 연속된 "0"열의 최대길이는 k임.

예로서 2진 데이터 비트의 계열은 제각기 m개의 데이터 비트를 갖는 연속적인 블록들로 분할될고, 이들 블록은 n개의 정보 비트들로 구성되는 정보 비트블록으로 변환된다. (단, n∧m임) 여기서 n>m이므로 n개의 정보 비트로 구성되는 조합의 수는 가능한 데이터 비트 블록의 수(2ⁿ)를 초과한다. 예로서 만일에 전송되고 기록될 정보 비트 블록에 d규칙이 부과되면, 2ⁿ개의 데이터 비트블록과 가능한 수인 2ⁿ개의 블록으로부터 도출되는) 2ⁿ개의 정보비트 블록간의 사상(寫像; mapping)은 부과된 요구를 충족하는 정보비트 블록들에 대해서만 행해지도록 선택된다.

전술한 제 1 참조문헌의 493면의 표 1 에 위하면 정보비트 블록의 길이(n) 및 부과된 요구 d에 따라 얼마나 많은 정보비트 블록들이 있게 되는지를 볼 수 있는데, 이로부터 보면 최소거리가 d인 1조건에서는 길이 n이 4인 정보비트 블록이 8개 있다. 따라서 길이 m이 3인 데이터비트 블록(2³=8 데이터 워드)은 길이 n이 4인 정보비트 블록으로서 이 정보비트 블록중의 인접하는 "1"의 심볼들이 적어도 한 개의 "0" 심볼에 의해 분리되는 정보비트 블록으로 표현될 수 있다. 예로서 이같은 코딩은 다음과 같다(여기서 화살표 ↔는 양 블록간의 사상을 나타낸다).

000↔0000 100↔1000

001↔0001 110↔1001

010↔0010 111↔1010

011↔0100

그렇지만, 정보비트 블록과의 결합시 어떤 경우에는 소정의 요구(본 예에서는 d규칙)를 별도 수단의 사용없이 충족시킨다는 것이 불가능하므로 전술한 제 1 참조문헌에서는 정보비트 블록들간에 분리비트를 제공하는 것을 제안하고 있다. d규칙 코딩의 경우, d개의 "0" 비트로 된 하나의 분리비트 블록으로 족하므로, d가 1인 상술한 예에서는 한 개의 분리비트(한 개의 "0")만으로 족하다. 따라서 3개의 데이터 비트로 된 데이터 비트 블록은 (4+1)개의 채널 비트로 변환된다.

그런데 이와 같은 변환방식은 채널 비트열의 주파수 스펙트럼에 대한 저주파성분(직류분도 포함함)의 영향이 크다는 점에서 불리하며, 또한 변환기(변조기, 복호기), 특히 복호기가 복잡하게 된다는 문제점을 갖는다.

상기한 문제점 중의 전자에 관해서는 제 2 참조문헌 「Patel, A.M., "Charge-Constrained byte-oriented(0, 3) code", IBM Technical Disclosure Bulletin, Vol. 19, No.7. Dec. 1976, pp.2715 내지 2717」이 주지되는데, 여기에서는 소위 반전 또는 비반전 결합으로 채널비트 블록들을 상호 결합하는 것에 의해 (d, k)규칙 코드의 직류불평형이 제한될 수 있다고 서술한다. 따라서 이 경우에는 선행하는 채널 비트 블록들의 직류불평형이 감소되도록 직류불평형에 대한 순시적인 채널 비트 블록의 극성이 선택된다. 그렇지만 여기서는 (d, k)규칙에 저촉됨이 없이 정보비트 블록들이 결합될 수 있는 (d, k)규칙의 코드가 고려되므로, (d, k)규칙 때문에 분리비트를 부가할 필요가 없다.

따라서 본 발명의 목적은 2진 데이터 비트계열을 2진 채널 비트계열로 변환하여 얻어진 채널 비트를 복호하는 복호기의 구성을 간략하게 하는 것에 있다.

이하 도면을 참조하여 본 발명을 상세히 설명하겠다.

제1도는 2진 데이터 비트열(제1a도)을 2진 채널 비트열(제1b도)로 변환하는 것을 설명하기 위해 소정수의 지트열을 도시한 것으로 여기서 2진 데이터 비트열은 연속하는 블록으로 분할되는데, 이들 블록은 제각기 m개의 비트로 이루어진다. 이하의 설명 및 도면에서는 m을 8로 하기로 한다. m개의 데이터 비트로 구성되는 데이터 비트 블록 BD_i는 일반적으로 실현가능한 2^m비트 계열을 나타낸다.

이와 같은 비트계열은 광학 또는 자기기록을 직접적으로 행하는 데에는 몇 가지 이유로 부적합하다. 즉 두 개의 심볼 "1"이 소정의 자화 방향으로부터 다른 자화방향의 천이로서, 또는 피트(pit)로의 천이로서 기록매체상에 기록되는 데 서로 이웃하여 있게 될 때에는 이들 천이가 그들 상호간의 간섭이란 점에서 서로 근접하지 말아야 하는데, 이것은 정보밀도를 제한하게 되며, 또한 이와 동시에 서로 이웃하는 천이들간의 최소거리 T_min이 작은 경우에 비트열을 전송하거나 기록하는데 필요한 최소대역폭 B_min이 증대되는 것(B_min=1/(2T_min)을 고려해야만 하기 때문이다. 또한 데이터전송 및 광학 또는 자기기록 시스템에 대해 또 다른 요구가 부가되는데, 이는 비트열들이 동기 작용을 행할 수 있는 클록신호를 전송신호로부터 재생할 수 있을 정도로 충분한 천이를 가져야만 한다는 것으로 이는 한 개의 블록이 m개의 "0"을 가지되, 선행되는 블록이 다수의 "0"으로 종료되고 뒤따르는 블록이 다수의 "0"으로 시작되는 최악의 경우에는 클록을 추출하는 것이 위험스럽게 되기 때문이다.

한편 자기 기록매체와 같이 직류를 전송하지 않는 정보채널을 기록될 데이터열이 가능한 작은 직류성분을 가져야 한다는 요구를 또한 충족해야만 하는데, 이는 광학기록의 경우 보조제어의 관점으로부터 볼 때 데이터 스펙트럼의 저주파성분이 최대로 억압되는 것이 바람직하고, 또한 부가적으로 직류성분이 작은 경우에는 복호가 간략화되기 때문이다.

따라서 상술한 이유 및 다른 이유로부터 데이터 비트를 정보채널을 통해 전송하거나 기록하기 전에 소위 채널코딩을 데이터 비트에 대해 행하는데, 블록코딩의 경우(제1 참조문헌)에 있어서는 제각기 m개의 비트를 포함하는 데이터 비트 블록이 제각기 n₁개의 정보비트를 포함하는 정보비트 블록으로서 코딩된다.

제1도는 데이터 비트 블록 BD_i이 정보비트블록 BI_i으로 어떻게 변환되는 지를 도시한 것으로, 이하에서는 n₁을 14로 선택한다. n₁은 m보다 크기 때문에 n₁비트로 형성될 수 있는 조합들이 모두 이용될 수 있는 것은 아니다. 즉 이용될 채널에 부적당한 조합은 사용되지 않는다. 따라서 본 예에서는 데이터 워드로부터 채널 워드로의 1 대 1 사상에 대하여 실현 가능한 16000개 이상의 채널워드로부터 256개의 워드만이 선택될 필요가 있다. 그러므로 채널워드에는 어떤 요건들이 부과되는데, 그 중의 하나는 두 개의 연속한 "1"의 정보비트들간에 적어도 d개 연속하는 "0"의 정보비트들을 n₁개의 정보비트로 구성된 동일한 정보비트 블록내에 위치시키는 것이다. 제 1 참조문헌의 439면의 표 1 에는 d의 값에 따라 얼마나 많은 2진 워드들이 있는지가 보여지는데, 이 표에 의하면 n₁=14에 대하여 이웃하는 "1"의 비트들 간에는 적어도 두 개의 "0"비트(d=2)가 있게 되는 277개의 워드가 있음은 명백하다. 따라서 2⁸=256개의 조합을 이루는 8개의 데이터 비트로 구성된 데이터 비트블록을 14개의 채널 비트로 구성된 채널 비트 블록으로 코딩하는 경우, d=2로 하는 요건이 충분히 충족될 수 있다.

그렇지만 동일한 d규칙의 요구가 n₁개의 비트로 된 블록내에 부과될 뿐만 아니라 두 개의 연속하는 블록들간의 경계에도 부과되는 경우에는 별도 수단의 사용 없이 정보비트 블록 BIi을 연경하는 것은 불가능하다. 이 때문에 제 1 참조문헌은 451면에서 채널 비트 블록들간에 1개 이상의 분리비트를 포함시킬 것을 제안하고 있는데, 여기서 적어도 d와 동수개의 "0"의 분리 비트가 포함될 때 d규칙이 충족됨은 용이하게 이해될 수 있다. 제1(b)도네는 채널비트 블록 BC_i가 정보비트 블록 BI_i와 분리비트 블록 BS_i로 되는 것이 보여진다. 분리비트 블록은 n₂개의 비트로 되므로, 따라서 채널비트 블록 BC_i은 (n₁+n₂)개의 비트로 된다. 이하에서는 예로서 n₂를 3으로 한다.

가능한 정확하게 클록을 생성하기 위해서는 1개의 정보비트 브록내에서 인접하는 2개의 "1"의 비트들간에 연속하는 "0"의 비트들의 최대갯수가 미리 결정된 값 k에 제한될 것이 또한 요구된다.

m을 8, n₁을 14로 하는 본 예에서는 d=2 를 충족하는 277개의 워드로부터, 예로서 k가 대단히 큰 워드를 제거하는 것이 가능하다. k가 10에 제한됨은 명백하다. 따라서 제각기 8개(일반적으로는 m개)의 데이터 비트로 된 2⁸개(일반적으로는 2^m개)의 데이터 비트 블록의 집합은 2⁸개(일반적으로는 2^m개)의 정보비트 블록의 집학과 1 대 1로 대응한다. 상기 정보비트 블록들은 실현 가능한 2¹⁴개(일반적으로 2ⁿ¹개)의 정보비트 블록들 중에서 선택되는 데 이는 부분적으로 d=2 및 k=10의 조건(일반적으로는 d, k규칙)이 부과됨에 따르는 결과이다. 데이터 비트 블록들중의 하나를 관련된 정보비트 블록들중의 하나에 대응시킬 것이 또한 있게 된다 제 1 문헌에서는 데이터 비트로부터 정보비트로의 번호 변환이 수학적으로 접근된 형태로 명백히 결정된다. 하지만 이같은 변환이 원리적으로 채용될 수 있다고는 하나, 본 예에서는 양호하게 이하에 설명하는 바와 같이 다른 관계가 선택된다.

정보비터 비록 BI_i들간에 분리비터 블록이 배치된 때에만 k규칙의 채널비트 블록 BI_i들의 연결이 가능하다. 이것은 또한 d규칙에 대해서도 적용된다. d규칙의 요구 및 k규칙의 요구는 서로 서로 상반되지 않고 오히려 상보적이므로, 이같은 목적을 달성하기 위해서 원리적으로 제각기 n₂개의 비트로 된 동일한 분리비트 블록들이 이용될 수 있다. 따라서 소정의 분리비트 블록에 대해 선행하는 "0"의 비트들의 수가 뒤따르는 "0"의 비트들의 수를 초과하지 않고 분리비트 블록의 n₂개의 비트들이 k를 초과할 때, "0"의 계열가 제각기 k비트를 초과하지 않는 계열들로 분할되게끔 하기 위해서는 분리비트 블록의 "0"의 비트들 중의 적어도 하나가 "1"의 비트로 대체되어야만 한다.

(d, k)규칙의 요구가 확실하게 충족되는 하는 역활에 부가하여 분리비트 블록들은 직류불평형의 극소화를 위해 이용될 수 있게 된다. 이것은 정보비트 블록들의 연결시 어떤 경우에는 미리 정해진 포맷의 블록이 규정되지만, 많은 경우에 있어서는 분리비트 블록의 포맷에 대해 하등의 조건이 부과되지 않거나, 또는 제한된 조건만이 부과된다는 사실을 인식하는 것에 의해 용이하게 이해된다. 이와 같이 하여 생기는 자유도는 직류불평형을 극소화하는데 이용된다.

직류불평형의 발생 및 증대는 이하에 설명된다. 제1도에 b로 도시된 바와 같은 정보비트 블록 BO_i는 기록매체에, 예로서 NRZM 포맷으로 기록된다. 이 포맷의 경유 "1"은 천이가 있을 때 기록되며, 천이가 없을 때에는 "0"이 기록된다. BI_i내에서 보여지는 비트계열은 WF로서 지시되는 형상을 취하게 되고 이와같은 형상으로서 비트계열이 기록매체에 기록된다. 이같은 비트계열은 그 계열에 대해서 정의 레벨이 부의 레벨보다 더 긴 길이를 갖기 때문에 직류불평형을 갖는다. 디지탈 총합값(d.s.v : digital sum value)은 직류불평형을 결정하는 데 사용된다. 파형의 레벨을 제각기 WF+1 및 WF-1로 하면, d.s.v는 파형 WF를 계열에 따라서 적분한 것과 동등하다. 그리고 제1(b)도에 도시한 예에서는 d.s.v가 +6로 된다. T는 비트간격의 길이이다. 이러한 계열의 반복되면 직류불평형이 증대된다. 일반적으로 이같은 직류불평형은 기선의 변동을 초래하며, 실효적인 S/N비를 저하시킨다. 따라서 그 결과 기록된 신호의 검출에 있어서는 정확도가 저하된다.

직류불평형을 제한하기 위해서는 다음과 같이 분리비트 블록 BS_i이 이용된다. 소정의 순간에서 데이터 비트 블록 BD_i가 공급되는데, 이 블록은 예로서 기록매체에 기록된 표에 의하여 정보비트 블록 BI로 변환된다. 그런 후 (n₁+n₂)개의 비트를 갖는 한 세트의 실현가능한 채널비트 블록이 생성된다. 이들 모든 채널비트블록은 동일의 정보비트 블록(제1도에 도시된 바와 같은 비트 셀 1 내지 14)에 n₂개의 분리비트(제1도에 도시된 바와 같은 셀 15 내지 17)로 되는 실현 가능한 비트의 조합들이 보충되어 구성한다. 따라서 제1도에 도시된 예에서는, 실현가능한 8(=2ⁿⁱ)개의 채널비트 블록으로 된 집합이 형성된다. 그런 후 원칙적으로는 임의의 수순으로 실현가능한 채널비트 블록의 제각기로부터 다음의 파라메터들이 결정된다.

(가) 실현가능한 해당 채널비트 블록에 대해서 선행하는채널비트 블록의 관절으로부터 d규칙 및 k규칙의 요구가 현재의 분리비트 블록의 포맷에 상반되지 않는가의 여부가 판단된다.

(나) 실현가능한 해당 채널비트 블록에 대해서 d.s.v가 결정된다.

제 1 표시신호가 d규칙 및 k규칙의 요구와 모순이 없는 실현 가능한 채널비트 블록에 대해 발생된다. 코딩 파라메터들의 선택은 적어도 1개의 실현 가능한 정보비트 블록에 대해 그와 같은 표시신호가 발생되게 한다. 최후에 제 1 표시신호가 발생되는 실현 가능한 채널비트 블록으로부터, 예로서 d.s.v의 절대값이 가장 작은 채널비트 블록이 선택된다. 그렇지만 보다 양호한 방법은 선행하는 채널비트 블록의 d.s.v를 축적하고, 축적된 d.s.v의 절대값이 감소되게 하는 바와 같은 블록을 다음의 전송에 대해 최적한 채널비트 블록들로부터 선택하는 것이다. 이와같이 선택된 워드는 전송되고 기록된다.

이 방법에 따른 장점 중의 하나는 다른 목적에 대해서도 필요한 분리비트들이 직류불평형을 제한할 목적으로도 간단하게 이용되는 것이다. 또 다른 장점으로는 전송되는 신호의 간섭이 분리비트 블록들에 국한될 뿐으로서 정보비트 블록에까지 파급되지 않는다는 것이다(여기서 전송되고 기록될 파형의 극성은 무시된다) 독출된 기록신호의 복조는 정보비트에 대해서만 행해진다. 분리비트들은 고려하지 않아도 좋다.

제2도의 a에는 채널비트블록……, BC_i-1, BC_i, BC_i+1, ……의 계열이 도시된다. 이들 블록은 (n₁+n₂)개의 비트를 갖는다. 이들 블록은 제각기 n₁개의 비트로 된 정보비트 블록과, n₂개의 비트로 된 분리비트블록……, BS_i-1, BS_i, BS_i+1……를 갖는다.

이 실시에에서 직류불평형은 수 개의 블록, 예로서 제2도에 a로 도시된 바와 같은 두 개의 채널비트 블록 BC_i및 BC_i+1을 통하여 결정된다. 이 직류불평형은 제1도의 예에 대해 기술한 방식과 동등한 방식으로 결정된다. 단, 실현 가능한 슈퍼블록의 포맷이 제각기 슈퍼블록 SBC_i에 대해 발생되는 것을 조건으로 한다. 즉 블록 BC_i, BC_i+1에 대한 정보비트 블록에는 블록 BS_i, BS_i+1의 n₂개의 분리비트들로 형성될수 있는 실현 가능한 조합들이 부가된다. 그 후 직류불균형을 극소화할 수 있는 조합은 그 집합으로부터 선택된다. 이같은 방식의 장점은 조정이 최적한 하나 이상의 채널비트 블록이 앞서 고려되기 때문에 잔류 직류불평형이 보다 균일하게 된다는 것이다.

이 방법의 보다 양호한 변형에는 현저한 특징을 갖는다. 즉 그 특징은 직류불평형이 극소화된 후에만 슈퍼블록 SBC_i(제2a도)가 한 개의 채널비트 블록만큼 이동된다. 이것은 슈퍼블록 SBC_i의 일부인 블록 BC_i(제2a도)이 처리되고, 상술한 직류불평형 극소화 동작이 수행될 블록 BC_i+1및 BC_i+2(도시안됨)을 슈퍼블록 SBC_i+1(도시안됨)이 포함하는 것을 의미한다. 따라서 블록 BC_i+1은 슈퍼블록 SBC_i및 SBC_i+1의 일부로된다. 그러므로 슈퍼블록 SBC_i에 대한 블록 BS_i+1의 분리비트의 궁극적인 선택은 슈퍼블록 SBC_i+1에 대한 최종적인 선택과 전혀 다르게 된다. 제각기의 블록이 수배로 평가되므로(본 예에서는 2배), 직류불평형 및 잡음의 영향은 보다 감소된다.

제2b에는 동시에 수개의 블록(SBC_j), 예로서 4개의 채널블록 BC_j ⁽¹⁾, BC_j ⁽²⁾, BC_j ⁽³⁾, BC⁽⁴⁾에 대해 직류불평형이 결정되는 것이 보여진다. 이들 채널비트 블록은 제각기 예정된 수인 n₁개의 정보비트를 갖는다. 그러나 채널비트의 제각기에 대해서 분리비트 블록 BS_j ⁽¹⁾, BS_j ⁽²⁾, BS_j ⁽³⁾, BS_j ⁽⁴⁾의 제각기의 분리비트의 갯수는 동일하지 않다. 정보비트의 갯수는, 예로서 14이고, 분리비트블록 BS_j ⁽¹⁾, BS_j ⁽²⁾, BS_j ⁽³⁾, 에 대한 분리비트의 갯수는 제각기의 블록에 대해 2이며, BS_j ⁽⁴⁾에 대한 분리비트의 갯수는 6이다. 직류불평형은 제2a도에 대해 기술한 바와 같은 식으로 결정된다.

상술한 장점에 부가하여 본 방법은 비교적 긴 분리비트 블록을 이용하면 그만큼 직류불평형이 감소된다는 장점을 갖는다. 보다 구체적으로 말하자면 제각기의 채널비트 블록이 동등한 갯수, 예로서 3개의 비트를 갖는 채널비트계열의 잔류 직류불평형은 제각기의 분리비트 블록이 평균 3비트, 그러나 2대 2대 2대 6으로 분할되는 비트를 갖는 채널비트계열의 잔류 직류불평형보다 크게 된다.

본 예 방법의 역할 및 관련상태의 상술된 시계열은 예로서, 시장에서 입수 가능한 마이크로프로세서 및 관련 기억장치 그리고 주변장치 등의 일반적인 순서회로에 의해서 실현될 수 있음을 유의할 필요가 있다. 제3도는 그와 같은 동작의 프로세서를 나타낸 것이다. 이하의 설명에서는 코딩방법의 역할 및 상태를 시계열로서 나타내는 스텝의 주역을 이용한다. A난은 참조부로를 나타내고, B난은 주역을 나타내며, C난은 대응하는 스텝에 설명문을 나타낸다.

상술한 플로우챠트는 제1도의 예에 적응된다. 그리고 방금 설명한 변경을 고려하면 대응하는 플로우챠트를 제2도의 예에도 적용할 수 있다.

전송되고 기록된 채널비트 계열을 복조할 때에 정보비트 및 분리비트를 구별하기 위해 (n₃+n₄)개의 비트를 채널비트 블록계열에 포함시킨다. 여기서 n₃개는 동기 정보비트이고, n₄개는 동기 분리비트이다. 동기 비트블록은 예로서, 예정수의 정보비트 블록 및 분리비트 블록 뒤에 삽입된다. 이 워드가 검출된 후에 정보비트가 어떤 비트위치에 있는지, 그리고 분리비트가 어떤 비트위치에 있는지가 결정될 수 있다. 그러므로 어떤 수단은 동기워드가 정보비트 블록 및 분리비트 블록의 소정의 비트계열로 혼돈되지 않게끔 하는데 필요하다. 따라서 이를 위해 동기비트, 즉 정보비트계열 및 분리비트계열에 없는 동기비트들로 되는 특수한 블록이 선택된다. d규칙 및 k규칙을 충족시키지 못하는 계열들은 이와같은 목적을 달성하는데 거의 유용하지 않다. 왜냐하면 이와같은 경우 정보밀도 및 셀프클록킹 특성은 악영향을 받기 때문이다. 그러나 이와같은 선택은 d규칙 및 k규칙을 충족시키는 계열의 그룹내에 제한된다.

그러므로 다른 방법이 제안된다. 연속되는 두 비트의 "1"들 간에 S 개 비트의 "0"을 포함하는 계열을 연속적으로 적어도 두 개 포함하는 동기 비트블록을 구성한다. 양호하게는 S를 K와 같게 한다. 제4도는 동기 비트블록 SYN을 나타낸다. 이 블록은 제각기 SYNP₁및 SYNP₂로 표시되는 계열(10000000000)을 연속적으로 두 개 포함한다. 이와 같은 계열은 채널비트계열, 즉 k=10의 계열에 있다. 그렇지만 동기 비트블록 이상으로 그 계열이 연속적으로 두 개 발생하지 못하도록 하기 위해, 제 1 표시신호는 분리비트블록의 일부를 형성하는 "1"의 비트에 대해 바로 앞서 선행하는 연속된 "0"의 정보비트들의 수와 분리비트들의 수와의 합이 k와 동등하고, 또한 분리비트 블록의 "1"의 비트를 바로 뒤따르는 "0"의 연속된 정보비트들의 수와 합과 같을 때에 억압된다.

게다가, 동기 비트블록은 또한 동기 분리블록을 갖는다. 이 분리블록은 정보비트 블록들간의 분리블록과 동일한 역할을 행한다. 따라서 그들은 d 규칙 및 k규칙을 충족하고, 또한 직류불평형을 제한하는 요구를 충족하는 목적을 갖는다. 동기 패턴이 두 개 연속 발생될 때, 채널비트열에 의사적으로 동기 패턴이 나타나지 않게끔 하기 위해 채택된 방법과 동일한 방법이, 또한 동기블록의 전 또는 후에 동기 패턴이 3번 발생되는 것을 방지한다.

상술한 방법은 변조 및 코딩시에도 적용되는 것으로, 역의 경우 즉 복조시 및 디코딩시에도 대단히 간략하다. 정보비트 블록에 영향을 끼치지 않코서도 직류불평형이 제한되기 때문에 분리블록들간의 정보는 정보를 복조할 때에는 중요치 않다. 부가적으로 변조기에서 어떤 m비트 길이의 데이터비트 블록이 어떤 n비트 길이의 정보비트 블록에 대응하는가를 선택하는 것은 변조기에 대해서뿐만 아니라 복조기에 대해서도 중요하다. 즉 이같은 선택은 복조기의 구성을 복잡하게 만든다. 자기기록 시스템에 있어서는 변조기 및 복조기가 모두 내장되기 때문에, 변조기가 복잡하고 복조기가 복잡하다는 것은 모두 문제가 있다. 광학기록시스템에서 기록매체가 독출전용의 형태이므로, 이용자의 장치는 복조기만을 포함한다. 그 때문에 광학기록 시스템의 경우에서는 변조기는 복잡할지라도 복조기는 가능한 복잡하지 않게 하는 것이 중요하다.

제5도는 복조기의 일실시예를 도시한 것으로 이 복조기는 14개의 정보비트로 된 블록으로부터 8개의 데이터 비트로 된 블록을 복조하는 것이다. 제5(a)도는 복조기의 블록도를 도시한 것이고 제5(b)도는 그 회로의 일부를 개략적으로 도시한 것이다. 이 복조기는 AND게이트(17-0)내지 (17-51)를 갖는다. 이들 게이트는 제각기 1개 또는 그 이상의 입력단자를 구비한다. 정보블록의 14개 비트들은 제각기의 입력단자에 공급된다. 이들 입력단자는 반전형 또는 비반전형이다. 제5b도는 C_i난에서 이것이 어떻게 실행되는지를 나타낸다. 제 1 난은 14비트 길이의 정보블록의 최하위 비트위치 C₁를 나타낸다. 제14난은 최상위 비트위치 C₁₄를 나타낸다. 제 2 난 내지 제13난은 제각기 관련 비트위치를 나타낸다. 0 내지 51행은 제각기 AND게이트의 번호에 대응한다. 즉 0행은 AND게으트(17-0)의 입력단자에 대응하고, 1행은 AND게이트(17-1)의 입력단자에 대응한다. 나머지 것들도 이와 같은 식으로 된다. i난의 j행에 부호 "1"이 있으면, 이것은 비반전 입력단자를 통해 i번째의 비트위치의 내용이 j번째의 AND게이트(17)에 공급되는 것을 의미한다. i난의 j행에 부호 "0"이 있으면, 이것은 반전입력을 통해 i번째의 비트위치의 내용 j번재 AND게이트(17)에 공급되는 것을 의미한다. 따라서 제5(b)도의 0행의 경우, AND게이트(17-0)의 반전입력단자는 1번째의 비트위치 C₁에 접속되고, 비반전입력단자는 4번째의 비트위치 C₄에 접속된다. 또한 1행의 경우 ; AND게이트(17-1)의 비반전 입력단자는 3번째의 비트위치 C₃에 접속된다. 다른 것들도 마찬가지로 된다.

이같은 복조기는 게다가 8개의 O R 게이트 (18-1) 내지 (18-8)을 갖는다. 이들 O R 게이트의 입력단자는 AND게이트 (17-0) 내지 (17-51)에 접속된다. 제5(b)도에서는 A_i난에서 이것을 어떻게 실현되는가가 보여진다. A₁난은 O R 게이트(18-1)에 대응한다. A₂난은 O R 게이트(18-2)에 대응한다. 그리고 A₃난 이상의 것도 마찬가지로 되어, A₈난은 O R 게이트(18-8)에 대응한다. j행의 i번째에 있는 문자 A 는 AND게이트(17-j)가 O R 게이트(18-i)에 접속됨을 나타낸다.

한편, AND게이트 (17-50), (17-51)에 대해서는 회로구성이 다음과 같이 변경된다. AND게이트 (17-50), (17-51)의 제각기의 반전 출력단자가 AND게이트(19)의 입력단자들에 접속된다. AND게이트(18-4)의 출력단자도 AND게이트(19)의 대응 입력단자에 접속된다.

O R 게이트 (18-1), (18-2), (18-3), (18-5), (18-6), (18-7), (18-8)의 출력단자 및 AND게이트(19)의 출력단자는 제각기 출력단자(20-i)에 접속된다. 따라서 복호된 8비트 길이의 데이터 블록은 그 출력단자로부터 병렬형태로 취출된다.

제5a도에 도시된 복조기는 소위 FPLA(필드 프로그래머블 로직 어레이)의 형태일 수도 있다. 예로서 시그네틱스 바이폴라 FPLA 82S100/82S101일 수도 있다. 제5b도에 도시된 표는 그 어레이에 대한 프로그래머블 표이다.

제5도에 도시된 복조기는 그의 간략성 때문에 독출전용의 광학기록 시스템에 대해 대단히 적합하다.

동기 비트블록은 제6도에 도시된 회로에 의해 검출된다. 전송된 신호 또는 재생된 기록신호는 입력단자(21)에 공급된다. 이 신호는 NRZM 포맷으로서, 이 신호는 C R 게이트(22)의 제 1 입력단자에 직접적으로 공급됨과 동시에 지연소자(23)를 통해 O R 게이트(22)의 제 2 입력단자에 공급된다. 소위 NRZ-I 신호가 O R 게이트(22)의 출력단자로부터 출력된다. O R 게이트(22)의 출력단자는 시프트 레지스터(24)의 입력단자에 접속된다. 이 시프트 레지스터(24)의 입력단자에 접속된다. 이 시프트 레지스터(24)는 다수의 비트셀로된다. 그리고 이들 비트셀은 제각기 탭을 구비한다. 비트셀의 갯수는 동기 블록을 형성하는 비트의 갯수와 같다. 상술한 예에서는 계열 10000000000100000000001이 기록될 수 있도록 하기 위해 23개의 비트셀을 갖는다. 제각기의 탭은 AND게이트(25)의 입력단자에 접속된다.

AND게이트(25)의 입력단자는 반전형 또는 비반전형이다. 동기 계열이 AND게이트(25)의 입력에 공급될 때에는 AND게이트(25)의 출력단자(26)으로부터 신호가 출력된다. 이 신호는 동기 패턴의 검출에 대한 표시신호로서 이용될 수도 있다. 이 신호에 의해서, 비트계열은 (n₁+n₂) 비트길에의 두 개의 블록으로 분할된다. 이들 분할된 채널블록은 서로 다른 시프트 레지스터에 있어서 순차적으로 시프트된다. 상위의 n₁개 비트들은 병렬로 독출되어 제5a도에 도시된 바와 같이 AND게이트(17)의 입력단자에 전송된다. 하위 n₂개 비트들은 복조에는 이용되지 않는다.

코드화된 신호는 예로서 광학 기록매체에 기록된다. 이 신호는 제1b도에 WF로 도시된 형태를 갖는다. 이 신호는 나선형이 정보구조로 기록매체에 기록된다. 이 정보구조는 예로서 제7도에 도시된 바와 같은 다수의 슈퍼블록계열로 된다. 슈퍼블록 SD_i는 동기블록 SYN_i와 다수의(본 예에서는 33개의) 책널블록으로 된다. 동기블록 SYN_i는 제4도에 도시된 바와 같이 구성된다. 책널블록 BC₁, BC₂, …BC₃₃는 제각기 (n₁+n₂)개의 비트로 된다. "1"의 책널비트는 기록매체에 있어서의 천이로서 표현된다. 예로서 피트가 없는 것으로부터 피트가 있는 상태로의 천이로서 표현된다. "0"의 채널비트는 기록매체에 있어서의 무천이의 상태로서 표현된다. 나선 정보트랙은 요소적인 셀, 즉 비트셀로세 분할된다. 기록매체상에서 이들 비트셀은 공간적 구조를 형성한다. 이같은 구조는 채널비트의 비트시간 간격으로의 세분화에 대응한다.

정보비트 및 분리비트의 내용에 무관하게 다수의 세부가 기록매체에 있어서 식별된다. 이 기록매체에 있어서 k규칙은 두 개의 인접한 천이들간의 최대거리가 (k+1)비트셀들의 길이임을 의미한다. 그러므로 최장의 피트는 (k+1)비트셀의 길이를 갖는다. d규칙은 두 개의 인접한 천이들간의 최소거리가 (d+1)비트셀들의 길이임을 의미한다. 그러므로 최단의 피트는 (+1)비트셀들의 길이를 갖는다. 게다가 규칙적인 간격으로 최단의 피트는 최장의 피트를 뒤따른다. 이같은 구조는 동기 비트블록의 일부이다.

양호한 실시예에서 k=10, d=2 그리고 슈퍼블록 SB_i가 588개의 책널비트셀로 된다. 이 슈퍼블록 BS_i는 27개의 비트셀의 동기 비트블록과 33개의 책널 비트블록들로 된다. 이 책널비트 블록들은 제각기 (14+3)개의 책널 비트셀을 갖는다.

변조기, 전송채널(예로서, 광학기록매체) 및 복조기는 서로 어울려 아나로그정보를 디지탈정보로 변환하게 위한 시스템의 일부를 구성한다. 이 디지탈정보는 광학기록매체에 기록된다. 기록매체에 기록되는 정보는 기록매체에 기록된 정보를 재생하는데 적합한 장치에 의해서 재생된다.

이 경우 변환회로는 구체적으로 기록될 아나로그신호(음악, 담화)를 예정된 패턴(소스코딩)의 디지탈신호로 변한하기 위해 아나로그 디지탈 변환기를 갖는다. 게다가 변환회로에 있어서 오차가 신호재생장치 중에서 정정되게 하기 위한 포맷으로 변환된다. 이같은 목적에 적합한 오차정정시스템은 일본국특허원 55067608호에 제안되고 있다.

오차 정정된 디지탈 신호는 매체의 특성에 적합한 디지탈 신호로의 변환을 위해 상술한 변조기에 공급된다. 게다가 동기 패턴이 공급되고, 이 신호는 적절한 프레입 패턴으로 된다. 이와같이 하여 얻어진 신호는 예로서 레이저용의 제어신호(NRZM포맷)을 얻는데 사용된다. 이 제어신호에 의해서 예정된 길이의 유무의 피트계열형태로 나선형의 정보구조가 기록매체에 적용된다.

기록매체는 기록매체로부터 얻어진 정보비트를 재생하기 위한 장치에 의해서 독출된다. 이같은 목적을 달성하기 위해 그 장치는 변조기, 오차 정정시스템의 디코더 및 변환회로에 공급된 아나로그 신호의 복제물을 재생하기 위한 아나로그/디지탈 변환기를 갖는다.

Claims (1)

1. 2진 데이터 비트계열을 2진 채널 비트계열로 변환하여 얻어진 채널비트를 복조하는 복호장치에 있어서 동기 패턴을 장치와, 채널 비트계열을 제각기 (n₁+n₂)개의 채널비트는 갖는 채널비트 블록들로 분할하는 장치와, 상기 채널비트 블록을 n₁개의 정보비트를 갖는 정보비트 블록과 n₂개의 분리비트를 갖는 분리비트 블록으로 분할하는 장치와, 상기 정보비트 블록을 m개의 비트를 갖는 데이터비트 블록으로 변환하는 장치를 특징으로 하는 복호장치.

Images