KR850000953B1 - 2진 데이타비트 블럭열을 2진 채널비트 블럭열로 코딩시키는 방법 - Google Patents

Abstract

내용 없음.

Description

2진 데이타비트 블럭열을 2진 채널비트 블럭열로 코딩시키는 방법

제1도는 코딩포맷의 일실시예를 설명하기 위한 비트열들을 도시한 도면.

제2도는 직류불평형을 감소시키는데 사용되는 채널코딩의 포맷의 다른 실시예를 도시한 도면.

제3도는 2진부호 변환방식의 일실시예에 대한 플로우챠트.

제4도는 2진부호 변환방식에 사용하기 위한 동기비트 블록을 도시한 도면.

제5도는 2진부호 변환된 데이터비트들을 복조하기 위한 복조장치의 일실시예를 도시한 도면.

제6도는 동기비트열을 검출하기 위한 회로의 일실시예를 도시한 도면.

제7도는 2진부호 변환방식에 사용하기 위한 프레임-포맷의 일실시예를 도시한 도면.

본 발명은 2진데이타비트열을 2진채널비트로 코딩시키는 방법에 관한 것으로, 데이타비트열은 연속적이며 순차적인 블럭으로 분할되어 있으며, 각 블럭은 m개의 데이타비트로 이루어져 있다. 이들 블럭은 순차적인 (n₁+n₂)개의 채널비트블럭(n₁+n₂>m)으로 코딩된다. 상기 채널비트의 각 블럭은 n₁개의 정보비트 블럭과 n₂개의 분리비트블럭으로 이루어져 있는데, 연속적인 정보비트블럭은 한개의 분리비트블럭에 의해 정보비트 블럭씩 분리된다. 여기에서, 상기 채널비트는 제1형태 즉 "1"과 제2형태 즉 "0"로 구성되며, 제1형태는 최소한 d개의 연속 제2형태 "0"에 의해 분리되는데, 여기에서 d는 k를 초과할 수 없다.

통상적으로, 디지탈전송 또는 자기 및 광학기록 재생시스템에서, 정보는 심볼 계열의 형태 즉, "1", "0"의 2진부호형태로 전송되고 기록된다. 예로, "1"은 비제로 복귀마크(NRZ-M : non-return-to-zero-mark)코드에 따라 자기디스크 또는 테이프상에 자화상태가 변할때(이 상태를 이하 "천이"라 한다) 또는 광학디스크상에 포커스가 변할때 기록되며, "0"은 상기의 변화가 없을때 기록된다.

실제로, 심볼에 대해서는 시스템의 요건에 따라 어떤 규칙이 부과되는데, 그 일예로서, 어떤 시스템에서는 셀프클록킹(self-clocking)이 요구된다. 이것은 전송되거나 기록될 심볼의 열들의 그들로부터 검출 및 동기에 필요한 클록신호를 발생할 수 있을 정도의 충분한 천이를 가져야만 함을 의미하는 것이다. 한편, 또다른 규칙으로는, 어떤종류의 심볼열이 특별한 목적, 예로, 동기신호열로 이용될때, 상기 심볼열이 정보신호내에 발생하지 않도록 하는것이 요구되는데, 이는 정보신호내에 상기 동기 신호열을 제한하므로써 동기신호의 불명확성이 감쇄되며, 따라서, 상기 목적에 적합하게 된다. 또한, 심볼들간의 간섭을 제한하기 위해서, 서로 이웃한 천이들간의 간격이 너무 근접해서 안된다는 것이 요구된다.

자기 및 광학기록의 경우에 있어서, 이와같은 천이들간의 간격에 대한 요구는 또한 기록매체상의 서로 이웃하는 천이들간의 선정된 최소거리에서 기록될 신호간격에 대응하는 최소 시간간격(T_min)이 증대될때, 정보밀도도 동일한 양으로 증대되기 때문에 기록매체상의 정보밀도에 또한 관련된다고 할 수 있다. 한편 이같은 경우, 요구된 최소 대역폭(B_min)도 천이들간의 최소 시간간격과 관련된다

.

일반적인 자기기록채널의 경우에서와 같이, 직류를 전송하지 않는 정보채널을 사용할때, 정보채널내의 심볼열이 거의 직류성분을 포함하지 않도록 할 필요가 있다.

앞절에서 언급된 형태의 방법은 제1참조문헌(Tang, D.T., Bahl, L.R., "Block codes for a class of constrained noiseless channels". Information and Control, Vol.17, No.5, Dec. 1970, pp.436-461)에 언급되어 있는데, 상기 논문은 d규칙, k규칙 또는(d,k) 규칙의 q진심볼블럭을 기초로 한 블럭코드에 관한 것으로 상기 블럭은 다음과 같은 요구를 충족한다. 즉,

(가) d규칙, 두개의 "1"이 적어도 연속된 d개의 "0"열에 의해서 분리됨

(나) k규칙, 연속된 "0"열의 최대길이는 k임.

예로서, 2진데이터 비트열은 각각 m개의 데이터 비트를 갖는 연속적인 블럭들로 분할되고, 이들 블럭은 n개의 정보비트들로 구성되는 정보비트 블럭으로 부호화된다(단, n>m임). 여기서, n>m이므로, n개의 정보비트로 구성되는 조합의 수는 가능한 데이터비트블럭의 수(2^m)를 초과한다. 예로, 만일 전송되고 기록될 정보비트블럭에 d규칙이 적용된다면, 2^m개의 데이터비트블럭의 2^m개의 정보비트블럭(2ⁿ개의 블럭으로부터유출될 수 있는 가능한 수)으로의 사상(mapping)은 부과된 요구를 충족하는 정보비트블럭들에 대해서만 행해지도록 선택된다.

전술한 제1참조 문헌의 439면의 표 1에는 정보비트블럭의 길이(n)및 부과된 요구 d에 따라 말은 다른 불럭의 정보비트들이 어떻게 존재할 수 있는지가 나타나는데, 이로부터 보면, 최소거리 d가 1인 조건에 길n이 4인 8개의 정보비트블럭이 있다. 따라서 길이 m이 3(2³=8데이터워드)인 데이터비트의 블럭은 길이 n이 4인 정보비트블럭으로 표현될 수 있는데, 여기에서 이 정보비트블럭내의 두개의 연속적인 "1"인 심볼은 적어도 한개의 "0"심볼에 의해 분리된다. 예로서 이같은 코딩은 다음과 같다(여기서, 화살표↔는 양블럭간의 사상을 나타낸다).

000↔0000 100↔0101

001↔0001 101↔1000

010↔0010 110↔1001

011↔0100 111↔1010

그렇지만 정보비트블럭과의 결합시, 어떤 경우에는 소정의 요구(본 예에서는 d규칙)를 별도 수단의 사용없이 충족시킨다는 것이 불가능하므로 전술한 제1참조 문헌에서는 한 블럭의 정보비트간에 분리비트를 제공하는 것을 제안하고 있다. d규칙 코딩의 경우, d개의 "0"비트로 된 하나의 분리비트 블럭으로 족하므로, d가 1인 상술한 예에서는 한개의 분리비트(한개의 "0")만으로 족하다. 따라서 3개의 데이터비트로 된 데이터비트블럭은 5(4+1)개의 채널 비트로 변환된다.

그런데, 이와같은 코딩방식은 채널비트열의 주파수 스펙트럼에 대한 저주파성분(직류분도 포함함)의 영향이 크다는 점과 변환기(변조기, 복조기), 특히 복조기가 복잡하게 된다는 문제점을 갖는다.

상기한 문제점중의 첫번째 문제점에 관해서는 제2참조문헌 Patel, A.M., "charge-constrained byte-orinted (0,3) code", IBM Technical Disclo sure Bulletin, Vol. 19, Nr. 7. Dec. 1976, pp.2715-2717이 주지되는데, 여기에서는 소위 반전 또는 비반전 링크로 채널비트블럭들을 상호 결합하므로써(d,k) 규칙코드의 직류불평혀이 제한될 수 있다고 서술한다. 따라서 이 경우에는 선행하는 채널비트블럭들의 직류불평형이 감소되도록 직류불평형에 대한 순시적인 채널비트의 극성이 선택된다. 그러나, 여기서는(d,k)규칙에 저촉됨이 없이 정보비트들이 결합될 수 있는(d,k)규칙이 코드가 고려되므로, (d,k)규칙 때문에 분리비트를 부가할 필요가 없다.

따라서, 본 발명의 목적은 2진데이터비트열을 2진채널비트열로 변환하되, 채널비트로부터 형성되는 신호의 저주파 스펙트럼 특성이 개선되도록 하는것이 있다.

본 발명에 의한 방법은

1. m비트의 데이타비트로 이루어진 블럭을 n비트로 이루어진 정보 비트블럭으로 변환하는 단계와.

2. 일련의 채널비트열을 발생시키는 단계와, 여기에서, 각 채널비트열을 최소한 한개의 정보비트블럭과 분리비트블럭으로 이루어지며, 상기 정보비트블럭에 분리비트조합이 추가된다.

3.선행단계에서 결정된 가능한 채널비트열 각각에 대하여 직류불평형을 결정하는 단계와,

4. 상기 가능한 채널비트열 각각에 대하여, 분리채널 비트의 수와 정보비트 "1"에 선행하는 정보비트 "0"의 수와의 합과 정보비트 "1"뒤에 오는 정보비트 "0"의 수의 합을 결정하고, 분리비트의 수와 분리비트블럭 앞, 뒤에 오는 정보비트 "0"이 수와의 합을 결정하는 단계와,

5. 선행단계에서 결정된(d,k)규칙을 만족하는 채널 비트열에 대해 제1지시신호를 발생하는 단계와,

6. 상기 제1신호를 발생하는 채널비트열로부터 직류불평형을 최소화하는 채널비트열을 선택하는 단계 등으로 이루어져 있다.

이하, 도면을 참조하여 본 발명을 상세히 설명하겠다.

제1도는 2진데이터비트 열(제1a도)을 2진채널비트 열(제1b도)로 코딩하는 방법을 설명하기 위해 일정한 비트열을 도시한 것으로, 여기서 2진데이터비트열은 연속적인 블럭 (BD_i)으로 분할되는데, 이들 블럭 각각은 m개의 비트로 이루어진다. 이하의 설명 및 도면에서는 m을 8로 하기로 한다. m개의 데이타비트로 구상되는 블럭 BD_i는 일반적으로 실현가능한 2^m비트 열을 나타낸다.

이와같은 비트계열은 광학 또는 자기기록을 직접적으로 행하는 데에는 몇가지 이유로 부적합하다. 첫째, 소정의 자화방향으로부터 다른 자화방향으로 천이 되거나, 피트(pit)로 천이되므로써, 두개의 심볼 "1"이 연속적으로 기록매체상에 기록될때, 이들 천이가 그들 상호 작용이란 관점에서 너무 인접하지 않아야만 한다. 왜냐하면, 그와같은 경우, 정보밀도를 제한하게 되며, 또한 서로 이웃하는 천이들간의 최소거리 T_min이 작아질때 비트열을 전송하거나 기록하는데 필요한 최소대역폭

이 증대되기 때문이다. 둘째, 데이터 전송 및 광학 또는 자기기록 시스템에 대해 이는 비트열이 동기작용을 행할 수 있는 클럭신호를 전송신호로부터 재생할 수 있을 정도로 충분한 천이를 가져야만 한다는 것이다. 이는 선행하는 블럭이 다수의 "0"으로 종료되고 뒤따르는 블럭이 다수의 "0"으로 시작되는 최악의 경우에는 클럭을 추출하는 것이 위험스럽게 되기 때문이다.

한편, 자기기록 매체와 같이 직류를 전송하지 않는 정보채널은, 기록될 데이터열이 가능한 작은 직류 성분을 가져야한다는 요구를 한층 더 충족해야만 하는데, 이는 광학기록의 경우, 보조제어의 관점으로붙 볼 때 데이터 스펙트럼의 저주파성분이 최대로 억압되는 것이 바람직할뿐만 아니라, 직류성분이 작은 경우에는 복조가 간략화되기 때문이다.

따라서, 상술한 이유및 다른 이유로부터 데이터 비트를 정보채널을 통해 전송하거나 기록하기 전에, 소위 채널코딩을 데이터비트에 대해 행하게 된다. 블럭코딩의 경우(제1참조문헌)에 있어서, m개의 비트를 포함하는 데이터비트블럭 각각은 n개의 정보비트를 포함하는 정보비트블럭으로 코딩된다. 제1도는 데이터비트블럭 BD_i이 정보비트 블럭 BI_i으로 어떻게 변환되는지를 도시한 것으로, 이하에서는 n_i을 14로 선택한다. n_i은 m보다 크기때문에, n_i비트로 형성될 수 있는 조합들이 모두 이용될 수 있는 것은 아니다. 즉, 이용될 채널에 부적합한 조합은 사용되지 않는다. 따라서, 본 예에서는 데이터 워드로부터 채널워드로의 1대 1맵핑에 대하여 실현 가능한 16,000개 이상의 채널워드(16,384개)로부터 256개의 워드만이 선택될 필요가 있다. 그러므로, 채널워드에는 어떤 요건들이 부과되는데, 그중의 하나는, 두개의 연속한 "1"의 정보비트들간에 적어도 d개 연속하는 "0"의 정보 비트들이 n_i개의 정보 비트로 구성된 동일한 정보비트블럭내에 위치되어야 한다는 것이다. 제1참조문헌의 439면의 표 1에는, d의 값에 따라 얼마나 많은 2진워드들이 있는지가 보여지는데, 이 표에 의하면, n₁=14에 대하여, "1"로 연속적인 2개의 비트사이에 적어도 두개의 "0"비트(d=2)가 있는 워드는 277개라는 것을 알 수 있다. 따라서, 2⁸=256개의 조합을 이루는 8개의 데이터비트로 구성된 데이터비트블럭을 14개의 채널비트로 구성된 채널비트블럭으로 코딩하는 경우. d=2로 하는 요건이 충분히 충족될 수 있다.

그러나, 동일한 d규칙이 요구가 n₁개의 비트로 된 블럭내에 적용됨과 동시에, 두개의 연속하는 블럭들간의 경계에도 부과되는 경우에는 정보비트블럭 BI_i을 연결하는 것은 불가능하다. 이때문에, 제1참조문 헌451면에서 채널비트블럭들간에 1개이상의 분리비트를 포함시킬 것을 제안하고 있는데 여기서, 적어도 d와 동수개의 "0"의 분리비트가 포함될때 d규칙이 충촉됨은 용이하게 이해될 수 있다. 제1b도는 채널비트블럭 BC_i는 정보비트블럭 BI_i와 분리비트블럭 BS_i로 이루어져있다는 것을 도시한다. 분리비트블럭은 n₂개의 비트로 되므로, 따라서 채널 비트블럭은 BC_i은(n₁+n₂)개의 비트로 한다. 이하에서는 예로서 n₂를 3으로 한다.

가능한 정확하게 클럭을 생성하기 위해서는, 1개의 정보비트블럭내에서 인접하는 2개의 "1"의 비트들간에 연속하는 "0"의 비트들의 최대갯수가 선정된 값 k로 제한되야 한다는 점이 요구된다. 예로, m을 8, n₁을 14로 하는 경우, d=2를 충족하는 277개의 워드로부터 k가 대단히 큰 워드를 제거할 수 있는데, 이때 k가 10으로 제한된다. 이와같은 경우 8개(일반적으로는 m개)의 데이터비트로 된 2⁸개(일반적으로는 2^m개)의 데이터비트블럭들은 조항은 2⁸개(일반적으로는 2^m개)의 정보비트블럭의 조합과 1대 1로 대응하게 된다. 상기 정보비트블럭들은 실현가능한 2¹⁴개(일반적으로 2ⁿ¹)개의 정보비트블럭들중에서 선택하는데, 선택된 블럭은 d=2및 k=10의 조건(일반적으로는 d,k규칙)을 만족한 블럭이 된다. 데이터비트블럭중의 하나를 관련된 정보비트블럭중이 하나에 대응시키는 것은 특정규칙에 의해 정해지지 않는다. 상기 제1문헌에서는 데이터비틀부터 정보비트로의 변환된 숫자는 수학적으로 명백히 결정된다. 하지만, 이같은 변환이 원리적으로 이용될 수 있다고는 하나, 본예에서는 양호하게 이하에 설명하는 바와같이 다른 방식의 대응이 이루어진다.

분리비트블럭이 정보비트블럭 BI_i들간에 배치될때, d규칙이 적용된 k규칙의 채널비트블럭 BC_i만이 연결가능하다. d이규칙의 요구 및 k규칙의 요구는 서로 서로 상반되지 않고 오히려 상보적이므로, 이같은 목적을 달성하기 위해서 원리적으를 제각기 n₂개의 비트로된 동일한 분리비트블럭들이 이용될 수 있다. 따라서, 소정의 분리비트블럭에 선행하는 "0"이 비트들의 수가, 뒤따르는 "0"의 비트들의 수를 초과하여 n₂비트의 분리비트자체가 k를 초과할때, "0"의 열이 제각기 k비트를 초과하지 않는 열들로 분할되게끔 하기 위해서, 분리비트블럭의 "0"의 비트들중의 적어도 하나가 "1"의 비트로 대체되어야만 한다.

(d,k)규칙이 충족되는 요구에 부가하여, 분리비트블럭들은 직류불평형의 국소화를 위해 이용될 수 있다. 이것은 정보비트블럭들의 연결시, 어떤 경우에는 미리 정해진 포맷의 블럭이 규정되지만, 많은 경우에 있어서는 분리비트블럭의 포맷에 대해 하등의 조건이 부과되지 않거나, 또는 제한된 조건만이 부과되기 때문에, 이와같이 하여 생기는 자유도는 직류불평형을 극소화하는데 이용된다.

직류불평형의 발생 및 증대는 이하에 설명된다. 제1b도에 도시된 바와같이, 정보비트블럭 BI_i는 기록매체상에 NRZ-M포맷으로 기록된다. 이 포맷의 경우, "1"은 천이가 있을 때 기록되며, 천이가 없을때는 "0"이 기록된다. BIi내에 도시된 비트열은 WF로서 지시되는 형상을 취하게 되고 이와같은 형상으로서 비트열이 기록매체에 기록된다. 이같은 비트열은 정의레벨이 부의 레벨보다 더 긴 길이를 갖는 비트열에 대해 직류불평형을 갖는다. 보통 직류불평형에 이용되는 측정치가 디지탈 총합값(d. s. v; digital sum value)이다. 파형의 레벨을 각각 +1및 -1이라 가정하면, d. s. v는 파형 WF을 계열에 따라서 적분한것과 동등하다. 그리고 제1b도에 도시한 예에서는 d. s. v가 +6T이다. 여기에서 T는 비트간격의 길이이다. 이러한 계열이 반복되면, 직류불평형이 증대된다. 일반적으로, 이같은 직류불평형은 기선의 변동을 초래하며, 실효 S/N비를 저하시킨다. 따라서, 그결과, 기록된 신호의 검출에 있어서는 정확도가 저하된다.

직류불평형을 제한하기 위해서는 다음과 같이 분리비트블럭 BSi이 이용된다. 선정된 순간에서 데이터비트블럭 BDi가 공급되는데, 이 블럭은 예로서, 기록매체에 기록된 표에 의하여 정보비트블럭 BIi로 변환된다. 그후, (n₁+n₂)개의 비트를 갖는 한세트의 실현가능한 채널비트블럭이 생성된다. 이들 모든 채널 비트블럭은 동일의 정보비트블럭(제1도에 도시된 바와 같은 비트셀 1 내지 14)에 n₂개의 분리비트(제1도에 도시된 바와같은 비트셀 15 내지 17)로 되는 실현가능한 비트의 조합들이 추가되어 구성된다. 따라서 제1도에 도시된 에에서는, 실현가능한 8(=2ⁿⁱ)개의 채널비트 블럭으로 된 집합이 형성된다. 그런후, 다음의 파라터들이 실현가능한 채널비트블럭으로부터 결정된다.가) 실현가능한 대응채널비트블럭에 대해서, 선행하는 채널비트블럭의 관점으로부터, d규칙 및 k규칙의 요구가 현재의 분리비트블럭의 포맷에 상반되지 않는가의 여부가 판단된다.

(나) 실현가능한 대응채널비트블럭에 대해서 d. s. v가 결정된다.

d규칙 및 k규칙의 요구가 만족되는 실현가능한 채널비트블럭에 대해 제1지시신호가 발생된다. 상기 코딩 파라메터들을 선택하므로써, 적얻 1개의 실현가능한 정보비트블럭에 대해 상기 지시신호가 발생되는 것이 보장된다. 마직막으로, 제1표시신호가 발생된 실현가능한 정보비트블럭에 대해 상기 지시신호가 발생되는 것이 보장된다. 마지막으로, 제1표시신호가 발생된 실현가능한 채널비트블럭으로부터, d. s. v이 절대값이 가장 작은 채널비트 블럭이 선택된다. 그렇지만 보다 양호한 방법은, 선행채널비트블럭의 d. s. v를 축적하고 다음 전송에 최저한 채널비트블럭들로부터 축적된 d. s. v의 절대값을 감소시키는 블럭을 선택하는 것이다. 이와같이 선택된 워드는 전송되고 기록된다.

이 방법에 따른 장점중의 하나는, 다른목적에 대해서도 필요한 분리비트들이 직류불평형을 제한한 목적으로도 간단하게 이용된다는 점이다. 또다른 장점으로는, 전송되는 신호의 간섭이 분리비트블럭들에 국한되고, 정보비트블럭으로는 파급되지 않는다는 것이다.(여기서, 전송되고 기록필 파형의 극성은 무시된다). 판독되고 기록된 신호의 복조는 정보비트에 대해서만 행해진다. 분리비트들은 고려하지 않아도 좋다.

제2a도에는 채널비트블럭-BC_i-1, BC_i, BC_i+1,…의 계열이 도시된다. 이들 블럭은(n₁+n₂)개의 비트를 갖는다. 이들 블럭은 제각기 n₁개의 비트로 된 정보비트블럭과, n₂개의 비트로 된 분리비트블럭(…BS_i-1, BS_i, BS_i+1…)을 갖는다.

이 실시예에서, 직류불평형은 수개의 블럭, 예로, 제2a도에 되시된 바와같이 두개의 채널비트블럭 BC_i및 BC_i+1에 걸쳐서 결정된다. 이 직류불평형은 제1도의 예에 대해 기술한 방식과 동등한 방식으로 결정된다. 여기에서, 가능한 슈퍼블럭의 포맷은 각각의 슈퍼블럭 SBCi에 대해 발생되는데, 블럭 BC_i, BC_i+1에 대한 정보비트블럭에는 블럭 BS_i, BS_i+1의 n₂개의 분리비트들로 형성될 수 있는 실현가능한 조합들이 부가된다. 그후, 직류불평형을 극소화할 수 있는 조합은 그 집합으로부터 선택된다. 이같은 방식의 장점은 조정이 최적한 하나이상의 채널비트블럭이 앞서 고려 되기때문에 잔류직류불평형이 보다 균일하게 된다는 것이다.

이 방법의 보다 양호한 변형예는, 현저한 특징을 갖는다. 즉, 그 특징은 직류불평형이 극소화된 후에만 슈퍼블럭 SBC_i(제2a도)가 한개의 채널 비트블럭만큼 이동된다. 이것은 슈퍼블럭 SBC_i의 일부인 블럭 BCi(제2a)가 처리된 후, 상술한 직류불평형 극소화 동작이 수행될 블럭 BC_i+1및 BC_i+2(도시안됨)가 슈퍼블력 SBC_i+1(도시안됨)에 포함된다는 것을 의미한다. 따라서, 블럭 BC_i+1은 슈퍼블럭 SBC_i및 SBC_i+1의 일부로 된다. 그러므로 슈퍼블럭 SBC_i에 대한 블럭 BS_i+1내의 분리비트에 대한 선택은 슈퍼블럭 SBC_i+1에 대한 최종적인 선택과 다르게 된다. 각 블럭이 여러차례 평가되므로(본 예에서는 2번), 직류불평형 및 잡음의 영향은 보다 감소된다.

제2b도에는 동시에 수개의 블럭(SBCj)즉, 4개의 채널블럭 BC_j ⁽¹⁾, BC_j ⁽²⁾, BC_j ⁽³⁾, BC_j ⁽⁴⁾에 대해 직류불평형이 결정되는 것이 보여진다. 이들 채널비트블럭은 각각 선정된 수인 n₁개의 정보 비트를 갖는다. 그러나, 채널비트의 제각기에 대해서, 분리비트블럭 BS_j ⁽¹⁾, BS_j ⁽²⁾, BS_j ⁽³⁾, BS_j ⁽⁴⁾내에 포함된 분리비트의 갯수는 동일하지 않다. 예로, 정보비트의 갯수는 14이고, 분리비트블럭 BS_j ⁽¹⁾, BS_j ⁽²⁾, BS_j ⁽³⁾에 대한 분리비트의 갯수는 각 블럭에 대해 2이며, BS_j ⁽⁴⁾에 대한 분리비트의 갯수는 6이다. 직류불평형은 제2a도에서 기술한 바와같은 방식으로 결정된다.

상술한 장점에 부가하여, 본 방법은 비교적 긴 분리비트블럭을 이용하면 그만큼 직류불평형이 감소된다는 장점을 갖는다. 보다 구체적으로 말하자면, 각 채널비트블럭이 동등한 갯수, 예로, 3개의 비트를 동일하게 갖는 채널비트열의 잔류직류불평형은, 각 분리비트블럭이 평균 3비트, 그러나 2대 2대 2대 6으로 분할되는 비트를 갖는 채널비트열의 잔류직류불평형보다 크게 된다.

상술된 본 실시예 방법 및 기능은 시장에서 입수가능한 관련 기억장치 및 주변장치등을 갖는 마이크로프로세서와 같은 보편적인 순차논리회로에 의해 실행될 수 있다. 제3도는 그와같은 실행을 위한 플로우챠트를 도시하고 있다. 이하의 설명에서는 코딩방법의 상태 및 기능을 순차적으로 나타내는 단계가 제시된다. A열은 참조부호를, B, C열은 특징에 관련된 상세한 설명문을 나타낸다.

상술한 플로우챠트는 제1도의 실시예에 적용한다. 제2도의 실시예에 대해서는, 상술된 변형을 취함으로써 대응하는 플로우챠트가 얻어질 수 있다.

전송되고 기록된 채널비트 계열을 복조할때에 정보비트 및 분리비트를 구별하기 위해, (n₃+n₄)개의 비트를 채널비트블럭계열에 포함시킨다. 여기서, n₃개는 동기정보비트이고, n₄개는 동기분리비트이다. 동기비트블럭은 선정된 정보비트블럭 및 분리비트블럭뒤에 삽입된다. 동기비트블럭내의 워드가 검출된 후에, 정보비트 및 분리비트가 어떤 비트위치에 있는지가 결정될 수 있다. 그러므로, 동기워드가 정보비트블럭 및 분리비트블럭 내의 임의의 비트열과 혼돈되지 않도록 하는 수단이 요구된다. 따라서 이를 위해, 정보 비트 열 및 분리비트열내에 존재하지 않는 동기비트인 유일한 동기비트블럭이 선택된다. d규칙 및 k규칙을 충족시키지 못하는 열들은 정보밀도 및 셀프콜록킹 특성이 악영향을 미치기 때문에 거의 유용하지 않다. 따라서, 이와같은 선택 d규칙 및 k규칙을 충족시키는 계열의 그룹으로 제한된다.

이에따라 다른 방법이 제안된다. 이와같은 경우의 동기비트블럭은 연속적인 두개의 "1"비트 사이에 S개의 "0"비트를 포함하는 열을 최소한 2번 갖는다. S와 k는 같은것이 좋다. 제4도는 동기비트블럭 SYN을 나타낸다. 이 블럭은 각각 SYNP₁및 SYNP₂로 표시되는 두개의 열(10000000000)을 포함한다. 이와같은 열은 k=10인 책널비트열에도 포함될 수 있다. 그렇지만, 동기비트블럭 이외에서, 상기 열이 연속적으로 두번 발생하지 못하도록 하기 위해, 분리비트블럭의 일부를 형성하며 "1"의 비트에 대해 선행하는 연속된 "0"의 정보비트들의 수와 분리비트들의 수와의 합이 k와 동등할때, 또한 분리비트블럭의 "1"의 비트를 뒤따르는 연속된 "0"의 정보리트들의 수의 합과 같을 때 제1지시신호가 억압된다. 또한, 동기신호의 책널비트열과의 혼돈을 방지하기 위한 다른 방법은 100000000000열 즉 "1"다음에 11개의 "0"를 갖는 열을 사용하는 것이다.

부가적으로, 동기비트블럭은 동기분리비트 블럭을 갖는다. 이 동 기분리비트블럭은 정보비트블럭들간의 분리블럭과 동일한 역활을 행한다. 따라서, 그들은(d,k)규칙을 충족하고, 또한 직류불평형을 제한하는 요구를 충족한다. 동기패턴이 두개 연속발생될때 채널 비트열에 동기패턴이 나타나지 않도록 하기 위한 수단이 책택되며, 상기 수단은 동기블럭의 전후에 동기패턴이 발생되므로써 연속 3번 발생되는 것을 방지한다.

변조 및 코딩시에 적용된 상술한 방법에 의해 반대동작 즉 복조및 디코딩이 간단하게 행해질 수 있다. 정보비트블럭에 영향을 끼치지 않고서도 직류불평형이 제한되기 때문에, 분리블럭내의 정보는 정보를 복조할 때에는 중요치 않다. 부가적으로, 변조기에서 어떤 m비트길이의 데이터비트블럭에서 n₁비트길이이 정보비트블럭이 어디에 대응하는가를 선택하는 것은 변조기에 대해서뿐만 아니라 복조기에 대해서도 중요하다. 즉, 이같은 선택은 복조기의 구성을 복잡하게 만든다. 자기 기록시스템에 있어서는 변조기 및 복조기가 모두 내장되기 때문에 변조기가 복잡하다는 것은 모두 문제가 있다. 광학기록 시스템에서는 기록 매체가 독출전용의 형태이므로, 이용자의 장치는 복조기만을 포함한다. 그때문에, 광학기록 시스템의 경우에서는 변조기는 복잡할지라도 복조기는 가능한 복잡하지 않게 하는 것이 중요하다.

제5도는 복조기의 일실시예를 도시한것으로, 이 복조기는 14개의 정보 비트로 된 블럭으로부터 8개의 데이터비트로 된 블럭을 복조하는 것이다. 제5a도는 복조기의 블럭도를 도시한 것이고 제5b도는 그 회로의 일부를 개략적으로 도시한 것이다. 이 복조기는 AND게이트(17-0)내지(17-51)를 갖는다. 이들 게이트는 각각 1개 또는 그 이상의 입력단자를 구비한다. 정보 블럭의 14개 비트들은 각각 입력단자에 공급된다. 이들 게이트는 각각 1개 또는 그 이상의 입력단자를 구비한다. 정보 블럭의 14개 비트들은 각각 입력단자에 공급된다. 이들 입력단자는 반전 또는 비반전형태이다. 제5b도는 C_i난에서 이것이 어떻게 실행되는지를 나타낸다. 제1열은 14 비트길이의 정보블럭의 최하위 비트위치 C₁을 나타낸다. 제14열은 최상위비트위치 C₁₄를 나타낸다. 제2열 내지 제13열은 각각 관련 비트위치를 나타낸다. 0내지 51행은 각각 AND게이트의 번호에 대응하는데, 즉 0행은 AND게이트(17-0)의 입력단자에 대응하고, 1행은 AND게이트(17-1)의 입력단자에 대응한다. 나머지 것들도 이와같은 식으로 된다. i열의 j행에 부호 "1"이 있으면, 이것은 비반전 입력단자를 통해 i번째의 비트위치의 내용이 j번째의 AND게이트(17)에 공급되는 것을 의미한다. i열의 j행에 부호 "0"이 있으면, 이것은 반전압력을 통해 i번째의 비트 위치의 내용이 j번째 AND게이트(17)에 공급되는 것을 의미한다. 따라서 제5b도의 0행의 경우, AND게이트(17-0)의 반전압력단자는 1번째의 비트위치 C₁에 접속되고, 비반전 입력단자는 4번째의 비트위치 C₄에 접속된다. 또한 1행의 경우, AND게이트(17-1)의 비반전 입력단자는 3번째의 비트위치 C₃에 접속된다. 다른 것들도 마찬가지로 된다.

상기 복조기에는 8개의 OR게이트(18-1)내지(18-8)가 더 추가된다. 이들 OR게이트의 입력단자는 AND게이트(17-0)내지 (17-51)에 접속된다. 제5b도에서는 A_i열에서 이것이 어떻게 실현되는가가 보여진다. A₁열은 OR게이트(18-1)에 대응한다. A₂열은 OR게이트(18-2)에 대응한다. 그리고, A₃열 이상의 것도 마찬가지로 되어, A₈열은 OR게이트(18-8)에 대응한다. j행의 i열에 있는 문자 A는 AND게이트(17-j)가 OR게이트(18-i)에 접속됨을 나타낸다.

한편, AND게이트(17-50),(17-51)에 대해서는 회로구성이 다음과 같이 변경된다. AND게이트(17-50)(17-51) 각각의 반전출력단자가 AND게이트(19)의 입력단자에 접속된다. OR게이트(18-4)의 출력단자도 AND게이트(19)의 대응 입력단자에 접속된다.

OR게이트(18-1),(18-2),(18-3),(18-5),(18-6),(18-7),(18-8)이 출력단자 및 AND게이트(19)의 출력단자는 제각기 출력단자(20-i)에 접속된다. 따라서, 복호된 8비트길이의 데이터 블럭은 그 출력단자로부터 병렬형태로 취출된다.

제5a도에 도시된 복조기는 소위 FPLA(필드프로그래머블 로직 어레이)의 형태일수도 있다. 예로서, 시그네틱스 바이폴라 FPLA 82 S 100/82 S 101일수도 있다. 제5b도에 도시된 표는 그 어레이에 대한 프로그래머블표이다.

제5도는 도시된 복조기는 그의 간략성 때문에 판독전용의 광학기록시스템에 대단히 적합하다.

동기비트블럭은 제6도에 도시된 회로에 의해 검출된다. 전송된 신호 또는 재생된 기록신호는 입력단자(21)에 공급된다. 이 신호는 NRZ-M포맷으로서, 이 신호는 OR게이트(22)의 제1입력단자에 직접 공급됨과 동시에, 지연소자(23)를 통해 OR게이트(22)의 제2입력단자에 공급된다. 소위 NRZ-I신호가 OR게이트(22)의 출력단자로부터 출력된다.

OR게이트(22)의 출력단자는 시프트 레지스터(24)의 입력단자에 접속된다. 이 시프트 레지스터(24)는 다수의 비트셀로 된다. 그리고, 이들 비트셀은 각각 랩을 구비한다. 비트셀의 갯수는 동기블럭을 형성하는 비트의 갯수와 같다. 상술한 예에서는 계열 10000000000100000000001이 기록될 수 있도록 하기 위해 23개의 비트셀을 갖는다. 제각기의 탭은 AND게이트(25)의 입력단자에 접속된다. AND게이트(25)의 입력단자는 반전 또는 비반전형이다. 동기계열이 AND게이트(25)의 입력에 공급될 때에는 AND게이트(25)이 출력단자(26)로부터 신호가 출력된다. 이 신호는 동기패턴의 검출에 대한 표시신호로서 이용될 수도 있다. 이 신호에 의해서 비트계열은(n₁+n₂)비트길이의 두개의 블럭으로 분할된다. 이들 분할된 채널블럭은 서로 다른 시프트 레지스터에 있어서 순차적으로 시프트된다. 상위의 n₁개 비트들은 병렬로 독출되어 제5a도에 도시된 바와같이 AND게이트(17)의 입력단자에 전송된다. 하위 n₂개 비트들은 복조에는 이용되지 않는다.

코드화된 신호는 광학기록매체에 기록된다. 이 신호는 제1b도에 WF로 도시된 형태를 갖는다. 이 신호는 나선형의 정보구조로 기록매체에 기록된다. 이 정보구조는 예로서, 제7도에 도시된 바와같은 다수의 슈퍼블럭 계열로 된다. 슈퍼블럭 SB_i는 동기블럭 SYN_i와 다수의(본 예에서는 33개의)채널블럭으로 된다. 동기 블럭 SYN_i는 제4도에 도시된 바와같이 구성된다. 채널블럭 BC₁, BC₂,…BC₃₃는 제각기(n₁+n₂)개의 비트로된다. "1"의 채널비트는 기록 매체에 있어서의 천이가 있을때 기록된다. 또한 피트가 없는 것으로부터 피트가 있는 상태로의 천이가 있을 때 표현된다. "0"의 채널비트는 기록매체에 있어서의 천이가 발생되지 않았을때 기록된다. 나선정보트랙은 기본셀 즉, 비트셀로 세분화된다. 기록매체상에서 이들 비트셀은 공간적 구조를 형성하는데 상기 공간적 구조는 채널비트의 비트열의 분할에 대응한다.

정보비트 및 분리비트의 내용에 무관하게. 다수의 세부 사항이 기록매체에서 식별될 수 있다. 이 기록매체에 있어서 k규칙은 두개의 인접한 천이들간의 최대 거리가(k+1)비트셀들의 길이임을 의미한다. 그러므로, 최장의 피트는(k+1)비트셀의 길이를 갖는다. d규칙은 두개의 인접한 천이들간의 최소 거리가 (d+1)비트셀들의 길이임을 의미한다. 그러므로 최단의 피트는(d+1)비트셀들의 길이를 갖는다. 게다가, 규칙적인 간격으로 최단의 피트는 최장의 피트를 뒤따른다. 이같은 구조는 동기비트블럭의 일부이다.

k=10, d=2 양호한 실시예에서, 슈퍼블럭 SB_i는 588개의 채널비트셀로 이루어진다. 이 슈퍼블럭 SB_i는 27개의 비트셀의 동기비트블럭과 33개의 채널비트블럭들로 된다. 각각의 채널비트블럭들은 (14+3)개의 채널비트셀을 갖는다.

변조기, 전송채널(예로서, 광학기록매체) 및 복조기는 함검 아나로그정보를 디지탈 정보로 변환하기 위한 시스템의 일부를 구성한다. 이 디지탈 정보는 광학기록매체에 기록된다. 기록매체에 기록되는 정보는 기록매체에 기록된 정보를 재생하는데 적합한 장치에 의해서 재생된다.

이 경우, 변화회로는 구체적으로 기록될 아나로그신호(음악, 담화)를 예정된 패턴(소스코딩)의 디지탈신호로 변환하기 위해 아나로그/디지탈 변환기를 갖는다. 게다가, 변환회로에 있어서 디지탈신호는 기록매체에로부터의 판독될때에 발생하는 오차가 신호 재생장치중에서 정정되게 하기 위한 포맷으로 변환된다. 이같은 목적에 적합한 오차정정시스템은 일본국 특허원 5506760호에 제안되고 있다.

오차정정된 디지탈 신호는 매체의 특성에 적합한 디지탈 신호로의 변환을 상술한 변조기에 공급된다. 게다가, 동기패턴이 공급되고, 이 신호는 적절한 프레임 패턴으로 된다. 이와같이 하여 얻어진 신호는 예로서 레이저용의 제어신호(NRZ-M포맷)을 얻는데 사용된다. 이 제어신호에 의해서 예정된 길이의 유무의 피트계열 형태로 나선형의 정보구조가 기록 매체에 적용된다.

기록매체는 기록매체로부터 얻어진 정보비트를 재생하기 위한 장치에 의해서 독출된다. 이같은 목적을 달성하기 위해, 그 장치는 변조기, 오차정정 시스템의 디코더 및 변환회로에 공급된 아나로그 신호의 복제물을 재생하기 위한 아나로그/디지탈 변환기를 갖는다.

Claims (1)

1. m개의 비트로 이루어진 연속적인 데이타 블럭으로 분할되는 2진 데이타비트열을 각각(n₁+n₂)개의 채널비트로 이루어진 채널비트블럭으로 코딩시키는 방법으로서, 상기 채널비트블럭내의 n₁개의 채널비트는 정보비트블럭이며, n₂개의 채널비트는 분리비트블럭이며, 상기 연속적인 정보비트블럭이 상기 분리비트블럭에 의해 분리되며, 상기 채널비트블럭내에서 2개의 "1"비트가 연속될때는 최소한 d개의 "0"비트에 의해 분리되는데 상기 "0"비트의 수가 k를 넘지않도록 하는 상기 방법에 있어서, m비트의 데이타비트로 이루어진 블럭을 n₁비트로 이루어진 정보 비트블럭으로 변환하는 단계와, 최소한 한개의 정보비트블럭과 분리비트블럭으로 이루어지며, 상기 정보비트블럭간에 분리비트조합이 삽입되는 채널비트열을 발생시키는 단계와, 선행단계에서 결정된 가능한 채널비트열 각각에 대하여 직류불평형을 결정하는 단계와, 상기 가능한 채널비트열 각각에 대하여, 분리비트블럭중에 "1"의 비트가 있는 경우에는 상기 "1"의 비트의 바로앞에 선행하는 "0"의 분리비트의 수와, 상기 분리비트블럭 바로앞에 선행하는 연속된 "0"의 정보비트의 수와의 합과, 상기 "1"비트를 뒤따르는 "0"의 분리비트의 수와 상기 분리비트블럭을 바로 뒤따르는 연속된 "0"의 분리비트의 수와의 합을 결정하고, 분리비트블럭중에 "1"의 비트가 없는 경우에는, 분리비트의 수와 분리비트블럭의 바로 앞에 선행하는 "0"의 정보비트 및 분리비트블럭을 바로 뒤따르는 "0"의 정보 비트의 수와의 합을 결정하는 단계와, 선행단계에서 결정된 합이(d,k)규칙을 만족하는 채널비트열에 대해 제1지시신호를 발생하는 단계와, 상기 제1지시신호를 발생하는 채널비트열로부터 직류불평형을 최소화하는 채널비트열을 선택하는 단계로 이루어진것을 특징으로 하는 2진 데이타비트블럭열을 2진채널비트블럭열로 코딩시키는 방법.

Images