JP2811651B2 - 符号化／復号する方法と装置 - Google Patents

符号化／復号する方法と装置

Info

Publication number
JP2811651B2
JP2811651B2 JP4002912A JP291292A JP2811651B2 JP 2811651 B2 JP2811651 B2 JP 2811651B2 JP 4002912 A JP4002912 A JP 4002912A JP 291292 A JP291292 A JP 291292A JP 2811651 B2 JP2811651 B2 JP 2811651B2
Authority
JP
Japan
Prior art keywords
state
bit
trellis
output
encoded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4002912A
Other languages
English (en)
Other versions
JPH0563582A (ja
Inventor
ライル・ジョン・フレドリクソン
Original Assignee
インターナショナル・ビジネス・マシーンズ・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル・ビジネス・マシーンズ・コーポレイション filed Critical インターナショナル・ビジネス・マシーンズ・コーポレイション
Publication of JPH0563582A publication Critical patent/JPH0563582A/ja
Application granted granted Critical
Publication of JP2811651B2 publication Critical patent/JP2811651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1438—8 to 10 modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、最尤（ＰＲＭＬ）系列
検出を用いるピーク検出チャネルおよびパーシャル・レ
スポンス・チャネルのような２値記憶チャネルに二進デ
ジタルデータを伝送する方法及び装置に関する。特に本
発明は、（ａ）辞書編集的に状態依存の符号を符号化す
るときに記憶を整理編集し、かつ（ｂ）符号化したサブ
シーケンスを局部的に整理し直して、ＰＲＭＬ系列検出
を用いるときに特に望ましい直接の非零復帰（ＮＲＺ）
符号化を可能とする方法及び装置に関する。
【０００２】
【従来の技術】以下の文献に記載された従来技術が本発
明に最も関連したものと考えられる。
【０００３】 〔Ａ〕 Ｄ．Ｔ．ＴａｎｇおよびＬ．Ｂ．Ｂａｈｌの
「Ｂｌｏｃｋ Ｃｏｄｅｓ ｆｏｒ ａ Ｃｌａｓｓ
ｏｆ Ｃｏｎｓｔｒａｉｎｅｄ Ｎｏｉｓｅｌｅｓｓ
Ｃｈａｎｎｅｌｓ」 １９７０年版 Ｉｎｆｏｒｍａｔ
ｉｏｎ Ｃｏｎｔｒｏｌ Ｎｏ． １７ 〔Ｂ〕 Ｇ．Ｆ．Ｍ．ＢｅｅｎｋｅｒおよびＫ．Ａ．
Ｓ．Ｉｍｍｉｎｋの「ＡＧｅｎｅｒａｌｉｚｅｄ Ｍｅ
ｔｈｏｄ ｆｏｒ Ｅｎｃｏｄｉｎｇ ａｎｄＤｅｃｏ
ｄｉｎｇ Ｒｕｎ−Ｌｅｎｇｔｈ−Ｌｉｍｉｔｅｄ Ｂ
ｉｎａｒｙＳｅｑｕｅｎｃｅ」 １９８３年版 ＩＥＥ
Ｅ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａ
ｔｉｏｎ Ｔｈｅｏｒｙ， ｖｏｌ．ＩＴ−２９， Ｎ
ｏ．５ 〔Ｃ〕 Ｒ．Ｆ．Ｌｙｏｎ、ＩＥＥＥ Ｔｒａｎｓａｃ
ｔｉｏｎｓ ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃ
ｏｍ−２１ １４３８ １９７３年版 〔Ｄ〕 Ｋ．Ａ．Ｓ．Ｉｍｍｉｎｋの 「Ｓｐｅｃｔｒ
ｕｍ Ｓｈａｐｉｎｇｗｉｔｈ Ｂｉｎａｒｙ ＤＣ2
−ｃｏｎｓｔｒａｉｎｅｄ Ｃｏｄｅｓ」１９８５年
Ｐｈｉｌｌｉｐ Ｊｏｕｎａｌ ｏｆ Ｒｅｓｅａｒｃ
ｈ Ｖｏｌ．４０ Ｎｏ．１ ｍ／ｎのレートを備えたブロック符号において、ｍ−ビ
ットの入力ストリングは一定マッピングで一時にｎの出
力チャネルビットに符号化される。
【０００４】上記文献Ａには（ｄ，ｋ）制約つき系列を
備えたブロック符号即ちラン長さが少なくともｄと、１
と１の間のｋφの最大値を有している非零復帰増分（Ｎ
ＲＺＩ）表記法で表現された符号を符号化したり復号す
る辞書編集的方法が記載されている。
【０００５】文献Ａの開示事項は文献Ｂにおいて展開さ
れ、ブロック符号連結の効率を向上させている。また文
献Ｃにおいて、直流（ｄｃ）フリー制約つきブロック符
号を含むよう展開され、その実用的な実施例を示してい
る。さらに文献Ｄにおいて、より高オーダのｄｃ−零ブ
ロック符号を含むよう展開されている。これらの全ての
文献はブロック符号を採用し、各符号語が整理されたリ
ストにおいて一定位置にあるユニバーサル・オーダリン
グ・システムを用いている。
【０００６】文献Ｄはまた、符号化率を向上させるため
の状態依存符号の可能性について言及し、これらの符号
化率に対するバウンドを計算している。しかしながら、
辞書編集的符号化技術において状態依存符号を採用する
ことについての教示はない。
【０００７】
【発明が解決しようとする課題】任意のｍビットの２値
系列をｎビット（ｄ，ｋ）系列に符号化することは、符
号器のマッピングを任意に選択して２m個のビットエン
トリを備えた参照テーブルを用いることにより達成する
ことができる。復号は、エンコーダマッピングを反転さ
せ、いずれかの未使用のｎビットの系列を認識する２n
個のｍビットエントリを備えたテーブルを用いて達成す
ることができる。ｎビットの系列は追加の出力ビットを
用いて無効化される。しかしながら、多くのシステムに
おいて、大容量テーブルの記憶は法外に高価となり、従
って大容量テーブルをより小さいサイズのテーブルと追
加の論理機能とに代えることが望ましい。このことは辞
書編集的方法を用いることにより達成する事ができる。
【０００８】辞書編集的（即ち列挙法的）符号化は、公
知の辞書語順と同じように、符号化された系列のオーダ
リングを参照している。磁気記録においては、符号化し
た系列は２値アルファベットから得られ、一般的に前述
の（ｄ，ｋ）制約条件を有している。
【０００９】状態依存符号を使用することにより、比較
的短いブロック符号に対して符号化率を向上させること
ができる。状態依存符号に対して辞書編集的符号化技法
を適用しようとする場合、種々符号状態が種々の組の符
号語を許容しうるという問題に対処する必要がある。ユ
ニバーサルオーダリングはある状態からの有効出力でな
い系列を含むことができる。一つの解決法は、状態の数
をテーブルサイズに掛けることによって、独自のオーダ
リングをそれぞれ使用して各状態に対して個別の符号器
及び復号器を採用することである。
【００１０】ブロック符号でない状態依存符号を辞書編
集的に符号化し、ハードウエアを整理し、復号をスピー
ドアップするために、参照テーブルを組み込むことによ
り記憶を整理編集する効率的な方法及び装置が必要とさ
れており、このような方法及び装置を提供することが、
本発明の主要目的である。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明によれば、（１）辞書編集的に状態依存符号
を符号化し、かつ復号する新規な符号化／復号アルゴリ
ズムを用いることにより記憶を整理編集し、（２）ＰＲ
ＭＬ系列検出に対してビタビ（Ｖｉｔｅｒｂｉ）検出器
を用いる場合に特に望ましい直接ＮＲＺ符号化を許容す
るように、局部的にサブシーケンスを整理し直す方法及
び装置が開示される。
【００１２】状態依存符号におけるｎビットのユーザビ
ットからなるブロックは、特定の状態からトレリスの終
りまでの有効符号サブシーケンスの数に等しい各スレシ
ョルドを各セットにおける各状態が有している複数の状
態セットを有する符号化トレリスを提供することによ
り、辞書編集的に符号化される。その時点の一連の状態
に対応するスレショルドが帰納的に用いられ、トレリス
における対応する次の一連の後続状態への径路を検出
し、ｎビットのユーザビットのブロックが符号されてし
まうまで一連の符号化したビットを提供する。
【００１３】状態依存符号における符号化したｎビット
の入力ストリングが、一連の符号化したビットを用いて
符号化トレリスを介して一連の現在の状態の径路を検出
することにより、ユーザビットのオリジナルのｎビット
のブロックへ辞書編集的に復号される。一連の現在状態
に対するスレショルドは復号した形態でユーザビットの
ｎビットのブロックを提供するように選択的に組み合わ
される。
【００１４】ＮＲＺ表記法において出力を提供するため
に２値入力ストリングを符号化サブシーケンスに符号化
するとき、状態間の予め選択された符号径路の選択が提
供されるならば符号化されたサブシーケンスは局部的に
再整理される。この再整理により、後続状態から、予め
選定した変調制約条件に違反しない符号化トレリスの終
りまでの全てのサブシーケンスを備えた直近の符号化サ
ブシーケンスの連結を可能とする後続状態を優先させ
る。
【００１５】パーシャル・レスポンス・チャネルを通過
し、かつノイズによって乱された符号化系列が、該符号
化系列の最尤をＮＲＺ表記法により検出し、かつＮＲＺ
表示を２値出力に直接復号することにより、ＮＲＺＩ表
記へ中間的に変換することなく２値出力に復号しうる。
【００１６】
【実施例】図１には本発明の一実施例の磁気記憶装置が
示されており、図に示すように、２値符号ストリングの
形態の入力データがバス１０から状態依存辞書編集符号
器１１へ伝送される。符号器１１はＮＲＺＩあるいはＮ
ＲＺ表記法で２値符号系列を発生させ、これが２値記憶
チャネル１２への入力となる。ＮＲＺＩ表記法において
は、「１」は磁気飽和レベルの間の遷移を示し、「０」
は不遷移を示す。一方ＮＲＺ表記法においては、「１」
は磁気飽和の一方のレベルを示し、「０」は飽和の他方
のレベルを示す。
【００１７】このＮＲＺＩあるいはＮＲＺ符号系列は、
使用されている２値記憶チャネルの種類に適した変調制
約条件を満足させる。チャネル出力系列は、チャネル１
２によって発生される。度々ノイズを含んでいるこの出
力系列は、例えばピーク検出器あるいはビタビ検出器の
ような検出器１３によってチャネルの出力側で検出され
る。この検出器はチャネル出力系列からの最も確率の高
い符号系列を選択する。
【００１８】本発明の重要な特徴によれば、検出器１３
からの符号ストリングをバス１５に出力される２値デー
タへ復号するために、状態依存辞書編集的復号器１４が
用いられる。
【００１９】この状態依存辞書編集的復号器１４は、ト
レリスにおける状態から状態への径路を追従することに
基く符号化演算を実施する。選択可能である符号化アル
ゴリズムにおいてある状態に達すると、符号化したサブ
シーケンスの局部的な再整理が実行される。この再整理
は現状の状態に到達するためにとられた径路と、その状
態からとりうる種々の後続径路との連結に基いている。
各々の後続状態に対して、終了サブシーケンスのような
変調制約条件の全てを満足させるサブシーケンスの数
が、テーブル、好ましくはプログラマブル読出し専用メ
モリ（ＰＲＯＭ）に記憶される。符号化ハードウエア
は、現在の状態への径路においてとられた終了ビットを
検査し、変調制約条件を阻害することなく、その全ての
サブシーケンスを連結させることのできる後続状態を優
先させる。次いで、好ましい後続状態のための終了サブ
シーケンスとしての変調制約条件の全てを満足させるサ
ブシーケンスの数ｔを検索する。符号化は、（i）符号
化すべき数を数ｔと比較して次にトレリス状態と符号器
１１の出力とを検出し、かつ（ii）次の繰返しのために
前記数を修正することにより、帰納的に実行される。
【００２０】ＮＲＺＩの実行 ２値データが状態依存符号器１１によってＮＲＺＩ符号
ストリングに符号化され、かつ検出器１３が復号器１４
と関連してＮＲＺＩ符号ストリングをオリジナル２値デ
ータに復号するピーク検出器であるものとする。
【００２１】図２は状態遷移線図を示しており、（ｄ，
ｋ）制約条件が、各々「１」が最小１個で最大５個の
「０」によって分離されることを必要とするＮＲＺＩ表
記法における状態依存（ｄ，ｋ）＝（１，５）の符号化
トレリスを示している。符号化機能は、ラストビットが
ＮＲＺＩ「１」、「０」である状態にそれぞれ対応す
る、ＡおよびＢとラベル付けされた２組の状態セットに
よって実行される。これらの状態セットＡ、Ｂは状態相
互接続を介して局部的な「ｄ」の制約条件を強制し、
「ｋ」の制約条件は２つの状態セットに対してテーブル
エントリを介して強制される。
【００２２】以下の表１は各セットの状態に対する７ビ
ットの（ｄ，ｋ）＝（１，５）の系列を列挙している。
符号語境界において、「ｋ」の制約条件が満たされるこ
とを保証するために、系列は状態セットＢにおいて最大
２個の零で始まり最大３個の零で終る。表１において
は、許容しうるサブシーケンスを各々の状態セットＡ、
Ｂに対して順に列挙し、それと共に該サブシーケンスと
関連するアルゴリズムの数が示されている。
【００２３】
【表１】
【００２４】（ｄ，ｋ）＝（１，５）のラン長さの制約
条件と符号のブロック長によってサポートされた２の最
大累乗は１６であるので、各々の場合において０から１
５までの番号を付した１６のサブシーケンスが符号に用
いられる。
【００２５】サブシーケンスがＮＲＺＩ「１」で終る場
合（即ち符号器が状態セットＡにあるとき）はいつで
も、局部の制約条件「ｄ」が次の出力を「０」となるよ
うにし、符号器は状態セットＢへ強制的に遷移させる。
サブシーケンスがＮＲＺＩ「０」で終るとき（即ち、符
号器が状態セットＢにあるとき）状態セットＡあるいは
Ｂへ移行するよう選択される。それ自体有効に終るサブ
シーケンスである状態セットＡからの全てのサブシーケ
ンスは、制約条件「ｄ」あるいは「ｋ」を阻害すること
なく状態セットＢまでの径路に対応するサブシーケンス
と連結することができる。しかしながら、状態セットＢ
まで進行することにより継続し、かつ有効に終るサブシ
ーケンスの中のあるものは、その組み合わされたサブシ
ーケンスが制約条件「ｋ」を阻害するため連結において
トラブルを発生させる。従って、選択性がある場合はい
つでも状態セットＡが優先され、この場合の再整理は簡
単である。アルゴリズムは好ましい状態セットＡに対し
て記憶された数だけを用いるので、状態セットＡに対す
る７個のエントリに対してのみ記憶すればよく、その数
は「１」で始まる各長さの有効終了サブシーケンスの数
を反映している。テーブルにおけるエントリの合計数
は、本明細書で開示している方法においては７個であ
る。状態セットＡおよびＢに対するテーブルを組み合わ
せることにより、２個の個別の符号器を備える必要はな
い。
【００２６】表２は「１」で始まる長さの許容される終
了サブシーケンスの数、従って状態セットＡから図２に
示す符号化トレリスの終りまでの有効終了サブシーケン
スの数を表わしている。これらのサブシーケンスの数１
１、７、４、３、２、１は、次の状態までにとるべき径
路を判定するためのスレショルドｔを示している。
【００２７】
【表２】
【００２８】図３と図４とはそれぞれ状態依存辞書編集
的符号器１１及び復号器１４において用いられる符号化
および復号アルゴリズムを示すフローチャートである。
【００２９】以下の例は、これらの符号化および復号ア
ルゴリズムがＮＲＺＩ実行において動作する態様を示す
ものである。
【００３０】（I） ＮＲＺＩ符号化された２進数００
１０００１に１０進数１０を符号化するためには、状態
セットＡから始って、以下の演算系列が実行される。
【００３１】
【表３】
【００３２】理解をしやすくするために、１０を符号化
する前記の例に基づいて以下説明する。図２において、
太線は整数１０の符号化の間に選定された径路（状態セ
ットＡで始まり状態セットＡで終る）を示す。ビット７
に対して状態セットＡで始まる使用可能径路は１個のみ
であり、したがって「０」を出力し、状態セットＢまで
進む。
【００３３】ビット６に対しては、状態セットＢからは
２つの選択がある。即ち「１」を出力して状態セットＡ
まで進むか、あるいは「０」を出力して状態セットＢに
留まるかである。いずれを出力するか決めるために、符
号化すべき数１０が好ましい後続の状態セットＡに対す
るスレショルド７と比較される。１０＞７であるので、
「０」を出力し、状態セットＢに留まり、１０から７を
差し引きその差３を得る。
【００３４】ビット５に対しては、前記の差３が好まし
い状態セットＡに対するスレショルド４と比較される。
３＜４であるので、状態セットＡへ進み、３を保持す
る。ビット４においては状態セットＡからの唯一の出力
選択は「０」であり、そのため状態セットＢへ進み３を
保持する。ビット３に対しては保持された３が好ましい
状態セットＡに対するスレショルド２と比較され、３＞
２なので状態セットＢへ進み３から２を差し引き、その
差１を得る。ビット２に対しては、前記の差１が好まし
い状態セットＡに対するスレショルド１と比較され、１
≧１なので状態セットＢへ進み、１から１を差し引いて
その結果０を得る。最後のビット１に対しては、前記結
果の０が好ましい状態セットＡに対するスレショルド１
と比較される。０＜１なので、状態セットＡへ進む。
【００３５】（ＩＩ） ＮＲＺＩ符号化された２進数０
０１０００１を１０進数１０へ復号するには、状態セッ
トＡから始めて、以下の演算系列が実施される。
【００３６】
【表４】
【００３７】図２における太線の径路は、復号中に選択
される一連の状態セットへの径路を示す。復号における
種々のステップは、（ＩＩ）および（I）の説明から明
らかであろう。
【００３８】ＮＲＺの実行 図１に示す状態依存の辞書編集的符号器１１が、パーシ
ャル・レスポンス・チャネル（２値記憶チャネル）１２
への入力として作用するＮＲＺ２値符号系列を発生させ
るものと想定する。
【００３９】度々ノイズを含んでいるパーシャル・レス
ポンス・チャネル１２によって発生されたチャネル出力
系列は、当該技術分野においてビタビ検出器として知ら
れる検出器１３によって検出される。検出器１３はチャ
ネル出力系列から最も確率の高い符号系列を選択する。
図示の都合上、ＮＲＺ符号系列はｄｃフリー（即ち零周
波数においてスペクトル成分を何ら有していない）であ
り、（ｄ，ｋ）＝（０，３）の制約条件と５組の状態セ
ットを有しているものと想定する。
【００４０】ＮＲＺ表記法において制約条件「ｋ」は最
大ｋ＋１の連続した同様の出力ビットが変調されたチャ
ネル系列に現われることを条件とする。次のチャネルの
入力ビットの選択が与えられると、制約条件「ｋ」を阻
害することが全くないとの理由でアルゴリズムはチャネ
ル系列の最後に発生されたビットの補数を優先させる。
従って、アルゴリズムは局部的再整理を実行し、チャネ
ル系列の最後に発生されたビットの補数で始まるサブシ
ーケンスをリストの冒頭に位置させ、相補ＮＲＺビット
とラベル付けされた好適エッジを作る。
【００４１】図５は、ＮＲＺの例において適用した符号
に対する符号化トレリスを示す。状態セットはそれぞれ
０から４まで示されている。これらのセット中、０から
３までのセットは符号語境界における有効な初期および
終了状態である。トレリスは図５の底部に沿ってインデ
ックスが付けられた１０ビットのチャネル系列を示し、
各ビットの相対位置を示している。各エッジに対するＮ
ＲＺビットラベルは、状態セットとエッジの終りにおけ
るインデックスとの和が奇数のとき「１」であり、状態
セットとエッジの終りにおけるインデックスとの和が偶
数のとき「０」である。このＮＲＺビットラベルは、状
態セットの数の最下位ビットと、インデックスの最下位
ビットとの排他的論理和を得ることにより決定される。
【００４２】図５においては相補ビットが同じ状態セッ
トとなるように配置されているので、好ましい状態セッ
トの決定は単純であり、現在の状態セットを選択すれば
よい。好ましい状態の遷移ラベル即ちエッジラベルは、
好ましい状態セットに連なるものである。好ましくない
状態セットは、ＮＲＺエッジラベルが「０」の場合には
現在の状態セットから１を引いたものであり、ＮＲＺエ
ッジラベルが「１」の場合には現在の状態セットに１を
加えたものである。次の状態セットは、そのアップ／ダ
ウン方向がＮＲＺビットラベルによって決まるアップ／
ダウンカウンタ（後述する）によって決められる。
【００４３】トレリスにおける各頂点の数は、１０ビッ
トのブロックにおけるその特定の位置においてセットさ
れた各状態に対するスレショルドである。各々の初期状
態から少なくとも２５６の系列があるので、レート８／
１０の符号が発生する。
【００４４】以下の例は本発明における符号化および復
号アルゴリズム（それぞれ図３と図４のフローチャート
で示す）がＮＲＺ実行においてどのように演算するかの
態様を示す。
【００４５】（ＩＩＩ） １０進数８５をＮＲＺ符号化
した２進数０１１０００１００１に符号化するには、状
態セット２から始まって、以下の演算系列が実施され
る。
【００４６】
【表５】
【００４７】符号化の間、前記（ＩＩＩ）で示しかつ前
述したＮＲＺ出力は、ビット数と次の状態セットの和が
偶数であれば「０」であり、これらの和が奇数であれば
「１」である。
【００４８】例えば、８５を符号化するには、まずｘを
８５にセットする。ビット１０に対しては状態セット２
から始まり、ｘ（８５）を、状態セット２のビット１０
に対するスレショルドであるｔ（１９１）と比較する。
ｘ＜ｔなので、次の状態セットは状態セット２のままで
あり、ｘはビット９に対して修正されずにｘ（８５）を
ｔ（１０４）と比較する。再びｘ＜ｔなので、次の状態
セットもセット２のままであり、ｘは未修正のままであ
る。
【００４９】ビット８に対しては、ｘ（８５）をｔ（６
０）と比較する。ｘ≧ｔなので、ｘは２５（＝８５−６
０）となり、次の状態セットは状態セット３となる。す
なわち、ビット数８と状態セット２の和が１０で偶数で
あるので、１が状態セットの番号に追加（即ち１＋２）
され、次の状態セットは状態セット３となる。
【００５０】ビット７に対しては、ｘ（２５）がｔ（３
２）と比較される。ｘ＜ｔなので、次の状態セットは状
態セット３のままであり、ｘは修正されない。ビット６
に対しては、ｘ（２５）がｔ（１３）と比較され、ｘ＞
ｔなので、ｘは１２（＝２５−１３）となり、状態セッ
トは変更される。この場合、ビット数６と状態セット３
との和が奇数なので、状態セットの数３から、１が差し
引かれ次の状態セットを状態セット２に変える。同様
に、ビット５、４、３、２、および１に対しても符号化
が行われ、その結果ＮＲＺ出力は前記（ＩＩＩ）に示さ
れたようになる。
【００５１】図５において、整数８５の符号化中アルゴ
リズムが選択した（状態セット２から始まり状態セット
０で終る）径路を太線で示している。
【００５２】（ＩＶ） ＮＲＺ符号化した出力系列であ
る２進数０１１０００１００１を１０進数８５への復号
するためには、状態セット２から始まって、以下の演算
系列が実施される。
【００５３】
【表６】
【００５４】ビット１０とビット９とは、対応する好適
エッジラベルｐと同一のＮＲＺの実際のエッジラベル０
および１を有するので、ｘはその初期値０から未修正で
ある。ビット８に対しては、ＮＲＺの実際のエッジラベ
ル１は好適エッジラベル０でなく、従って、復号器はｘ
（１０）に好ましい状態セット（セット２）のスレショ
ルドとｔ（６０）の値を加算してｘは６０となり、次の
ビット７のための状態セットは状態セット３となる。ビ
ット７に対する実際のエッジラベルＮＲＺは好ましいエ
ッジラベル０であり、そのためｘは未修正のままであ
る。ビット６と５に対しては、ＮＲＺエッジラベルは双
方共０であって好ましいエッジラベル１ではなく、その
ためスレショルドｔ（それぞれ１３と１０）がｘに加算
され（ｘ＝６０＋１３＋１０＝８３となる）、次の状態
は状態セット１に変わる。ビット４と３とに対しては、
それぞれ１と０であるＮＲＺの実際のエッジラベル好ま
しいエッジラベルであり、そのためｘは（８３のまま）
未修正となる。ビット２に対しては、ＮＲＺの実際のエ
ッジラベルは０であり、従って好ましいエッジラベルを
追従しない。そのためスレショルドｔ（２）がｘに追加
され（ｘ＝８３＋２＝８５となる）、復号器は状態セッ
ト０まで進行する。ビット１に対しては、ＮＲＺエッジ
ラベルは好ましいエッジラベルであり、そのためｘと状
態セットの双方共未修正のままである。したがって、こ
の系列は局部的に再整理されたリストにおいて（６０＋
１３＋１０＋２＝）８５となり、復号器は８５を出力す
る。
【００５５】本発明の別の重要な特徴によれば、辞書編
集的符号化アルゴリズムは、検出器１３がパーシャル・
レスポンス最尤（ＰＲＭＬ）復号のためのビタビ復号器
である場合、直接のＮＲＺ符号化が可能となる。従来技
術の辞書編集的符号化技術においてはＮＲＺフォーマッ
トにおいて実行されているものであり、（ＰＲＭＬ復号
に使用した場合は）誤差伝搬を増大させていたが、本発
明によりこれを改善できるものである。
【００５６】符号器１１の説明 図６に示すように、本発明における符号器１１はバス１
０から入力された８ビットの並列データを受け取る。マ
ルチプレクサ（ＭＵＸ）１００がバス１０（線１１２の
選定入力信号が論理「１」である場合）あるいはバス１
１３（前記選定入力が論理「０」である場合）のいずれ
かの内容を選択してレジスタ１０１へバス１１４を介し
て出力する。レジスタ１０１は、線１２８におけるその
イネーブル入力ＥＮが論理「１」である場合にはその出
力をバス１１５にクロックに同期してロードし、逆にＥ
Ｎが「０」である場合には先にロードされた値を保持す
る。
【００５７】カウンタ１０２はクロックをｎから「１」
までカウントダウンする。現在のカウント値は４個の２
値出力Ｑ１〜Ｑ４によって示される。ターミナルカウン
ト出力ＴＣは現在のカウント値が「１」であることを示
す。並列イネーブル入力ＰＥが計数をオーバライドし、
同期的にカウンタ１０２をｎでロードする。
【００５８】アップ／ダウンカウンタ１０３は、以下に
説明する制御入力に応じて、同期的にカウントアップ、
カウントダウン、並列ロードを行うか、あるいは何もし
ない。 ＰＥ：オーバライド並列ロードイネーブルであり、カウ
ンタにバス１１７の内容をロードさせる、 ＥＮ：計数を可能とする、 ＤＩＲ：計数の方向（信号が論理「１」であればアッ
プ、論理「０」であればダウン）を決める。
【００５９】カウンタ１０３の３個の２値出力Ｑ１〜Ｑ
３はカウンタ１０２の４個の２値出力Ｑ１〜Ｑ４とを組
み合わされ、バス１１８に７ビットの出力を発生させ
る。
【００６０】ＯＲゲート１０４は線１１２にカウンタ１
０２の出力ＴＣと線１２５を介しての外部からの初期化
指令と論理ＯＲを出力する。排他的論理和（ＸＯＲ）ゲ
ート１０５は線１１９にカウンタ１０２、１０３の最下
位出力ＸＯＲを出力する。ＯＲゲート１２７は線１２８
に線１１６と線１１２との論理ＯＲを出力する。
【００６１】プログラマブル読出し専用メモリ（ＰＲＯ
Ｍ）１０６は、符号化トレリスを構成する、サイズが２
個から２７個に至るまでの８ビットワードの参照テーブ
ルを含んでいる。これらのワードはスレショルドｔにお
ける２つの補数を示す。ＰＲＯＭ１０６は８ビットの出
力をバス１２０に出力する。ＰＲＯＭ１０６における参
照テーブルのサイズは、参照テーブルは使用するが本発
明における辞書編集的符号化技術は採用しないで４つの
状態セットの符号化を直接実行する上で従来技術では必
要とされた２８個の１０ビットワードをそれぞれ含む４
個の参照テーブルの合計サイズよりはるかに小さい。本
発明の特徴によれば、ＰＲＯＭ１０６は７個の２値入力
によりアドレス指定されるのでバス１２０での８ビット
の出力を提供するために、符号化および復号において単
に４８個の有効アドレスが使用されるだけであることに
注目すべきである。
【００６２】加算器１０７はキャリオーバフロー出力Ｃ
Ｏを備えた２進加算器である。バス１１５とバス１２０
との内容の和がバス１１３に出力される。ＣＯからの論
理「１」出力は結果が非否定的で減算が首尾よく行われ
たことを示す。
【００６３】ＸＯＲゲート１０８は、線１１９および１
２１からの信号の排他的論理和（ＸＯＲ）をとってその
出力を線１２２に出力し、一方インバータ１０９は線１
１６上のＥＮ信号を反転させて線１２１に出力する。
【００６４】図３に示す作動時における初期化は、線１
２５における外部初期化制御信号（すなわち初期化指
令）によって実行され、ＭＵＸ１００によりバス１０か
らの符号化すべき並列入力データが選択され、カウンタ
１０２にｎを、カウンタ１０３に所望の初期状態セット
を、レジスタ１０１が入力データをロードする。その後
のカウンタ１０２へのローディングは、そのＴＣ出力に
よって制御される。カウンタ１０２は線１２６における
４チャネルビットクロックパルスを同期してｎから
「１」まで繰返しカウントダウンする。また、カウンタ
１０２のＴＣ出力によってレジスタ１０１に各ブロック
の終りにおいて新しい入力データを再ロードするように
させる。
【００６５】レジスタ１０１の出力におけるデータはバ
ス１１５を介して加算器１０７へ供給される。２つの補
数の形態の、現在のビットインデックスにおける現在の
状態セットに対する適宜のスレショルドが、バス１１８
の信号によりアドレス指定されてＰＲＯＭ１０６から読
み出され、バス１２０に出力される。バス１１５の信号
の内容がバス１２０のものより大きければ、加算器１０
７のキャリオーバ出力ＣＯは減算が首尾よく実行された
ことを示す。
【００６６】レジスタ１０１の内容はフローチャート
（図３）および特許請求の範囲においてはｘである。も
しｘ＜ｔであれば、加算器１０７のキャリオーバ出力Ｃ
Ｏは、レジスタ１０１の再ロードとカウンタ１０３にお
ける計数を不能とする論理「０」となる。それはまた、
インバータ１０９およびＸＯＲゲート１０８を介して先
のＮＲＺビットを補う。
【００６７】ｘ≧ｔであれば、加算器１０７のキャリオ
ーバ出力ＣＯは論理「１」となる。このためレジスタ１
０１にｘ−ｔの値が再ロードされ（バス１１３、ＭＵＸ
１００、バス１１４を介して）、カウンタ１０３が先の
ＮＲＺビットによって規定された方向（アップまたはダ
ウン）でカウントする。また、線１２２における先のＮ
ＲＺビットが繰返し線１２３に出力される。このプロセ
スは、図６に示すようにスイッチ１１０によりＸＯＲゲ
ート１０８の出力側を線１２３に接続して、ＮＲＺフォ
ーマットに直列符号化されたｎ個の出力ビットが出力線
１２３に生じるまで継続する。
【００６８】ＮＲＺＩフォーマットにおける直列符号化
出力は、スイッチ１１０を点線位置に切り換えてＸＯＲ
ゲート１０８をバイパスし、線１２３をインバータ１０
９の出力側と接続させることにより容易に得ることがで
きる。
【００６９】復号器１１４の説明 図７に示すように、復号器１４は実質的に符号器１１と
同一である。符号器１１におけるものと実質的に同一で
ある復号器１４の要素、バスおよび線は同じ番号である
がプライム符号を付して示し、一方著しく相違するもの
は別の番号を付している。
【００７０】復号器１４は下記の点において符号器１１
と相違する。符号器１１においては、制御信号（線１１
６上）は加算器１０７のキャリオーバ出力ＣＯによって
提供され、一方復号器１４においては線２０１の信号は
スイッチ１１０′の出力によって提供される。符号器１
１においては、インバータ１０９への入力は加算器１０
７のキャリオーバ出力ＣＯによって提供されるが、復号
器１４においては検出器１３（図１）からの直列符号化
されたチャネル出力（直列符号出力）が直列符号入力と
して線２００を介してインバータ１０９′に入力され
る。復号器１４におけるＰＲＯＭ２０２のスレショルド
ｔは２値表記であり、２の補数の形態であるＰＲＯＭ１
０６と相違している。符号器１１はバス１０から符号化
すべき並列データを受け取り、チャネル１２から線１２
３におけるＮＲＺＩまたはＮＲＺのフォーマットで直列
符号化した出力を提供し、一方復号器１４は復号した並
列データをバス１５に出力する。復号器における追加の
マルチプレクサ（ＭＵＸ）２０３は、復号器の出力とし
てバス１１５′あるいはバス１１３′の内容を選択す
る。
【００７１】前述のように、ＮＲＺ符号化データはスイ
ッチ１１０′が図示位置にあるときに復号され、一方Ｎ
ＲＺＩデータはスイッチが点線位置にあるときに復号さ
れる。
【００７２】図４における復号作動時の初期化は、線１
２５′からの外部の初期化制御信号（初期化指令）によ
りもたらされる。これによりカウンタ１０２′をｎ、カ
ウンタ１０３′を所望の初期状態、レジスタ１０１′を
「０」のロードする。
【００７３】復号器１３からの直列符号化したチャネル
出力である直列符号入力は、線２００から、インバータ
１０９′、ＸＯＲゲート１０８′およびスイッチ１１
０′を介して伝送され、レジスタ１０１′における値ｘ
がｘ＋ｔで置き換るか否か管理する。レジスタ１０１′
への線１２８′におけるイネーブル入力ＥＮが論理
「１」の場合は、入力が好ましいビットではないことを
示し、一方論理「０」は入力が好ましいビットであるこ
とを示す。この入力ビットはスイッチ１１０′の位置に
よりＮＲＺ表記であったり、あるいはＮＲＺＩ表記であ
ったりしうる。線２０１における信号が「１」であると
き、レジスタ１０１′の先の内容とＰＲＯＭ２０２によ
って提供される適宜のスレショルドの和がレジスタ１０
１′においてｘと入れ替る。また、カウンタ１０３′は
ＸＯＲゲート１０５′の出力によって規定される方向で
カウントする。しかしながら、線２０１の信号が「０」
であるときは、レジスタ１０１′の再ロードが禁止さ
れ、カウンタ１０３′の計数が禁止される。
【００７４】このプロセスは、ｎ個の直列ビットが処理
されてしまうまで帰納的に継続する。ｎ番目のビットに
おいて、カウンタ１０２′のＴＣ出力は、復号されたバ
イトがデータ出力バス１５に現れたことを示す信号を出
し、ＯＲゲート１０４′を介してバイトクロック信号と
して使用される。これによりカウンタ１０２′にｎを再
ロードさせ、レジスタ１０１′に零を再ロードさせ、次
のバイトを復号する準備をする。
【００７５】本発明によれば、（１）状態依存符号を辞
書編集的に符号化し、かつ復号させる新規な符号化／復
号アルゴリズムを使用することにより、必要な記憶容量
を著しく低減させることができ、かつ（２）選択を可能
とする符号化アルゴリズムにおいてある状態に達すれば
いつでも、符号化系列の局部的な再整理が実行され、Ｐ
ＲＭＬ復号にビタビ検出器が用いられた場合に特に望ま
しい直接的なＮＲＺ復号を可能とすることが判る。
【００７６】なお、以下の付録は本発明による符号化お
よび復号アルゴリズムを使用することにより達成される
サブシーケンスの局部的再整理に対する基本的条件を記
載しており、参照されたい。
【００７７】付録 背景 Ｇ＝（Ｖ，Ｅ）をエッジラベルを備えた指向性非環式グ
ラフとし、全ての初期頂点をＩとし、かつ全ての終端頂
点をＴとする。いずれかの特定の頂点を残すエッジがセ
ット｛０、１｝とは個別のラベルを有するものと想定す
る。そうすれば、初期頂点から終端頂点まで延びる径路
は、連結されたエッジラベルの対応する系列を追従する
ことによりたどることができる。さらに、グラフＧにお
ける全ての頂点をセットにグループ化し、かつ各頂点が
これらのセットの１つに属するものと想定する。
【００７８】図３および図４のフローチャートに示す符
号化および復号アルゴリズムは、入力整数を各ｖo（Ｉ
の要素）からＴまでの径路に対応する連結されたエッジ
ラベルの系列にマッピングする可逆性符号マッピングを
提供する。これらの系列中、種々の符号化制約条件によ
って定義されるあるサブセットＣは符号化において使用
できるようにする。各系列ｃ（Ｃの要素）は符号語と称
される。
【００７９】各頂点ｖiに対して、Ｔにおける頂点への
径路を示す連結されたエッジラベルの一つのサブシーケ
ンスセットＳiが存在する。これらのサブシーケンス
中、あるサブセットＣiは、それ自体で終了サブシーケ
ンスとして各種の符号化制約条件を満足するサブシーケ
ンスセットである。ＮiをＣiにおけるサブシーケンスの
数とする。数Ｎiのあるものは、図３及び図４のフロー
チャートにおけるスレショルドｔとして使用される。Ｃ
iにおけるサブシーケンスのあるものは、符号化制約条
件を阻害することなくｖiへの径路に対応する開始サブ
シーケンスと任意には連結されることはない。各ｖ
t（Ｔの要素）に対して、Ｔにおける頂点への径路を示
す１個の（空の）有効サブシーケンスがあり、そのため
Ｎt＝１である。定義によりＮ0は頂点ｖ0で始まる符号
語の数とする。数字Ｎiは、頂点ｖiが属するセットによ
って、さらには、ｖiからＴまで横移動するエッジの数
とによって二重にインデックスされているテーブルに配
列することができる。
【００８０】各頂点ｖｉに対して、Ｅｉをｖｉを残すエ
ッジのセットとする。ｅｉｊがｖｉからｖｊまでのエッ
ジを示すものとする。ｖｉに達してｖｉからｖｊまで移
動するＥｉにおけるエッジのセットから特定のエッジｅ
１が選択され、ｖｉへの径路に対応する開始系列と、ｅ
１のエッジラベルと、Ｃｊ１におけるサブシーケンスと
を連結することにより形成された全てのサブシーケンス
が有効符号語となりうる。エッジｅ１のラベルは好まし
い状態遷移ラベルと称され、ｖｊ１を含むセットは好ま
しい後続状態セットと称される。
【００８１】補助定理 Ｇ＝（Ｖ，Ｅ）を前述の通りとする。符号器アルゴリズ
ムは、０≦ａ＜Ｎ0の範囲における整数と有効符号語と
の間でマッピングする。復号器アルゴリズムは各符号語
から適宜の整数への逆マッピングする。
【００８２】証明 Ｓ0＝ａ、０≦ａ＜Ｎ0とする。
【００８３】前述のエッジをＥ0に対して整理し直し
て、ｅiがｉ番目のエッジ（ｖ0からｖijまで）を示し、
ＮiがＣijにおける系列の数を示すものとする。定義に
より、 Ｎ0＝Ｎ1＋ｚ となる。ｚは、開始系列と連結でき、かつ符号化におい
て適合的に使用しうるＣj2における系列の数である。た
だし０≦ｚ＜Ｎ2である。１≦ｋ≦２であるｋが存在す
るため、 Ｓ0＜Ｎi （ｉ＝１からｋまでＮiを加算） となり、符号化アルゴリズムが１k、即ちｅkに対するエ
ッジラベルを発生する。
【００８４】ｋ＝２のとき、Ｓ0はＳ0−Ｎ1と等しいＳ1
と代替する。しかしながらもしｋ＝１であれば、Ｓ1＝
Ｓ0である。１kはエッジｅkを一意的に識別するので、
復号器はこの情報を用いて差（Ｓ0−Ｓ1）を再生するこ
とができる。
【００８５】ｋ＝１のとき、０≦Ｓ1＜Ｎ1で、一方ｋ＝
２のとき、０≦Ｓ1＜ｚである。いずれかの場合、符号
語を形成するに使用可能なｖjkからの少なくともＳ1の
連結可能なサブシーケンスがある。従ってアルゴリズム
はｖjkにｖ0の役割を、ＮkあるいはｚにＮ0の役割と、
Ｓ1にＳ0の役割をさせて継続することができる。
【００８６】各繰返しにおいて、ＳiはＳi+1と代替され
る。最後のエッジがＴへのｎエッジ径路において得られ
たときは０≦Ｓn＜Ｎt＝１即ちＳn＝０となる。ｎ番目
のエッジラベルを選択することにより、符号化すべき整
数ａに対する符号化系列が一意的に規定される。復号器
はｅnを識別し、Ｓn-1−Ｓnを再生する。
【００８７】 ａ＝Ｓ0 ＝（Ｓ0−Ｓ1）＋（Ｓ1−Ｓ2）＋・・・＋（Ｓn-1−Ｓn）＋Ｓn したがって、復号器は適当なランニング和をとってａを
再構成する。
【図面の簡単な説明】
【図１】本発明を実施した磁気記録装置の一実施例のブ
ロック図。
【図２】レート（４、７）のＮＲＺＩ状態依存符号に対
する（１、５）符号化トレリスを示す状態遷移線図。
【図３】本発明における符号化アルゴリズムを実施する
ためのステップ・シーケンスを示すフローチャート。
【図４】本発明における復号アルゴリズムを実施するた
めのステップ・シーケンスを示すフローチャート。
【図５】局部的整理を伴ったレート（８、１０）のＮＲ
Ｚ状態依存符号に対するｄｃフリー（０、３）符号化ト
レリスを示す状態遷移線図。
【図６】本発明を実施するための状態依存辞書編集的符
号器の詳細ブロック線図。
【図７】本発明を実施するための状態依存辞書編集的復
号器の詳細ブロック線図。

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 ２値記憶チャネルにおいて用いられ、予
    め選択可能な符号化率を有しかつ予め選定された変調制
    約条件を満足する符号化サブシーケンスの形態で出力す
    るために、状態依存符号である２値データのｎビットの
    入力ストリングを符号化する方法において、 （ａ）複数の状態セットを有する符号化トレリスを提供
    するステップであって、各状態セットの各状態が、初期
    状態からトレリスの終りまでの有効符号サブシーケンス
    の数に等しいスレショルドを有するよう構成されてい
    る、符号化トレリスを提供するステップと、 （ｂ）入力の２値表示に初期的に対応する数ｘを前記状
    態セット中の所定の一方のセットにおける潜在的な次の
    状態のスレショルドと比較することにより入力ストリン
    グを符号化するステップと、 （ｃ）前記比較の結果を用いて、 （１）次の状態とその出力ビットとを決定するステップ
    と、 （２）ｘが前記スレショルドより大きいかあるいは等し
    いとき、対応する前記スレショルドを減算してｘの代り
    に用いるべき数ｘ′を取得するステップと、 （ｄ）ｎビットの出力ビットが符号化されるまでステッ
    プ（ｂ）及び（ｃ）を帰納的に繰り返すステップとを含
    み、 （ｅ）前記所定の一方のセットは、該セットに対する有
    効符号の残りのサブシーケンスの全てが、出力ビットの
    直近のサブシーケンスと連結されるときに、予め選定し
    た変調制約条件を満足させるものであることを特徴とす
    る、 ｎビットの出力ストリングを符号化する方法。
  2. 【請求項２】 ２値記憶チャネルにおいて用いられ、予
    め選択可能のｍ／ｎ符号化率を有しかつ予め選定した変
    調制約条件を満足する符号化サブシーケンスの形態で出
    力を提供するために、状態依存符号において２値データ
    のｎビットの入力ストリングを符号化する方法におい
    て、 （ａ）ラベルを備えたエッジにより相互結合された少な
    くとも２組の状態セットを有する符号化トレリスを提供
    するステップと、 （ｂ）一方の状態にある間に、符号化すべき数ｉ（ただ
    し、０≦ｉ＜２ｍ）に等しい数ｘをセットするステップ
    と、 （ｃ）所定の一方の後続のセットにおけるある状態から
    符号化トレリスの終りまでの有効な終了サブシーケンス
    の数に対応するスレショルドｔとｘを比較するステップ
    と、 （ｄ）ｘ＜ｔのとき、前記所定の一方の後続のセットに
    おける前記状態に対するラベルである出力ビットをもっ
    て所定のエッジｅを追従するステップと、 （ｅ）ｘ≧ｔのとき、別の状態に対するラベルである出
    力ビットをもって前記所定のエッジと異なるエッジを追
    従し、かつｘの代りに使用すべき新しい数ｘ′＝ｘ−ｔ
    を発生するステップと、 （ｆ）ｎビットの出力ビットが符号化されるまで、ステ
    ップ（ｃ）および（ｄ）またはステップ（ｃ）および
    （ｅ）を帰納的に繰り返すステップと、 を含むことを特徴とする方法。
  3. 【請求項３】 前記所定の一方の状態セットは、該セッ
    トに対する有効符号の残りのサブシーケンスの全てが、
    出力ビットの直前のサブシーケンスと連結されるとき
    に、予め選定した変調制約条件を満足させるものである
    ことを特徴とする請求項２記載の方法。
  4. 【請求項４】 入力ストリングがＮＲＺＩ符号表記され
    ていることを特徴とする請求項２記載の方法。
  5. 【請求項５】 入力ストリングがＮＲＺ符号表記されて
    いることを特徴とする請求項２記載の方法。
  6. 【請求項６】 状態依存符号に符号化されたｎビットの
    入力ストリングをユーザビットのｎビットのブロックに
    復号する方法において、 （ａ）複数の状態セットを有する符号化トレリスを提供
    するステップであって、各状態セットの各状態が初期状
    態からトレリスの終りまでの有効符号サブシーケンスの
    数に等しいスレショルドを有するよう構成されている、
    符号化トレリスを提供するステップと、 （ｂ）一連の符号化ビット及びトレリスを用いて、一連
    の現在の状態の径路を決めるステップと、 （ｃ）一連の現在の状態に対するスレショルドを選択的
    に組み合わせて、復号した形態でユーザビットのｎビッ
    トのブロックを提供するステップと、 を含むことを特徴とするｎビットの入力ストリングを復
    号する方法。
  7. 【請求項７】 ２値記憶チャネルからの状態依存符号で
    あるｎビットの符号化出力ストリングを数ｘに復号する
    方法において、 （ａ）複数の状態セットを有する符号化トレリスを提供
    するステップであって、各状態セットの各状態が初期状
    態からトレリスの終りまでの有効符号サブシーケンスの
    数に等しいスレショルドを有するよう構成されている、
    符号化トレリスを提供するステップと、 （ｂ）ｘを零に初期セットした後、前記スレショルド中
    の一連の所定のスレショルドをｘに選択的に加算するこ
    とにより、入力ストリングを復号するステップと、 （ｃ）符号化トレリスを通しての径路を追従することに
    より、 （１）現在状態の後続の状態を決めるステップと、 （２）該後続の状態が前記状態セット中の所定の一方の
    セットでない場合、前記セット中の所定の一方のセット
    の状態に対してトレリスの終りまでの有効符号サブシー
    ケンスの数に等しいスレショルドをｘに加えてｘの代り
    に用いるべき数ｘ′を演算するステップと、 （ｄ）入力された全てのｎビットが復号されてしまうま
    でステップ（ｃ）−（１）、（２）を帰納的に繰り返す
    ステップと、 （ｅ）ステップ（ｄ）で得られた累積数字ｘを出力する
    ステップと、 を含むことを特徴とするｎビットの符号化出力ストリン
    グを復号する方法。
  8. 【請求項８】 予め選定可能なコーディングレートで符
    号化したサブシーケンスの形態で出力を提供しかつ予め
    選定した変調制約条件を満足した２値記憶チャネルから
    の状態依存符号であるｎビットの入力ストリングを、数
    ｘへ復号する方法において、 （ａ）ラベルを備えたエッジにより相互接続された少な
    くとも２組の状態セットを有する符号化トレリスを提供
    するステップと、 （ｂ）一方の状態にある間にｘを零にセットするステッ
    プと、 （ｃ）各状態セットにおいて所定の一方のエッジを検出
    するステップと、 （ｄ）前記所定の一方のエッジのラベルを次の入力ビッ
    トのラベルと比較するステップと、 （ｅ）ラベルが対応していない場合、予め選定したスレ
    ショルドｔをｘに加えてｘの代りに用いるべき新しい数
    ｘ′を発生させるステップと、 （ｆ）後続の状態への入力ビットに対応するエッジのラ
    ベルの一方を追従するステップと、 （ｇ）入力された全てのｎビットが復号されてしまうま
    で、ステップ（ｃ）から（ｆ）までを帰納的に繰り返す
    ステップと、 （ｈ）ステップ（ｇ）で得られた数ｘを出力するステッ
    プと、 を含むことを特徴とするｎビット入力ストリングを復号
    する方法。
  9. 【請求項９】 入力ストリングがＮＲＺＩ符号表記であ
    り、前記所定の一方のエッジが「１」のラベルを有する
    ことを特徴とする請求項８記載の方法。
  10. 【請求項１０】 入力ストリングがＮＲＺ符号表記であ
    り、前記所定の一方のエッジが丁度処理されたエッジの
    ラベルの補数であるラベルを有することを特徴とする請
    求項８記載の方法。
  11. 【請求項１１】 ２値入力ストリングを符号化して予め
    選定した変調制約条件を満足するＮＲＺ表記の出力を提
    供する方法において、 （ａ）複数の状態セットを有し、かつ状態セットの状態
    の間に予め選定した符号径路を有する符号化トレリスを
    提供するステップと、 （ｂ）入力ストリングを符号化されたサブシーケンスに
    符号化するステップと、 （ｃ）径路の選択が可能なときはいつでも、後続状態か
    らトレリスの終りまでの変調制約条件を阻害しない全て
    のサブシーケンスと直近の符号化サブシーケンスとの連
    結を可能とする後続状態を優先させるステップと、 を含むことを特徴とする２値入力ストリングを符号化す
    る方法。
JP4002912A 1991-03-15 1992-01-10 符号化／復号する方法と装置 Expired - Fee Related JP2811651B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/669,784 US5208834A (en) 1991-03-15 1991-03-15 Lexicographical encoding and decoding of state-dependent codes
US669784 1991-03-15

Publications (2)

Publication Number Publication Date
JPH0563582A JPH0563582A (ja) 1993-03-12
JP2811651B2 true JP2811651B2 (ja) 1998-10-15

Family

ID=24687726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4002912A Expired - Fee Related JP2811651B2 (ja) 1991-03-15 1992-01-10 符号化／復号する方法と装置

Country Status (4)

Country Link
US (1) US5208834A (ja)
EP (1) EP0503863A3 (ja)
JP (1) JP2811651B2 (ja)
SG (1) SG44429A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6152613A (en) * 1994-07-08 2000-11-28 California Institute Of Technology Circuit implementations for asynchronous processors
US5548600A (en) * 1994-08-12 1996-08-20 International Business Machines Corporation Method and means for generating and detecting spectrally constrained coded partial response waveforms using a time varying trellis modified by selective output state splitting
US5572207A (en) * 1994-09-23 1996-11-05 International Business Machines Corporation Method and apparatus for numeric-to-string conversion
US5691993A (en) * 1995-06-07 1997-11-25 Seagate Technology, Inc. Rate 4/5 trellis code for PR4 channels with improved error propagation
EP1292079A3 (en) * 1995-08-03 2004-09-29 Seagate Technology LLC Partial response encoder and decoder
JPH11511283A (ja) * 1995-08-03 1999-09-28 シーゲート テクノロジー，インコーポレイテッド 整合スペクトルヌルエンコーダ／デコーダ
US6442730B1 (en) * 1997-01-27 2002-08-27 Lecroy Corporation Recording medium failure analysis apparatus and method
TWI330950B (en) * 2006-10-27 2010-09-21 Sunplus Technology Co Ltd Sequential decoding method and apparatus thereof
US20080235228A1 (en) * 2007-03-21 2008-09-25 Carmel Gerda Kent Efficient string sorting
US9015165B1 (en) * 2014-03-03 2015-04-21 Michael L. Hamm Text-SQL relational database
US10305568B1 (en) 2017-12-15 2019-05-28 Motorola Mobility Llc Coding main beam information in CSI codebook

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5755669A (en) * 1980-09-05 1982-04-02 Ibm Dynamic data compressing system
JPS5991761A (ja) * 1982-11-17 1984-05-26 Hitachi Ltd 最尤復号器
NL8402445A (nl) * 1984-01-20 1985-08-16 Philips Nv Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze.
US4675650A (en) * 1985-04-22 1987-06-23 Ibm Corporation Run-length limited code without DC level
US4888779A (en) * 1988-03-18 1989-12-19 International Business Machines Corporation Matched spectral null trellis codes for partial response channels
US4870414A (en) * 1988-03-18 1989-09-26 International Business Machines Corporation Even mark modulation coding method
WO1991011058A1 (en) * 1990-01-12 1991-07-25 Research Corporation Technologies, Inc. Method and apparatus for providing maximum rate modulation or compression encoding and decoding

Also Published As

Publication number Publication date
EP0503863A2 (en) 1992-09-16
SG44429A1 (en) 1997-12-19
US5208834A (en) 1993-05-04
EP0503863A3 (en) 1995-07-12
JPH0563582A (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
US5099237A (en) Method and apparatus for providing maximum rate modulation or compression encoding and decoding
US5436626A (en) Variable-length codeword encoder
US5608397A (en) Method and apparatus for generating DC-free sequences
JP3772264B2 (ja) 連続した入力ブロックを符号化する方法
EP1024489A2 (en) Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon
EP1056209B1 (en) Four-to-six code table, modulation using same but no merging bit, their application to optical disc recording or playing systems
JP2811651B2 (ja) 符号化／復号する方法と装置
US4547890A (en) Apparatus and method for forming d.c. free codes
KR100778885B1 (ko) 이진 정보신호의 데이터 비트의 스트림을 제약을 받는 이진 채널신호의 데이터 비트의 스트림으로 변환하는 방법, 인코딩 장치, 기록매체와, 디코딩장치
JP3363432B2 (ja) データ符号化システム
JPS60180222A (ja) 符号誤り訂正装置
US5960041A (en) Method and apparatus for generating high rate codes for recording information on a magnetic medium
US6574773B1 (en) Cost-effective high-throughput enumerative ENDEC employing a plurality of segmented compare tables
US6353912B1 (en) Encoding circuit, encoding method, digital signal transmitting apparatus, and digital signal recording/reproducing apparatus
US6271776B1 (en) Selectively removing sequences from an enumerative modulation code
JP2537551B2 (ja) 可変長符号復号回路
JP4059253B2 (ja) 変調方法、変調装置および情報記録媒体
JPH0510850B2 (ja)
KR0185944B1 (ko) (1,7)변조코드를 이용하는 복호화방법 및 그 장치
WO1991011058A1 (en) Method and apparatus for providing maximum rate modulation or compression encoding and decoding
JP4059254B2 (ja) 復調方法及び復調装置
JP2673068B2 (ja) レート２／５（２、１８、２）符号を使用する２進データの符号化および復号の方法及び装置
JP4059210B2 (ja) 情報記録媒体
JP2003198376A (ja) 符号化方法、符号化装置及び記録媒体
JP2001312863A (ja) 符号化方法及び符号器、復号器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees