JPH06164417A - 符号化装置 - Google Patents
符号化装置Info
- Publication number
- JPH06164417A JPH06164417A JP31887792A JP31887792A JPH06164417A JP H06164417 A JPH06164417 A JP H06164417A JP 31887792 A JP31887792 A JP 31887792A JP 31887792 A JP31887792 A JP 31887792A JP H06164417 A JPH06164417 A JP H06164417A
- Authority
- JP
- Japan
- Prior art keywords
- length code
- variable
- code
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【構成】 固定長符号をアドレスとして、対応する可変
長符号と符号長を多重化したビット列と次に発生頻度の
高い固定長符号を格納したメモリ１１０を用意し、固定
長符号から可変長符号への符号化はテーブル・ルック・
アップで行い、可変長符号から固定長符号への符号化は
テーブルのアドレスを発生頻度順に逐次変化させ、入力
の可変長符号とテーブルの内容を比較器１０７で比較
し、一致したときのアドレスを求める固定長符号とす
る。 【効果】 テーブル容量の削減。
長符号と符号長を多重化したビット列と次に発生頻度の
高い固定長符号を格納したメモリ１１０を用意し、固定
長符号から可変長符号への符号化はテーブル・ルック・
アップで行い、可変長符号から固定長符号への符号化は
テーブルのアドレスを発生頻度順に逐次変化させ、入力
の可変長符号とテーブルの内容を比較器１０７で比較
し、一致したときのアドレスを求める固定長符号とす
る。 【効果】 テーブル容量の削減。
Description
【０００１】
【産業上の利用分野】本発明は可変長符号と固定長符号
の相互変換を行う符号化装置に関する。
の相互変換を行う符号化装置に関する。
【０００２】
【従来の技術】従来の符号化装置について述べる。従来
例として、ダイレクトマッピング方式が挙げられる。
例として、ダイレクトマッピング方式が挙げられる。
【０００３】可変長符号から固定長符号への符号化（以
後、符号化Ａと言う）におけるダイレクトマッピング方
式は、入力の可変長符号をアドレスとし、対応するデー
タから符号化値を得る。同様に、固定長符号から可変長
符号への符号化（以後、符号化Ｂと言う）におけるダイ
レクトマッピング方式は、入力の固定長符号をアドレス
とし、対応するデータから符号化値を得る。
後、符号化Ａと言う）におけるダイレクトマッピング方
式は、入力の可変長符号をアドレスとし、対応するデー
タから符号化値を得る。同様に、固定長符号から可変長
符号への符号化（以後、符号化Ｂと言う）におけるダイ
レクトマッピング方式は、入力の固定長符号をアドレス
とし、対応するデータから符号化値を得る。
【０００４】ダイレクトマッピング方式のメリットとし
ては、符号化が高速にできることが挙げられる。ダイレ
クトマッピング方式での処理時間は、メモリアドレスを
指定してから読みだすまでの時間に等しく、多くの場合
１システムクロックでの符号化が可能である。
ては、符号化が高速にできることが挙げられる。ダイレ
クトマッピング方式での処理時間は、メモリアドレスを
指定してから読みだすまでの時間に等しく、多くの場合
１システムクロックでの符号化が可能である。
【０００５】
【発明が解決しようとする課題】しかし、前述の従来技
術では、符号化Ａの符号化テーブルのアドレスが入力可
変長符号の最大符号長分必要なため、テーブル容量が非
常に大きくなってしまう。たとえば、図２に示すような
可変長符号を固定長符号に変換する符号化テーブルの場
合、最大符号長が１１ビットなので、２Ｋワード（２の
１１乗）のテーブルが必要になる。
術では、符号化Ａの符号化テーブルのアドレスが入力可
変長符号の最大符号長分必要なため、テーブル容量が非
常に大きくなってしまう。たとえば、図２に示すような
可変長符号を固定長符号に変換する符号化テーブルの場
合、最大符号長が１１ビットなので、２Ｋワード（２の
１１乗）のテーブルが必要になる。
【０００６】また、符号化Ａでは、可変長符号をテーブ
ルのアドレスとして割り当て、符号化Ｂでは、固定長符
号をテーブルのアドレスとして割り当てるため、テーブ
ルの構成法がまるで違う。したがって、両者でテーブル
の共用はできない。
ルのアドレスとして割り当て、符号化Ｂでは、固定長符
号をテーブルのアドレスとして割り当てるため、テーブ
ルの構成法がまるで違う。したがって、両者でテーブル
の共用はできない。
【０００７】つまり、従来技術では、符号化Ａのために
非常に大きな容量のメモリを必要とし、さらに符号化Ｂ
を行うために別の構成のテーブルが必要であるため、こ
れらのテーブルをＬＳＩに内蔵した場合、大きなチップ
サイズを要し、歩留まりの向上やコスト低減をはかるこ
とが困難であった。
非常に大きな容量のメモリを必要とし、さらに符号化Ｂ
を行うために別の構成のテーブルが必要であるため、こ
れらのテーブルをＬＳＩに内蔵した場合、大きなチップ
サイズを要し、歩留まりの向上やコスト低減をはかるこ
とが困難であった。
【０００８】本発明は、このような課題を解決するため
に成されたもので、符号化Ａと符号化Ｂでテーブルを共
用化し、テーブルの１つの番地に１つの符号を納め、メ
モリの使用効率を上げ、メモリ容量を削減することを目
的とする。
に成されたもので、符号化Ａと符号化Ｂでテーブルを共
用化し、テーブルの１つの番地に１つの符号を納め、メ
モリの使用効率を上げ、メモリ容量を削減することを目
的とする。
【０００９】
【課題を解決するための手段】本発明の符号化装置は、
固定長符号データをアドレスとする番地に前記固定長符
号データに対応する可変長符号データと前記可変長符号
データに対応する符号長データを格納したメモリテーブ
ルを備えた符号化装置において、符号化すべき第１の可
変長符号データを順次シフトして保持するシフトレジス
タと、前記メモリテーブルから符号長の短いものから順
に第２の可変長符号データを読み出す手段と、前記メモ
リテーブルから読み出す可変長符号データの符号長が大
きくなったとき前記シフトレジスタの第１の可変長符号
データをシフトする手段と、第１の可変長符号データと
第２の可変長符号データをパターン比較するデータパタ
ーン比較手段と、データパターンが一致したときの前記
メモリテーブルのアドレスを出力する手段と、符号化す
べき固定長符号データを前記メモリテーブルのアドレス
に供給する手段と、前記メモリテーブルから読み出され
る第２の可変長符号と前記符号長データを出力する手段
とを備えたことを特徴とする。
固定長符号データをアドレスとする番地に前記固定長符
号データに対応する可変長符号データと前記可変長符号
データに対応する符号長データを格納したメモリテーブ
ルを備えた符号化装置において、符号化すべき第１の可
変長符号データを順次シフトして保持するシフトレジス
タと、前記メモリテーブルから符号長の短いものから順
に第２の可変長符号データを読み出す手段と、前記メモ
リテーブルから読み出す可変長符号データの符号長が大
きくなったとき前記シフトレジスタの第１の可変長符号
データをシフトする手段と、第１の可変長符号データと
第２の可変長符号データをパターン比較するデータパタ
ーン比較手段と、データパターンが一致したときの前記
メモリテーブルのアドレスを出力する手段と、符号化す
べき固定長符号データを前記メモリテーブルのアドレス
に供給する手段と、前記メモリテーブルから読み出され
る第２の可変長符号と前記符号長データを出力する手段
とを備えたことを特徴とする。
【００１０】
【実施例】以下本発明をその実施例を示す図面に基づき
詳述する。図１は本発明に係わる符号化装置の実施例で
ある。今、図２に示すような符号の符号化を行うものと
して動作を説明する。
詳述する。図１は本発明に係わる符号化装置の実施例で
ある。今、図２に示すような符号の符号化を行うものと
して動作を説明する。
【００１１】まず、可変長符号から固定長符号への符号
化を行う場合について説明する。
化を行う場合について説明する。
【００１２】図１において、第１のサイクルで、３ビッ
トカウンタ１０６のカウント値が「０」のとき、端子１
０１より例えば８ビット幅の可変長符号データを入力
し、８ビットのシフトレジスタ１０３にロードする。シ
フトレジスタ１０３の１ビット出力は、シフトレジスタ
１０４へ供給するとともに、比較器１０７へも供給す
る。例えば、入力の可変長符号データを「０１１０１１
００」とすれば、左端の「０」が比較器１０７に供給さ
れる。
トカウンタ１０６のカウント値が「０」のとき、端子１
０１より例えば８ビット幅の可変長符号データを入力
し、８ビットのシフトレジスタ１０３にロードする。シ
フトレジスタ１０３の１ビット出力は、シフトレジスタ
１０４へ供給するとともに、比較器１０７へも供給す
る。例えば、入力の可変長符号データを「０１１０１１
００」とすれば、左端の「０」が比較器１０７に供給さ
れる。
【００１３】同じく第１のサイクルで、比較器１０７の
出力１０８により、レジスタ１０９が「４」に、９ビッ
トのシフトレジスタ１０４がオール「０」に初期化され
る。シフトレジスタ１０４の出力はすべて比較器１０７
に供給する。したがって、この場合は、オール「０」が
比較器１０７に供給される。つまり、比較器１０７に
は、第１のサイクルで、「０」＋「００００００００
０」の計１０ビットのオール「０」が供給される。
出力１０８により、レジスタ１０９が「４」に、９ビッ
トのシフトレジスタ１０４がオール「０」に初期化され
る。シフトレジスタ１０４の出力はすべて比較器１０７
に供給する。したがって、この場合は、オール「０」が
比較器１０７に供給される。つまり、比較器１０７に
は、第１のサイクルで、「０」＋「００００００００
０」の計１０ビットのオール「０」が供給される。
【００１４】一方、メモリ１１０には、図３に示すよう
に、１から２３までの各アドレスを固定長符号として、
対応する可変長符号および符号長と次に出現確率の高い
固定長符号、ビットシフト制御フラグが予め格納されて
いる。レジスタ１０９の初期値は「４」であるから、メ
モリ１１０は信号１１１に可変長符号「１００００００
０００」を出力し、信号１１２に符号長「１」を出力
し、信号１１３に次の探索アドレス「２１」を出力し、
信号１１４にビットシフト制御フラグ「１」を出力す
る。
に、１から２３までの各アドレスを固定長符号として、
対応する可変長符号および符号長と次に出現確率の高い
固定長符号、ビットシフト制御フラグが予め格納されて
いる。レジスタ１０９の初期値は「４」であるから、メ
モリ１１０は信号１１１に可変長符号「１００００００
０００」を出力し、信号１１２に符号長「１」を出力
し、信号１１３に次の探索アドレス「２１」を出力し、
信号１１４にビットシフト制御フラグ「１」を出力す
る。
【００１５】このとき、信号１１１の可変長符号は比較
器１０７に供給される。例えば、上記の例（信号１１１
のデータが「１０００００００００」）の場合は、レジ
スタ１０３と１０４を合わせた出力が「０００００００
０００」なので、比較の結果はノット・イコールとな
る。
器１０７に供給される。例えば、上記の例（信号１１１
のデータが「１０００００００００」）の場合は、レジ
スタ１０３と１０４を合わせた出力が「０００００００
０００」なので、比較の結果はノット・イコールとな
る。
【００１６】次に第２のサイクルで、カウンタ１０６
は、ビットシフト制御フラグが「１」のときカウント・
アップする。同様に、シフトレジスタ１０３と１０４
は、ビットシフト制御フラグが「１」のとき、１ビット
シフトする。したがって、比較器１０７に供給されるデ
ータは「１０００００００００」となる。
は、ビットシフト制御フラグが「１」のときカウント・
アップする。同様に、シフトレジスタ１０３と１０４
は、ビットシフト制御フラグが「１」のとき、１ビット
シフトする。したがって、比較器１０７に供給されるデ
ータは「１０００００００００」となる。
【００１７】同じく第２のサイクルで、信号１１３の固
定長符号を次のアドレスとしてセレクタ１０５を経由し
てレジスタ１０９にセットし、メモリ１１０の出力を更
新する。このとき信号１１３は「２１」であるから、更
新されたメモリ１１０の出力は信号１１１が「１１１１
１１１１１１」、信号１１３が「８」となる。このとき
も比較器１０７の結果は、ノット・イコールである。
定長符号を次のアドレスとしてセレクタ１０５を経由し
てレジスタ１０９にセットし、メモリ１１０の出力を更
新する。このとき信号１１３は「２１」であるから、更
新されたメモリ１１０の出力は信号１１１が「１１１１
１１１１１１」、信号１１３が「８」となる。このとき
も比較器１０７の結果は、ノット・イコールである。
【００１８】しかし、上記の比較はダミーである。図２
に示した可変長符号の場合、符号長「２」の符号が存在
しないため、上記のダミーの比較を行い、この間にシフ
トレジスタ１０３と１０４をさらに１ビットシフトさ
せ、３ビットの可変長符号データを比較器１０７に供給
するためである。
に示した可変長符号の場合、符号長「２」の符号が存在
しないため、上記のダミーの比較を行い、この間にシフ
トレジスタ１０３と１０４をさらに１ビットシフトさ
せ、３ビットの可変長符号データを比較器１０７に供給
するためである。
【００１９】したがって、次の第３のサイクルで、カウ
ンタ１０６は、ビットシフト制御フラグが「１」なので
カウント・アップし、シフトレジスタ１０３と１０４は
１ビットシフトする。したがって、比較器１０７に供給
されるデータは「０１１０００００００」となる。
ンタ１０６は、ビットシフト制御フラグが「１」なので
カウント・アップし、シフトレジスタ１０３と１０４は
１ビットシフトする。したがって、比較器１０７に供給
されるデータは「０１１０００００００」となる。
【００２０】同じく第３のサイクルで、信号１１３の
「８」を次のアドレスとしてセレクタ１０５を経由して
レジスタ１０９にセットし、メモリ１１０の出力を更新
して同様の比較を行う。このときのメモリ１１０の出力
は、信号１１１が「０１１０００００００」、信号１１
３が「１６」となり、信号１１２が「３」となる。
「８」を次のアドレスとしてセレクタ１０５を経由して
レジスタ１０９にセットし、メモリ１１０の出力を更新
して同様の比較を行う。このときのメモリ１１０の出力
は、信号１１１が「０１１０００００００」、信号１１
３が「１６」となり、信号１１２が「３」となる。
【００２１】このとき、比較器１０７の結果は、イコー
ルである。そこで、次の第４のサイクルで、信号１０８
は、このときのメモリ１０９のアドレス「８」を符号化
固定長符号としてレジスタ１１９にセットすると同時
に、レジスタ１０９を「４」に、シフトレジタ１０４を
オール「０」に初期化する。
ルである。そこで、次の第４のサイクルで、信号１０８
は、このときのメモリ１０９のアドレス「８」を符号化
固定長符号としてレジスタ１１９にセットすると同時
に、レジスタ１０９を「４」に、シフトレジタ１０４を
オール「０」に初期化する。
【００２２】以後、同様のサイクルを繰り返すことによ
り、可変長符号から固定長符号への符号化を行う。
り、可変長符号から固定長符号への符号化を行う。
【００２３】また、カウンタ１０６はビットシフトの回
数をカウントし、シフトレジスタ１０３のデータがすべ
てシフトレジスタ１０４に吐き出されたとき、新たな可
変長符号データを端子１０１からロードするように、シ
フトレジスタ１０３を制御する。
数をカウントし、シフトレジスタ１０３のデータがすべ
てシフトレジスタ１０４に吐き出されたとき、新たな可
変長符号データを端子１０１からロードするように、シ
フトレジスタ１０３を制御する。
【００２４】次に、固定長符号から可変長符号への符号
化を行う場合について説明する。
化を行う場合について説明する。
【００２５】図１において、端子１０２より固定長符号
を入力し、セレクタ１０５を介してレジスタ１０９にセ
ットする。次に、レジスタ１０９の入力固定長符号をア
ドレスとしてメモリ１１０を参照する。今、仮に入力固
定長符号を「８」とすると、信号１１１は「０１１００
０００００」、信号１１２は「３」となる。したがっ
て、レジスタ１１５を介して端子１１７に可変長符号が
出力され、レジスタ１１６を介して端子１１８に符号長
が出力される。
を入力し、セレクタ１０５を介してレジスタ１０９にセ
ットする。次に、レジスタ１０９の入力固定長符号をア
ドレスとしてメモリ１１０を参照する。今、仮に入力固
定長符号を「８」とすると、信号１１１は「０１１００
０００００」、信号１１２は「３」となる。したがっ
て、レジスタ１１５を介して端子１１７に可変長符号が
出力され、レジスタ１１６を介して端子１１８に符号長
が出力される。
【００２６】本実施例では、新たな可変長符号データの
符号化を行う前に、シフトレジスタ１０４を初期化し、
シフトレジスタ１０３より次に符号化すべき可変長符号
データを入力していたが、シフトレジスタ１０４の初期
化を行わず、メモリ１１０の符号長データを基に、不要
なビットをマスクして比較器１０７に供給するようにし
てもよい。
符号化を行う前に、シフトレジスタ１０４を初期化し、
シフトレジスタ１０３より次に符号化すべき可変長符号
データを入力していたが、シフトレジスタ１０４の初期
化を行わず、メモリ１１０の符号長データを基に、不要
なビットをマスクして比較器１０７に供給するようにし
てもよい。
【００２７】また、本実施例では、逐次比較を行う際、
符号長が２ビット以上変化する場合は、ダミーの比較を
入れて、シフトレジスタ１０４に必要な可変長符号デー
タが揃うまで処理を中断していたが、シフトレジスタ１
０３と１０４を１サイクルで複数ビットのシフトが行え
るようなシフトレジスタにすれば、ダミーの比較を入れ
ることなしに処理を行うことができる。その際は、符号
長データの増分を計算し、前記増分でシフトを行えばよ
い。
符号長が２ビット以上変化する場合は、ダミーの比較を
入れて、シフトレジスタ１０４に必要な可変長符号デー
タが揃うまで処理を中断していたが、シフトレジスタ１
０３と１０４を１サイクルで複数ビットのシフトが行え
るようなシフトレジスタにすれば、ダミーの比較を入れ
ることなしに処理を行うことができる。その際は、符号
長データの増分を計算し、前記増分でシフトを行えばよ
い。
【００２８】
【発明の効果】以上のように本発明によれば、固定長符
号をアドレスとして、対応する可変長符号を格納したテ
ーブルを用意し、固定長符号から可変長符号への符号化
はテーブル・ルック・アップで行い、可変長符号から固
定長符号への符号化はテーブルのアドレスを逐次変化さ
せ、入力の可変長符号とテーブルの内容を比較し、一致
したときのアドレスを求める固定長符号とするようにし
たので、可変長符号から固定長符号への符号化と固定長
符号から可変長符号への符号化でテーブルを共用化する
ことができ、また、１つの番地に１つの符号を納め、メ
モリの使用効率を向上させることができるので、メモリ
容量を削減する効果がある。
号をアドレスとして、対応する可変長符号を格納したテ
ーブルを用意し、固定長符号から可変長符号への符号化
はテーブル・ルック・アップで行い、可変長符号から固
定長符号への符号化はテーブルのアドレスを逐次変化さ
せ、入力の可変長符号とテーブルの内容を比較し、一致
したときのアドレスを求める固定長符号とするようにし
たので、可変長符号から固定長符号への符号化と固定長
符号から可変長符号への符号化でテーブルを共用化する
ことができ、また、１つの番地に１つの符号を納め、メ
モリの使用効率を向上させることができるので、メモリ
容量を削減する効果がある。
【００２９】また、可変長符号から固定長符号への符号
化は、符号長の短いものから順に比較するようにしたの
で、比較すべき可変長符号データのデータ長を、シフト
レジスタを使って徐々に増やすことができるため、バレ
ルシフタ等の重たいハードウェアが不要になる効果があ
る。
化は、符号長の短いものから順に比較するようにしたの
で、比較すべき可変長符号データのデータ長を、シフト
レジスタを使って徐々に増やすことができるため、バレ
ルシフタ等の重たいハードウェアが不要になる効果があ
る。
【図１】本発明の実施例の構成を示すブロック図。
【図２】本発明の実施例の説明に用いる符号例を示す
図。
図。
【図３】本発明の実施例のメモリ１０９の内容を示す
図。
図。
１０１ 可変長符号データの入力端子 １０２ 固定長符号データの入力端子 １０３ 並列入力直列出力のシフトレジスタ １０４ 直列入力並列出力のシフトレジスタ １０５ セレクタ １０６ カウンタ １０７ 比較器 １０８ 比較器１０７の出力信号 １０９ レジスタ １１０ メモリ １１１ 可変長符号データ １１２ 符号長データ １１３ 次に出現確率の高い固定長符号データ １１４ ビットシフト制御フラグ １１５ レジスタ １１６ レジスタ １１７ 可変長符号データの出力端子 １１８ 符号長データの出力端子 １１９ レジスタ １２０ 固定長符号データの出力端子
Claims (1)
- 【請求項１】 固定長符号データをアドレスとする番地
に前記固定長符号データに対応する可変長符号データと
前記可変長符号データに対応する符号長データを格納し
たメモリテーブルを備えた符号化装置において、 符号化すべき第１の可変長符号データを順次シフトして
保持するシフトレジスタと、 前記メモリテーブルから符号長の短いものから順に第２
の可変長符号データを読み出す手段と、 前記メモリテーブルから読み出す可変長符号データの符
号長が大きくなったとき前記シフトレジスタの第１の可
変長符号データをシフトする手段と、 第１の可変長符号データと第２の可変長符号データをパ
ターン比較するデータパターン比較手段と、 データパターンが一致したときの前記メモリテーブルの
アドレスを出力する手段と、 符号化すべき固定長符号データを前記メモリテーブルの
アドレスに供給する手段と、 前記メモリテーブルから読み出される第２の可変長符号
と前記符号長データを出力する手段とを備えたことを特
徴とする符号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31887792A JPH06164417A (ja) | 1992-11-27 | 1992-11-27 | 符号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31887792A JPH06164417A (ja) | 1992-11-27 | 1992-11-27 | 符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164417A true JPH06164417A (ja) | 1994-06-10 |
Family
ID=18103964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31887792A Pending JPH06164417A (ja) | 1992-11-27 | 1992-11-27 | 符号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901250A (en) * | 1994-07-13 | 1999-05-04 | Matsushita Electric Industrial Co., Ltd. | Digital coding apparatus and digital coding/decoding apparatus |
| CN1306711C (zh) * | 1996-06-19 | 2007-03-21 | 松下电器产业株式会社 | 可变长度代码译码装置以及译码方法 |
-
1992
- 1992-11-27 JP JP31887792A patent/JPH06164417A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5901250A (en) * | 1994-07-13 | 1999-05-04 | Matsushita Electric Industrial Co., Ltd. | Digital coding apparatus and digital coding/decoding apparatus |
| CN1306711C (zh) * | 1996-06-19 | 2007-03-21 | 松下电器产业株式会社 | 可变长度代码译码装置以及译码方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5173695A (en) | High-speed flexible variable-length-code decoder | |
| US3675211A (en) | Data compaction using modified variable-length coding | |
| JP2986076B2 (ja) | データを圧縮及び圧縮解除するための方法及び装置 | |
| EP0577330B1 (en) | Improved variable length decoder | |
| Ranganathan et al. | High-speed VLSI designs for Lempel-Ziv-based data compression | |
| JP3136796B2 (ja) | 可変長符号デコーダ | |
| JPH0799812B2 (ja) | 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置 | |
| US4044347A (en) | Variable-length to fixed-length conversion of minimum-redundancy codes | |
| EP0546863A2 (en) | Data compression apparatus | |
| JP2007508653A (ja) | 高速テーブルルックアップ用メモリおよび低消費電力機構 | |
| WO1993003548A1 (en) | Method and apparatus for the compression and decompression of data using lempel-ziv based techniques | |
| US5113516A (en) | Data repacker having controlled feedback shifters and registers for changing data format | |
| JPH05276052A (ja) | ハフマンコードワードをデコードする方法及び装置 | |
| JPH0479421A (ja) | 可変長符号化装置および可変長復号化装置 | |
| US5648775A (en) | High speed variable length code decoding apparatus | |
| JPH06164417A (ja) | 符号化装置 | |
| Bassiouni et al. | Efficient decoding of compressed data | |
| Henriques et al. | A parallel architecture for data compression | |
| JPH03179562A (ja) | データ記録装置及びデータ編集方法 | |
| EP0499225B1 (en) | Variable-length code decoding device | |
| JP3229690B2 (ja) | 可変長符号復号器 | |
| Lee et al. | A generalized prediction method for modified memory-based high throughput VLC decoder design | |
| JPH09284142A (ja) | 可変長復号化装置 | |
| Lee et al. | A memory-based architecture for very-high-throughput variable length codec design | |
| JP3389389B2 (ja) | 可変長コード復号化装置 |