JPH0799812B2

JPH0799812B2 - 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置

Info

Publication number: JPH0799812B2
Application number: JP2073493A
Authority: JP
Inventors: 洋藤原; 俊文坂口; 明男嶋津; ミンヤンクン; ティンサンミン; フウツオウコウ
Original assignee: 株式会社グラフイックス・コミュニケーション・テクノロジーズ
Priority date: 1990-03-26
Filing date: 1990-03-26
Publication date: 1995-10-25
Anticipated expiration: 2010-10-25
Also published as: JPH03274920A; US5436626A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ハードウエアによるディジタル処理によって
信号を符号化処理する信号符号化装置、また、ハードウ
エアによるディジタル処理によって信号を復号化処理す
る信号復号化装置、更には、ハードウエアによるディジ
タル処理によって信号を符号化すると同時に、復号化処
理する信号符号化復号化装置に関するものである。

［従来の技術］この種の装置では、一般に冗長性に富んでいる情報、例
えば画像情報や音声情報は、その量が元の情報を保持し
つつ符号化処理によって圧縮されるようになっている。
圧縮によって情報量は元のそれに比し相当少なくなされ
ていることから、したがって、通信回線上を伝送される
場合には符号化されない場合に比しより高速に伝送され
得、また、記憶される場合は記憶容量少なくして記憶さ
れ得るものとなっている。ところで、符号化圧縮の方法
として、個々の情報を固定長符号に変換することなく、
発生頻度大の情報にはデータ長が短い符号を、また、発
生頻度小の情報にはデータ長が長い符号を割当てる、と
いった可変長符号化方法が従来より知られ、また、実際
に実用化されているが現状である。

［発明が解決しようとする課題］しかしながら、可変長符号化方法は情報量圧縮の観点か
らすれば極めて有効であるも、その反面、符号長が個々
の情報によって異なっていることから、情報の符号化と
その復号化には複雑な処理が要されるものとなってい
る。情報を符号化圧縮するには、以下のような処理が要
されるようになっている。

（１）入力データの読み込み（２）符号化変換テーブルを参照しての符号化データの
読み込み（３）符号長テーブルを参照しての符号長の決定（４）符号長に応じた符号化データのシフト処理（５）符号化データ列の更新（既に蓄積されている符号
化データ列へのシフト処理済符号化データの追加による
更新）また、受信された符号化データを復号化するに際して
は、以下のような処理が要されるものとなっている。

（１）受信データｊ（X₁X₂X₃…X_Nj:N_jビット構成）の読
み込み（２）最初に読み込まれたビットX₁の状態に応じての該
当復号化データ群の検索・読み出し（ビットX₁の状態が
“0"か、“1"かに応じて第１ビットがその値に該当して
いる全復号化データM_j1個の、候補データとしての検索
・読み出し）（３）候補データM_j1個よりなる復号化データ群からの
ビットX₂の状態による該当復号化データ群の検索・読み
出し（第２ビットがビットX₂の状態に該当している全復
号化データM_j2個の、候補データM_j1個よりなる復号化デ
ータ群からの候補としての検索・読み出し）（４）候補データM_j2個よりなる復号化データ群からの
ビットX₃の状態による該当復号化データ群の検索・読み
出し（第３ビットがビットX₃の状態に該当している全復
号化データM_j3個の、候補データM_j2個よりなる復号化デ
ータ群からの候補としての検索・読み出し）（５）以下、N_j回まで同様な処理を繰返し以上のように復号化処理においては、N_j回まで同様な処
理が行なわれるが、各処理ステップで、検索処理が要さ
れることから、全体としての処理量は極めて膨大になる
ことが判る。符号化データとして、可変長、固定長のも
のが混在している場合には、それの復号化処理はより一
層複雑なものとなっているわけである。

以上からも判るように、これまでの可変長符号化・復号
化処理方法による場合は、ビット単位に処理が行なわれ
ていることから、符号化・復号化処理を高速に行ない得
ないものとなっている。

本発明の目的は、順次所定順に入力される固定長被符号
化入力データ各々に対する符号化規則が直接間接に予め
知れている場合に、それら入力データを固定長符号を含
む可変長符号として符号化処理し得る信号符号化装置を
供するにある。

また、本発明の他の目的は、固定長被符号化入力データ
と過去の処理来歴とに基づき、順次所定順に入力される
固定長被符号化入力データ各々に対する符号化規則を決
定しつつ、被符号化入力データを固定長符号を含む可変
長符号として符号化処理し得る信号符号化装置を供する
にある。

更に、本発明の他の目的は、順次所定順に入力される、
固定長符号を含む可変長符号からなる被復号化入力デー
タ列に対する復号化規則が直接間接に予め知れている場
合に、その被復号化入力データ列を１種類以上の復号化
規則に基づき固定長の復号化データに復号化処理し得る
信号復号化装置を供するにある。

更にまた、他の目的は、現に復号化されているデータと
過去の処理来歴とに基づき、順次入力される被復号化入
力データ列に対する復号化規則を決定しつつ、その被復
号化入力データ列を復号化処理し得る信号復号化装置を
供するにある。

更に本発明の他の目的としては、被符号化入力データを
固定長符号を含む可変長符号に符号化処理し得るととも
に、固定長符号を含む可変長符号としての被復号化デー
タを復号化処理し得る信号符号化復号化装置を供するに
ある。

［課題を解決するための手段］上記目的は、2^Nビット長のデータ入力ポート、２×2^Nビ
ット長のデータ出力ポートおよびＮビット長のシフト値
入力ポートよりなるシフト制御手段と、被符号化入力デ
ータに対して一意的に定まる可変長符号を出力する、符
号化規則対応の可変長符号データ変換手段と、被符号化
入力データに対して一意的に定まるの可変長符号データ
長Ｎビットを出力する、符号化規則対応の可変長符号デ
ータ長出力手段と、可変長符号データ変換手段各々の出
力から何れか１つを選択する可変長符号データ選択手段
と、可変長符号データ長出力手段各々の出力から何れか
１つを選択する可変長符号データ長選択手段と、該デー
タ長選択手段からの可変長符号データ長が入力される度
に、該データ長を１クロックサイクル毎に加算蓄積する
加算蓄積手段とを少なくとも具備せしめることで達成さ
れる。

また、他の目的は、２種類以上の符号化規則に基づいて
被符号化入力データが符号化されるものとして、上記構
成に更に、１クロックサイクル毎に更新可能とされる状
態レジスタと、この状態レジスタの内容と被符号化入力
データに対して一意的に定まる選択制御出力を１クロッ
クサイクル毎に可変長符号データ選択手段および可変長
符号データ長選択手段に出力し、次クロックサイクルで
の遷移状態を１クロックサイクル毎にその状態レジスタ
に出力する状態遷移制御手段とを具備せしめることで達
成される。

更に、他の目的は、２×2^Nビット長のデータ入力ポー
ト、2^Nビット長のデータ出力ポートおよびＮビット長の
シフト値入力ポートからなるシフト制御手段と、可変長
符号入力データに対して一意的に定まる固定長復号化デ
ータを出力する、復号化規則対応の可変長符号信号化デ
ータ変換手段と、可変長符号入力データに対して一意的
に定まる可変長符号データ長を出力する、復号化規則対
応の可変長符号データ長出力手段と、可変長符号復号化
データ変換手段各々の出力から何れか１つを選択する復
号化データ選択手段と、可変長符号データ長出力手段各
々の出力から何れか１つを選択する可変長符号データ長
選択手段と、データ長選択手段からの可変長符号データ
長が入力される度に、そのデータ長を１クロックサイク
ル毎に加算蓄積する加算蓄積手段とを少なくとも具備せ
しめることで達成される。

更にまた、他の目的は、信号化処理に関する上記構成に
更に、１クロックサイクル毎に更新可能とされる状態レ
ジスタと、この状態レジスタの内容と復号化データ選択
手段からの複合化データに対して一意的に定まる選択制
御出力を１クロックサイクル毎に可変長符号データ長出
力手段および可変長符号復号化データ変換手段を出力
し、次クロックサイクルでの遷移状態を１クロックサイ
クル毎に上記状態レジスタに出力する状態遷移制御手段
とを少なくとも具備せしめることで達成される。

更には、他の目的は、上記信号符号化処理を行なう要部
構成と、同じく信号復号化処理を行なう要部構成とを少
なくとも具備せしめることで達成される。

［作用］順次所定順に入力される固定長被符号化入力データ各々
に対する符号化規則が直接間接に予め知れている場合、
あるいは状態遷移制御手段によって固定長被符号化入力
データと過去の処理来歴とに基づき、順次所定順に入力
される固定長被符号化入力データ各々に対する符号化規
則が決定される場合には、その符号化規則に基づき固定
長被符号化入力データが符号化されるようにすればよい
ものである。即ち、固定長被符号化入力データをアドレ
スとして、符号化規則対応の可変長符号データ変換手段
各々より読み出された可変長符号データの中から、可変
長符号データ選択手段によってその符号化規則対応のも
のを選択すると同時に、符号化規則対応の可変長符号デ
ータ長出力手段各々より読み出された可変長符号データ
長の中から、可変長符号データ長選択手段によってその
符号化規則対応のものを選択すればよいものである。も
しも、固定長被符号化入力データが固定長符号に符号化
される必要がある場合には、その符号化規則対応の可変
長符号データ変換手段には固定長被符号化入力データそ
のものを、また、同じく可変長符号データ長出力手段に
はその固定長符号化入力データのデータ長を予め記憶せ
しめておくことも考えられるが、状態遷移制御手段で決
定された符号化規則に基づき、その状態遷移制御手段か
ら固定長符号に対するデータ長が発生される場合には、
可変長符号データ変換手段および可変長符号データ長出
力手段不要として、その固定長符号に対するデータ長ば
かりか、その固定長符号は固定長被符号化入力データと
してそのまま容易に得られるものである。

このようにして、固定長符号を含む可変長符号データは
そのデータ長と対として得られるが、可変長符号データ
長選択手段からの可変長符号データ長に基づき加算蓄積
手段を介しシフト制御手段での、可変長符号データ選択
手段からの可変長符号を所定にシフト制御出力するとと
もに、シフト制御手段からのシフト出力を２つの一時記
憶手段を介し一時記憶手段に転送記憶せしめるようにす
れば、並列／直列変換機能を有したその一時記憶手段に
は、直前の符号化処理で得られた可変長符号データ、あ
るいは固定長符号データに連結して今回での符号化処理
出得られた符号データが記憶せしめられるものである。

一方、符号化処理においては、順次所定順に入力される
被復号化入力データ列に対する符号化規則が直接間接に
予め知られている場合、あるいは状態遷移制御手段によ
って復号化データと過去の処理来歴とに基づき、順次所
定順に入力される被復号化入力データに対する復号化規
則が決定される場合には、その復号化規則に基づきクロ
ックサイクル毎に被復号化入力データ列が復号化される
ようにすればよいものである。即ち、初期状態からの最
初の復号化処理において、その処理で必要とされる復号
化規則が予め知れている場合、その復号化規則に基づい
て先頭の可変長符号入力データ（可変長符号入力データ
全体としてのデータ長は固定長とされるが、一般に不特
定ビット数の後続の可変長符号入力データ部分を含む）
からは復号化処理によって可変長符号データ長と固定長
復号化データが得られるが、この後は、状態遷移制御手
段等によってその復号化データに基づき次の復号化規則
を決定し、また、その可変長データ長に基づき次の復号
化されるべき可変長入力データを所定に更新する、いっ
た具合に復号化処理を繰返し行なうようにすればよいも
のである。もしも、その復号化処理の途中において、被
復号化入力データとして固定長符号が出現する場合に
は、所定に発生されるデータ長をその固定長符号に対す
るデータ長として得るとともに、その固定長符号そのも
のが出現するような場合には、適当に発生された固定長
の可変長データ長をそのままその可変長符号入力データ
についてのデータ長として得るとともに、その可変長符
号入力データをそのまま復号化データとして得るように
すればよいものである。

また、上記したような符号化処理機能と復号化処理機能
とが同一装置内に具備せしめられる場合は、被符号化入
力データを固定長符号を含む可変長符号に高速に符号化
処理し得るばかりか、固定長符号を含む可変長符号とし
ての被復号化データを高速に復号化処理し得るものであ
る。

［実施例］以下、本発明を第１図から第17図により説明する。

先ず本発明による信号符号化復号化装置の概略的な構成
について説明すれば、第１図はその一例での内部構成を
示したものである。図示のように、本例でのものは、当
然のことながら、符号化・復号化機能が具備されたもの
として構成されているが、何れか一方の機能のみが具備
された信号符号化装置、または信号復号化装置として構
成することも可能である。本例での信号符号化復号化装
置１による場合、外部からの入力信号（通常、アナログ
信号）10に対しては、先ず前処理として信号入力処理部
２でノイズ除去等の処理が行なわれ、この処理済の入力
信号10、即ち、処理後入力信号14は次に各種変換機能
（A/D変換、周波数変換機能等）が具備された信号変換
部３で、例えば８ビット単位にディジタル変換されるよ
うになっている。信号変換部３から出力されたデータ
は、（被符号化）入力データ15として信号符号化部４で
所定に符号化圧縮され内部に一時的に保持されるが、送
信制御部５より送信データ要求信号21がある度に、送信
データ16として送信制御部５に入力され、更に送信制御
部５からは送信信号12が外部装置（図示されていない対
向装置）に対し、あるCCITT規格に準拠した可変長フレ
ームフォーマット型式（フレーム上のデータチャンネル
には、一般に可変長符号データや固定長符号データが混
在した状態で割り付けされている）として出力されるよ
うになっている。一方、その外部装置からの被復号化デ
ータとしての受信信号13は、同じく可変長フレームフォ
ーマット型式として受信制御部９で受信されたうえその
内部に一時的に保持されるが、信号復号部８より受信デ
ータ要求信号20がある度に、受信データ19として信号復
号化部８で所定に復号化伸長された後は、（復号化）出
力データ18として信号逆変換部（信号変換部３での機能
とは逆の変換機能を具備）７で逆変換信号17に変換さ
れ、更に信号出力処理部６を介し外部に出力信号11とし
て出力され、所定に処理されるようになっている。

以上のように、信号符号化部および信号復号化部は本発
明に直接係るものとされているが、第２図は一例でその
信号符号化部の一般的な内部構成を示したものである。
図示のように、例えば８ビット単位の（被符号化）入力
データ15は、例えば８ビット単位にクロック信号22に同
期して入力データレジスタ23に順次一時的に記憶された
後は、入力データレジスタ出力27として符号化制御ユニ
ット24にデータ種別判定用として与えられる他、データ
種別対応の可変長符号語長テーブル（＃１〜＃Ｎ）25お
よび可変長符号化データテーブル（＃１〜＃Ｎ）26には
読み出しアドレスとして、符号化データ選択回路31に対
してはまた、被選択入力データとして直接それぞれ与え
られるようになっている。符号化制御ユニット24につい
ては詳細に後述するところであるが、符号化制御ユニッ
ト24にはそれまでの処理来歴に基づく状態が記憶されて
おり、次に如何なる符号化規則に基づいて入力データ15
を可変長符号化、あるいは固定長符号化する必要がある
かが、入力データレジスタ出力27の内容から判断される
ようになっている。この判断結果に基づき符号化データ
選択信号29、あるいは固定符号語長データ28が出力さ
れ、これら信号29,28によって語長選択回路30および符
号化データ選択回路31は所定に制御されているものであ
る。即ち、入力データレジスタ出力27内容より入力デー
タ15がある符号化規則に基づき可変長符号化される必要
があると判断された場合には、符号化データ選択信号29
によって語長選択回路30では、複数の可変長符号語長テ
ーブル25各々から同時に読み出された語長データ（＃１
〜＃Ｎ）40のうちから、その符号化規則に応じたものを
送信語長データ33として選択出力する一方では、符号化
データ選択回路31では、複数の可変長符号化データテー
ブル26各々から同時に読み出された符号化データ（＃１
〜＃Ｎ）41のうちから、その符号化規則に応じたもの送
信符号化データ34として選択出力しているものである。
尤も、語長データ（＃１〜＃Ｎ）40、符号化データ（＃
１〜＃Ｎ）41各々についてそのワイヤードオアを図るべ
く、符号化データ選択信号29を出力インピーダンス制御
信号として、可変長符号語長テーブル25および可変長符
号化データテーブル26に作用せしめる場合には、語長選
択回路30および符号化データ選択回路31は不要とされ
る。このような事情は後述する復号化処理でも同様とな
っている。しかしながら、入力データレジスタ出力27内
容より入力データ15が固定長符号化される必要があると
判断された場合は、語長選択回路30からは固定符号語長
データ28がそのまま送信語長データ33として選択出力さ
れる一方では、符号化データ選択回路31からは入力デー
タレジスタ出力27そのものが送信符号化データ34として
選択出力されているものである。ここで、入力データレ
ジスタ出力27である（被符号化）入力データ15が、ある
符号化規則に基づいて如何に一般的に符号化されるかに
ついて説明すれば、第３図にその例を示すところであ
る。図示のように、符号化データは対としての語長（デ
ータ長）とともに示されているが、これより判るように
入力データａ〜ｈ各々に対しては、その値が小さい程に
語長が短い符号化データが割当てられるようになってい
る。換言すれば、その値が大きい程に語長が長い符号化
データが割り付けされるようになっているものである。
例えば入力データａにその例を採れば、本来“0000000
0"であったものが“00"に符号化圧縮され、したがっ
て、語長は“010"、即ち、２ビット長として表わされる
ようになっている。原則的には以上のようにして各種の
符号化が行なわれているわけであるが、場合によって
は、被符号化入力データは符号化されることなく、その
入力データそのものが符号化データとして、即ち、固定
長符号化データとして得られるようになっている。した
がって、固定長符号化データに対するデータ（語）長は
８ビットとなる。

さて、再び説明を第２図に戻せば、以上のようにして送
信語長データ33および送信符号化データ34が得られる
が、これらデータに基づいては送信データ生成回路32で
送信制御部５への送信データ16が生成されるが、これに
ついては後述するところである。

第４図は符号化制御ユニットの一例での内部構成を示し
たものである。本例での符号化制御ユニット24は、現時
点での符号化状態を記憶している状態レジスタ（Ａ
（ｉ））37と、符号化状態遷移論理回路（Ａ（ｉ＋
１））35と、符号化制御出力回路（Ｂ（ｉ））36とから
構成されたものとなっている。符号化状態遷移論理回路
（Ａ（ｉ＋１））35では、現時点での符号化状態を表し
ている現状態符号39と、新たに入力される入力データレ
ジスタ出力27内容とから、一意的に次状態符号38を次符
号化規則として状態レジスタ37に出力するようになって
いる。その状態はクロック信号22の１クロックサイクル
毎の終了時点で更新可とされているが、これが次の状態
として状態レジスタ（Ａ（ｉ））37に記憶されるもので
ある。符号可状態遷移論理回路（Ａ（ｉ＋１））35と同
様にして、符号可制御出力回路（Ｂ（ｉ））36ではま
た、現状態符号39と入力データレジスタ出力37内容とか
ら一意的に制御出力信号を発生されるようになってい
る。即ち、既に述べたところの符号化データ選択信号2
9、固定符号語長データ28が制御出力信号として得られ
るものである。因みに、ここで、次の時点での符号化状
態Ａ（ｉ＋１）、現時点での制御出力状態Ｂ（ｉ）を式
で示せば、以下のようである。

Ａ（ｉ＋１）＝Ａ｛Ｄ（ｉ）,A（ｉ）｝ ……（１）Ｂ（ｉ）＝Ｂ｛Ｄ（ｉ）,A（ｉ）｝ ……（２）但し、Ａ（ｉ）は現時点での符号化状態を、Ｄ（ｉ）は
現時点での入力データレジスタ出力37内容をそれぞれ示
す。

以上のように、Ａ（ｉ＋１）,B（ｉ）はともにＤ
（ｉ）,A（ｉ）の関数となっていることが判る。

第５図はその状態遷移動作の具体例を示したものであ
る。ここで発生すべき符号化データ例としては、本例で
は、ある３つの連続クロックサイクル１−1,1,1＋１で
のものが想定されており、クロックサイクル１−１の時
にデータ群＃２に所属するデータD₂₁が、また、クロッ
クサイクル1,1＋１各々の時には、ともにデータ群＃５
に所属するデータD₅₄,D₅₂が連続的に入力データレジス
タ23より入力される場合が想定されたものとなってい
る。図示のように、クロックサイクル１−１の時には、
Ａ（ｉ）はデータ群＃２が入力されるを待っている状態
になっている。この時にデータ群＃２に所属するデータ
D₂₁が入力されれば、これに対応した符号化データ（＃
２）41が自動的に符号化データ選択回路31から得られる
べく、制御出力Ｂ（ｉ）としての符号化データ選択信号
29の内容は、可変長符号化データテーブル（＃２）26を
選択するような値を出力するようになっている。その際
同時に、その符号化データ選択信号29によっては、語長
データ（＃２）40が自動的に語長選択回路30から得られ
るべく制御されているものである。その後は、データ群
＃５に所属するデータD₅₄が入力されるのを待つように
して、以下同様にして動作するものである。このよう
に、所定にＡ（ｉ＋１）,B（ｉ）を予め実行するための
論理回路が符号化状態遷移論理回路35、符号化制御出力
回路36に設けられたものとなっている。因みに、第５図
に注記されているデータ群＃１〜＃Ｎ各々を構成するデ
ータについて説明すれば、例えばデータ群＃１は、存在
の可能性があるk1種類のデータD₁₁〜D_1k1よりなるもの
となっている。即ち、データD₁₁〜D_1k1各々が８ビット
データであるとすれば、k1の値は256（＝2⁸）以下の値
をとるようになっている。このような事情は他のデータ
群＃２〜＃５についても、また、後述するデータ群（第
13図参照のこと）においても同様である。

さて、再び第２図に戻り図中の送信データ生成回路32に
ついて詳細に説明すれば、第６図はその一例で具体的構
成を示したものである。図示のように、本例での送信デ
ータ生成回路32は、クロスバシフト制御回路42、加算器
43、加算器ラッチ44、キャリー信号ラッチ45、理論和回
路46、データセレクタ（＃１）47、データセレクタ（＃
２）48、送信データ上位ラッチ49、送信データ下位ラッ
チ50、送信データセット制御回路57および並列／直列変
換レジスタ（既述の一時記憶手段に相当）56とから構成
されたものとなっている。本例においては、例として送
信符号化データ34は不要ビットも含めてそのデータ長が
８ビットとされ、したがって、送信語長データ33として
は３ビットで十分となっている。

さて、具体的に動作について説明すれば、送信符号化デ
ータ34は送信語長データ33とともにクロック信号22周期
で得られるが、加算器43では加算器ラッチ44とともに、
その送信符号化データ34についての送信語長データ33が
１クロックサイクル毎に加算蓄積されており、その蓄積
値、即ち、加算器ラッチ44の出力値に応じて、クロスバ
シフト制御回路42からはそのクロスバ出力53がシフト制
御された状態で出力されるようになっている。加算器43
は３ビット加算器として機能しているが、その加算結果
が“1000"（10進表示での８に相当）以上となれば、い
わゆるオーバーフローし、その際に加算器43から発生さ
れるキャリー信号51は、クロック信号22に同期してキャ
リー信号ラッチ45に記憶されるようになっている。キャ
リーラッチ信号76はクロック信号22とともに送信データ
セット制御回路57へ送られ、これにより送信データセッ
ト制御回路57からは送信データセット信号52が並列／直
列変換レジスタ（本例では８ビット容量）56に送出され
るようになっている。また、同時に加算器43からキャリ
ー信号51が発生された場合には、次のクロックサイクル
で送信データ上位ラッチ（本例では８ビット容量）49の
内容が送信データ下位ラッチ（本例では８ビット容量）
48の内容に更新されるべく、また、下位ラッチ48の記憶
内容としては全て“0"がセットされるべく、キャリーラ
ッチ信号76によってデータセレクタ（＃１）47、データ
セレクタ（＃２）48各々が同時に制御されるようになっ
ている。ところで、クロスバ出力53は16ビット長とさ
れ、入力としての送信符号化データ34のそれの２倍の長
さをもっているが、クロスバ出力53の内容は、８ビット
長の送信符号化データ34を、加算器ラッチ44出力をシフ
トデータ（S₀〜S₂）として、クロスバ出力53でのMSB側
からその分LSB側にシフトせしめられた状態として得ら
れるようになっている。

ここで、クロスバシフト制御回路42のその機能を第７図
および第８図により説明すれば、第７図に示す例では、
シフトデータ（S₀〜S₂）として“101"、即ち、５ビット
分のシフト量がクロスバシフト制御回路に与えられてい
ることから、クロスバシフト制御回路への８ビット並列
データ入力X₇〜X₀は、そのMSBがクロスバ出力Y₁₅〜Y₀に
おけるMSB側に偏寄された状態から、５ビット分LSB側に
シフトせしめられた状態として得られるようになってい
る。また、第８図はビットS₀〜S₂から構成されるシフト
データSi（ｉ＝０〜７）各々に対し、クロスバ出力Y₁₅
〜Y₀中の如何なるビット位置に並列データ入力X₇〜X₀が
出現するかを示したものである。これについては明らか
であるので、これ以上の説明は時に要しない。

以上のようにして、クロスバシフト制御回路42からはシ
フトされた送信符号化データ34がクロスバ出力53として
得られるが、このクロスバ出力53は、次に16ビット論理
和演算を行なう論理和回路46において、送信データ上位
／下位ラッチ49,50に既に記憶されている内容とビット
対応論理和されるようになっている。この論理和演算に
よって得られる16ビット論理和結果は、そのMSB側８ビ
ットがクロック信号22に同期して送信データ上位ラッチ
49に、また、そのLSB側８ビットは送信データ下位ラッ
チ50にラッチされるが、この結果としてクロスバシフト
制御回路42への送信符号化データ34は、送信データ上位
／下位ラッチ49,50に既にラッチされている送信データ
の直後に引き続いてラッチされ得るものである。

第９図は送信データ生成回路32での一連の処理動作を示
したものである。本例では送信符号化データ34がクロッ
クサイクル１〜５各々で３ビットデータ（a₁〜a₃）、４
ビットデータ（b₁〜b₄）、６ビットデータ（c₁〜c₆）、
３ビットデータ（d₁〜d₃）、４ビットデータ（e₁〜e₄）
として入力された場合に、加算器43出力、送信データ上
位ラッチ49内容、送信データ下位ラッチ50内容、並列／
直列変換レジスタ56内容が如何に変化するかを示したも
のである。図示のように、キャリー信号51が発生（ON）
した場合には、次クロックサイクルで送信データ下位ラ
ッチ50の内容は上位ラッチ49に転送記憶されると同時
に、上位ラッチ49の内容はまた、最終段の並列／直列変
換レジスタ56に転送記憶されていることが判る。

再び第６図に戻り説明すれば、送信制御部５からの送信
データ要求信号21があった場合、送信データセット制御
回路57からは並列／直列モード切替信号58が並列／直列
変換レジスタ56に送出され、この結果として、並列／直
列変換レジスタ56に記憶されている送信データは、直列
状態の送信データ16として送信制御部５に送り出される
ものとなっている。

以上、本発明に係る符号化処理について説明した。次に
その逆処理、即ち、復号化処理について説明すれば、第
10図は第１図に示されている信号復号化部の一例で一般
的な内部構成を示したものである。信号復号化部８で
は、信号復号化部８から受信データ要求信号20が送出さ
れる度に、これに対する応答としての、受信制御部９か
らの直列状態の受信データ19を取り込み、復号化処理を
順次行なうようになっているが、図示のように、その概
要構成は信号符号化部４に一部を除き類似したものとな
っている。即ち、信号復号化部８は図示のように、受信
データ19としての被復号化入力データ列より、単位とし
ての被復号化入力データをその先頭ビットを最上位ビッ
トとして抽出する受信データ抽出回路60と、この抽出後
受信データ70が入力された際に、その入力パターンに応
じて決められた制御出力を出力する復号化制御ユニット
61と、同じくその入力パターンに応じて予め決められた
出力パターンを出力する可変長符号復号化語長テーブル
（＃１〜＃Ｎ）62と、可変長符号復号化データテーブル
（＃１〜＃Ｎ）63と、受信符号の語長データ（＃１〜＃
Ｎ）102を選択する語長選択回路64と、受信符号の復号
化データ（＃１〜＃Ｎ）103を選択する復号化データ選
択回路65と、選択された受信復号化データ69をクロック
信号22に同期して一時記憶する出力データレジスタ66と
から構成されたものとなっている。

その動作について説明すれば、復号化制御ユニット61で
は過去の処理来歴に基づく状態を記憶しており、次に如
何なる種類の可変長符号、あるいは、固定長符号が受信
されるかが、元に復号化されている受信復号化データ69
から判断されるようになっている。その判断結果とし
て、復号化制御ユニット61からは復号化データ選択信号
68と、固定符号語長データ67とが出力されるものとなっ
ている。可変長符号復号化語長テーブル（＃１〜＃Ｎ）
62には各々種類の異なる可変長符号のデータ長が記憶さ
れており、入力パターンをアドレスとして語長データ
（＃１〜＃Ｎ）102が同時に出力されるようになってい
る。また、可変長符号復号化データテーブル（＃１〜＃
Ｎ）63からも同様にして、復号化データ（＃１〜＃Ｎ）
103が同時に出力されるようになっている。これら同時
に出力されているテーブル出力の中から、選択すべき語
長データ102および復号化データ103各々を選択させるも
のが復号化データ信号68なわけである。尤も、復号化制
御ユニット61で固定長符号が受信されると判断された場
合には、固定符号語長データ67はそのまま語長選択回路
64を介し受信語長として得られる一方、抽出後受信デー
タ70はそのまま復号化データ選択回路65より受信復号化
データ69として得られるものとなっている。ここで、固
定長符号を含む可変長符号が如何に復号化されるかにつ
いて説明すれば、第11図は一例での語長テーブルと復号
化データテーブルを示したものである。例えば、図のよ
うに先頭ビットから“00"という符号パターンは、残り
の６ビットの内容とは無関係に“00000000"に、即ち、
符号化前の固定長データａに復号化されたうえ後続の処
理系に送られるようになっている。

次に、復号化制御ユニット61の詳細について第12図によ
り説明すれば、本ユニットは、現時点での復号化状態を
記憶している状態レジスタＡ′（ｉ）72と、復号化状態
遷移論理回路Ａ′（ｉ＋１）75と、復号化制御出力回路
Ｂ′（ｉ）71とから構成されたものとなっている。この
状態遷移制御系は第４図に示されている符号化制御ユニ
ット24と同様にして、以下の原理に基づいて動作するも
のとなっている。

Ａ′（ｉ＋１）＝Ａ′｛Ｄ′（ｉ）,A′（ｉ）｝ ……
（３）Ｂ′（ｉ）＝Ｂ′｛Ｄ′（ｉ）,A′（ｉ）｝……（４）但し、Ａ′（ｉ）は現時点での復号化状態を、Ａ′（ｉ
＋１）は次の時点での復号化状態を、Ｂ′（ｉ）は現時
点での制御出力状態を、Ｄ′（ｉ）は現時点での入力、
即ち、受信符号化データ69をそれぞれ示す。

更に、この状態遷移制御系での動作を第13図により説明
すれば、本例では受信、復号化されるデータ列として
は、本例では、ある３つの連続クロックサイクル１′−
1,1′,1′＋１でのものが想定されており、クロックサ
イクル１′−１の時にデータ群＃２に所属するデータ
Ｄ′₂₁が、また、クロックサイクル1,1＋１各々の時に
は、ともにデータ群＃５に所属するデータＤ′₅₄,D′₅₂
が入力された場合が想定されたものとなっている。図示
のように、基本的動作は第５図でのものと同様となって
いる。

次に再び第10図に戻り、受信データ抽出回路60について
説明すれば、第14図はその一例での構成を示したもので
ある。図示のように、本例での受信データ抽出回路60
は、バレルシフト制御回路82、加算器83、加算器ラッチ
93、キャリー信号ラッチ94、論理和回路98、データセレ
クタ（＃１）84、データセレクタ（＃２）85、受信デー
タ上位ラッチ86、受信データ下位ラッチ84、受信データ
セット制御回路81および直列／並列変換レジスタ80とか
ら構成されたものとなっている。

ここで、符号化処理の場合と同様にして、受信データ19
から直列／並列変換レジスタ80を介し得られる受信デー
タ入力99のデータ長を８ビットとすれば、受信語長デー
タ76は３ビットで十分となっている。さて、加算器ラッ
チ93が付属されている加算器83では、受信復号化データ
69についての、語長選択回路64からの受信語長データ76
が１クロックサイクル毎に加算蓄積されており、その加
算蓄積値、即ち、加算器ラッチ93出力をシフトデータ90
として、バレルシフト制御回路82からは、後述のよう
に、受信データ上位ラッチ出力88および受信エータ下位
ラッチ出力89のうち、連続ビット分のデータが、そのシ
フトデータ90に応じて抽出後受信データ70として出力さ
れるようになっている。加算器83は３ビット加算器とし
て機能しているが、加算結果が10進数で８以上になると
オーバフローしキャリー信号95が発生されるが、このキ
ャリー信号95はクロック信号22に同期してキャリー信号
ラッチ94にサンプリング記憶されるものとなっている。
キャリー信号95が発生された場合には、キャリーラッチ
信号97が、クロック信号22とともに受信データセット制
御回路81へ送られることで、受信データセット制御回路
81からは受信データセット信号92が発生される一方、キ
ャリーラッチ信号97が理論和回路98を介し、データセレ
クタ84,85に入力セレクト信号100として作用すること
で、次クロックサイクルで受信データ上位ラッチ86には
下位ラッチ87内容が更新記憶されると同時に、下位ラッ
チ87には新たな受信データ入力99が記憶されるようにな
っている。ところで、バレルシフト制御回路82で受位デ
ータ上位／下位ラッチ出力88,89を入力（合計16ビッ
ト）として、その半分の連続した８ビットがバレルシフ
ト出力として抽出させており、抽出された８ビットは抽
出後受信データ70として出力されるようになっている。
ここで、バレルシフト制御回路82の機能について第15図
により説明すれば、図示のように、本例では、バレルシ
フト制御回路に16ビットデータX₁₅〜X₀が入力されてい
る状態で、シフトデータS₂〜S₀として“101"、即ち、５
ビットシフトを示すデータが与えられた場合が想定され
たものとなっている。したがって、この場合には、16ビ
ットデータX₁₅〜X₀入力におけるMSBから５ビット分LSB
側にシフトされたビット位置から、連続した８ビットデ
ータX₁₀〜X₃がバレルシフト出力Y₇〜Y₀として得られる
ものである。第16図は８種類のシフトデータSi（S₂〜
S₀）（ｉ＝０〜７）各々に対するバレルシフト出力を示
すが、これについては明らかであるので特に説明は要し
ない。

以上、動作の概略を説明したが、第17図はその受信デー
タ抽出回路60での一連の処理動作を示したものである。
本例では、図示のように、受信データ（単位としての可
変長符号化データや固定長符号化データからなる連続デ
ータ）19としては、３ビットデータ（a₁〜a₃）、４ビッ
トデータ（b₁〜b₄）、６ビットデータ（c₁〜c₆）、３ビ
ットデータ（d₁〜d₃）、４ビットデータ（e₁〜e₄）、２
ビットデータ（f₁〜f₂）、３ビットデータ（g₁〜g₃）、
２ビットデータ（h₁〜h₂）、４ビットデータ（i₁〜i₄）
……がこの順で入力される場合が想定されたものとなっ
ている。以上のデータが順次直列／並列変換レジスタ80
を介し８ビット単位に入力された場合に、加熱器83出
力、受信データ上位ラッチ86内容、受信データ下位ラッ
チ87内容、抽出後受信データ70内容がそれぞれ如何に更
新されるかが示されているわけであるが、これよりキャ
リー信号95が発生（ON）された場合には、次クロックサ
イクルで受信データ下位ラッチ87内容は受信データ上位
ラッチ86に転送記憶されると同時に、直列／並列変換レ
ジスタ80内容は受信データ下位ラッチ87に転送記憶され
ていることが判る。また、受信データ上位／下位ラッチ
86,87内容中、特定の連続８ビットデータは細破線表示
枠内のものとして示されているが、これらデータが抽出
後受信データ70として得られるものであることが判る。
結局、受信データ抽出回路60からは、クロックサイクル
毎に抽出跡受信データ70が得られるが、抽出跡受信デー
タ70の先頭ビットには可変長符号、あるいは固定長符号
の先頭ビットが必ず位置すべく、可変長符号、あるいは
固定長符号が８ビットデータとして順次抽出されている
ものである。なお、図中での表示“×”は、いわゆる
“don′t care"状態を示している。また、初期状態にお
いては、受信データ上位ラッチ86および下位ラッチ87の
中に処理すべき受信データを読み出しておく必要がある
ので、通常処理でのクロックサイクルの前に、イニシャ
ルクロックサイクル1,2各々で受信データセット制御回
路81からは初期セット信号96が出力され、これら初期セ
ット信号96は論理和回路98を介し入力セレクト信号100
としてデータセレクタ84,85に作用するようになってい
る。

なお、以上の説明においては、データ列の処理単位は８
ビットとされているが、取り扱う符号化規則に応じて2^N
ビット単位の処理単位であれば、基本的には同様の処理
が行なえるものとなっている。

以上、説明したように、符号化ユニット、復号化ユニッ
トともに、１クロックサイクルでのデータの符号化、復
号化が可能になり、符号化前のデータを、固定長符号を
含むようにして極めて高速に可変長符号化し得るばかり
か、固定長符号を含む可変長符号データ列を極めて高速
に復号化し得ることになる。

［発明の効果］以上、説明したように、請求項1,4による場合は、順次
所定順に入力される固定長被符号化入力データ各々に対
する符号化規則が直接間接に予め知れている場合に、そ
れら入力データ各々を固定長符号を含む可変長符号とし
て高速に符号化処理し得、また、請求項２〜４による場
合には、固定長被符号化入力データと過去の処理来歴と
に基づき、順次所定順に入力される固定長被符号化入力
データ各々に対する符号化規則を決定しつつ、被符号化
入力データを固定長符号を含む可変長符号として高速に
符号化処理し得ることになる。更に請求項5,8によれ
ば、順次所定順に入力される、固定長符号を含む可変長
符号からなる被復号化入力データ列に対する復号化規則
が直接間接に予め知れている場合に、その被復号化入力
データ列を１種類以上の復号化規則に基づき固定長復号
化データに高速に復号化処理し得ることになる。更にま
た請求項６〜８による場合は、現に復号化されているデ
ータと過去の処理来歴とに基づき、順次入力される被復
号化入力データ列に対する復号化規則を決定しつつ、そ
の被復号化入力データ列を高速に復号化処理し得、請求
項９による場合にはまた、被符号化入力データを固定長
符号を含む可変長符号に高速に符号化処理し得るととも
に、固定長符号を含む可変長符号としての被復号化デー
タを高速に復号化処理し得ることになる。

【図面の簡単な説明】

第１図は、本発明による信号符号化復号化装置の概略的
な一例での内部構成を示す図、第２図は、その要部構成
要素としての信号符号化部の一般的な内部構成を示す
図、第３図は、固定長被符号化データがある符号化規則
に基づいて如何に一般的に符号化されるかを説明するた
めの図、第４図は、信号符号化部の１構成要素としての
符号化制御ユニットの一例での内部構成を示す図、第５
図は、その符号化制御ユニットでの状態遷移動作を説明
するための図、第６図は、信号符号化部の１構成要素と
しての送信データ生成回路の一例での内部構成を示す
図、第７図，第８図は、クロスバシフト制御回路の機能
を説明するための図、第９図は、本発明に係る送信デー
タ生成処理動作を説明するための図、第10図は、本発明
による信号符号化装置のその要部構成要素としての信号
符号化部の一般的な内部構成を示す図、第11図は、一例
での語長テーブルと復号化データテーブルを示す図、第
12図は、信号復号化部の１構成要素としての復号化制御
ユニットの一例での内部構成を示す図、第13図は、復号
化制御ユニットでの状態遷移動作を説明するための図、
第14図は、信号復号化部の１構成要素としての受信デー
タ抽出回路の一例での内部構成を示す図、第15図，第16
図は、バレルシフト制御回路の機能を説明するための
図、第17図は、本発明に係る受信データ抽出処理動作を
説明するための図である。１……信号符号化復号化装置、４……信号符号化部、８
……信号復号化部、23……入力データレジスタ、24……
符号化制御ユニット、25……可変長符号語長テーブル、
26……可変長符号化データテーブル、30……語長選択回
路、31……符号化データ選択回路、32……送信データ生
成回路、35……符号化状態遷移論理回路、36……符号化
制御出力回路、37……状態レジスタ、42……クロスバシ
フト制御回路、43……加算器、44……加算器ラッチ、45
……キャリー信号ラッチ、46……論理和回路、47,48…
…データセレクタ、49……送信データ上位ラッチ、50…
…送信データ下位ラッチ、56……並列／直列変換レジス
タ、57……送信データセット制御回路、60……受信デー
タ抽出回路、61……復号化制御ユニット、62……可変長
符号復号化語長テーブル、63……可変長符号復号化デー
タテーブル、64……語長選択回路、65……復号化データ
選択回路、66……出力データレジスタ、71……復号化制
御出力回路、72……状態レジスタ、75……復号化状態遷
移論理回路、80……直列／並列変換レジスタ、81……受
信データセット制御回路、82……バレルシフト制御回
路、83……加算器、84,85……データセレクタ、86……
受信データ上位ラッチ、87……受信データ下位ラッチ、
93……加算器ラッチ、94……キャリー信号ラッチ、98…
…論理和回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者嶋津明男東京都港区南青山７丁目１番５号コラム南青山６Ｆ株式会社グラフイックス・コミュニケーション・テクノロジーズ内 (72)発明者クンミンヤンアメリカ合衆国ニュージャージー州 07701―7020 レッドバンクニユーマンスプリングスロード 331 (72)発明者ミンティンサンアメリカ合衆国ニュージャージー州 07701―7020 レッドバンクニユーマンスプリングスロード 331 (72)発明者コウフウツオウアメリカ合衆国ニュージャージー州 07701―7020 レッドバンクニユーマンスプリングスロード 331 (56)参考文献特開平２−250434（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】順次所定順に入力される2^N（N:正の整数、
以下同様）ビット単位の固定長被符号化入力データ各々
を、１種類以上の符号化規則に基づき、固定長符号を含
む可変長符号として符号化処理する信号符号化機能を具
備してなる信号符号化装置であって、2^Nビット長のデー
タ入力ポート、２×2^Nビット長のデータ出力ポートおよ
びＮビット長のシフト値入力ポートよりなるシフト制御
手段と、被符号化入力データに対して一意的に定まる可
変長符号を出力する、符号化規則対応の可変長符号デー
タ変換手段と、被符号化入力データに対して一意的に定
まる可変長符号データ長Ｎビットを出力する、符号化規
制対応の可変長符号データ長出力手段と、可変長符号デ
ータ変換手段各々の出力から何れか１つを選択する可変
長符号データ選択手段と、可変長符号データ長出力手段
各々の出力から何れか１つを選択する可変長符号データ
長選択手段と、該データ長選択手段からの可変長符号デ
ータ長が入力される度に、該データ長を１クロックサイ
クル毎に加算蓄積する加算蓄積手段とを少なくとも具備
してなり、可変長符号データ選択手段からの可変長符
号、可変長符号データ長選択手段からの可変長符号デー
タ長をそれぞれシフト制御手段の入力ポート、加算蓄積
手段に入力せしめるとともに、該加算蓄積手段の出力を
シフト制御手段のシフト値入力ポートに入力せしめる一
方、シフト制御手段の出力として、シフト値分だけ上位
からシフトされたビット位置直後から、データ入力ポー
トに入力された可変長符号の最上位ビットから順に可変
長符号データ長分、該可変長符号を得る構成を特徴とす
る信号符号化装置。
【請求項２】順次所定順に入力される2^N（N:正の整数、
以下同様）ビット単位の固定長被符号化入力データ各々
を、２種類以上の符号化規則に基づき、固定長符号を含
む可変長符号として符号化処理する信号符号化機能を具
備してなる信号符号化装置であって、2^Nビット長のデー
タ入力ポート、２×2^Nビット長のデータ出力ポートおよ
びＮビット長のシフト値入力ポートよりなるシフト制御
手段と、被符号化入力データに対して一意的に定まる可
変長符号を出力する、符号化規則対応の可変長符号デー
タ変換手段と、被符号化入力データに対して一意的に定
まる可変長符号データ長Ｎビットを出力する、符号化規
則対応の可変長符号データ長出力手段と、可変長符号デ
ータ変換手段各々の出力から何れか１つを選択する可変
長符号データ選択手段と、可変長符号データ長出力手段
各々の出力から何れか１つを選択する可変長符号データ
長選択手段と、該データ長選択手段からの可変長符号デ
ータ長が入力される度に、該データ長を１クロックサイ
クル毎に加算蓄積する加算蓄積手段と、１クロックサイ
クル毎に更新可能とされる状態レジスタと、該状態レジ
スタの内容と被符号化入力データに対して一意的に定ま
る選択制御出力を１クロックサイクル毎に可変長符号デ
ータ選択手段および可変長符号データ長選択手段に出力
し、次クロックサイクルでの遷移状態を１クロックサイ
クル毎に上記状態レジスタに出力する状態遷移制御手段
とを少なくとも具備してなり、可変長符号データ選択手
段からの可変長符号、可変長符号データ長選択手段から
の可変長符号データ長をそれぞれシフト制御手段の入力
ポート、加算蓄積手段に入力せしめるとともに、該加算
蓄積手段の出力をシフト制御手段のシフト値入力ポート
に入力せしめる一方、シフト制御手段の出力として、シ
フト値分だけ上位からシフトされたビット位置直後か
ら、データ入力ポートに入力された可変長符号の最上位
ビットから順に可変長符号データ長分、該可変長符号を
得る構成を特徴とする信号符号化装置。
【請求項３】請求項２記載の信号符号化装置において、
状態遷移制御手段には固定長符号データ長出力機能を具
備せしめてなり、被符号化入力データが固定長符号に符
号化される際に、状態遷移制御手段より出力される固定
長符号データ長は、可変長符号データ長選択手段よりそ
のまま出力される一方、被符号化入力データは可変長符
号データ選択手段よりそのまま出力される構成の信号符
号化装置。
【請求項４】請求項１〜３の何れかに記載の信号符号化
装置において、２つの2^Nビットの長の一時記憶手段を具
備せしめてなり、シフト制御手段の２×2^Nビット長の出
力データのうち、上位側2^Nビットを一時記憶手段の何れ
か一方に、他方の一時記憶手段には下位側2^Nビットを入
力可能とするとともに、該下位側2^Nビットを入力可能と
した一時記憶手段の出力は上位側2^Nビットを入力可能と
した一時記憶手段に入力可能とし、シフト制御手段の出
力が初期値として２つの一時記憶手段に設定された後に
おいては、加算蓄積手段での加算結果のオーバフロー信
号を１クロックサイクル毎にサンプリング記憶し、該オ
ーバフロー信号が記憶保持されている期間内に、下位側
2^Nビットが入力可能とされた一時記憶手段の出力を、上
記側2^Nビットが入力可能とされた一時記憶手段に転送記
憶せしめる構成の信号符号化装置。
【請求項５】順次所定順に入力される、固定長符号を含
む可変長符号からなる被復号化入力データ列を、１種類
以上の復号化規則に基づき固定長復号化データとして復
号化処理する信号復号化機能を具備してなる信号復号化
装置であって、２×2^Nビット長のデータ入力ポート、2^N
ビット長のデータ出力ポートおよびＮビット長のシフト
値入力ポートからなるシフト制御手段と、可変長符号入
力データに対して一意的に定まる固定長復号化データを
出力する、復号化規則対応の可変長符号復号化データ変
換手段と、可変長符号入力データに対して一意的に定ま
る可変長符号データ長Ｎビットを出力する、復号化規則
対応の可変長符号データ長出力手段と、可変長符号復号
化データ変換手段各々の出力から何れか１つを選択する
復号化データ選択手段と、可変長符号データ長出力手段
各々の出力から何れか１つを選択する可変長符号データ
長選択手段と、該データ長選択手段からの可変長符号デ
ータ長が入力される度に、該データ長を１クロックサイ
クル毎に加算蓄積する加算蓄積手段とを少なくとも具備
してなり、復号化されるべきデータをシフト制御手段の
データ入力ポートに入力し、データ出力ポートを可変長
符号復号化データ変換手段および可変長符号データ長出
力手段に入力し、加算蓄積手段の出力をシフト制御手段
のシフト値入力ポートに入力せしめる構成の信号復号化
装置。
【請求項６】順次所定順に入力される、固定長符号を含
む可変長符号からなる被復号化入力データ列を、２種類
以上の復号化規則に基づき固定長復号化データとして復
号化処理する信号復号化機能を具備してなる信号復号化
装置であって、２×2^Nビット長のデータ入力ポート、2^N
ビット長のデータ出力ポートおよびＮビット長のシフト
値入力ポートからなるシフト制御手段と、可変長符号入
力データに対して一意的に定まる固定長復号化データを
出力する、復号化規則対応の可変長符号復号化データ変
換手段と、可変長符号入力データに対して一意的に定ま
る可変長符号データ長Ｎビットを出力する、復号化規則
対応の可変長符号データ長出力手段と、可変長符号復号
化データ変換手段各々の出力から何れか１つを選択する
復号化データ選択手段と、可変長符号データ長出力手段
各々の出力から何れか１つを選択する可変長符号データ
長選択手段と、該データ長選択手段からの可変長符号デ
ータ長が入力される度に、該データ長を１クロックサイ
クル毎に加算蓄積する加算蓄積手段と、１クロックサイ
クル毎に更新可能とされる状態レジスタと、該状態レジ
スタの内容と復号化データ選択手段からの復号化データ
に対して一意的に定まる選択制御出力を１クロックサイ
クル毎に可変長符号データ長出力手段および可変長符号
復号化データ変換手段に出力し、次クロックサイクルで
の状態遷移を１クロックサイクル毎に上記状態レジスタ
に出力する状態遷移制御手段とを少なくとも具備してな
り、復号化されるべきデータをシフト制御手段のデータ
入力ポートに入力し、データ出力ポートを可変長符号復
号化データ変換手段および可変長符号データ長出力手段
に入力し、加算蓄積手段の出力をシフト制御手段のシフ
ト値入力ポートに入力せしめる構成の信号復号化装置。
【請求項７】請求項６記載の信号復号化装置において、
状態遷移制御手段には固定長符号データ長出力機能を具
備せしめてなり、可変長符号入力データが固定長復号化
データに復号化される際に、状態遷移制御手段より出力
される固定長符号データ長は可変長符号データ長選択手
段よりそのまま出力される一方、可変長符号入力データ
は復号化データ選択手段よりそのまま出力される構成の
信号復号化装置。
【請求項８】請求項５〜７の何れかに記載の信号復号化
装置において、２つの2^Nビット長の一時記憶手段を具備
せしめてなり、一時記憶手段の一方を上位側2^Nビット一
時記憶手段とし、他方を下位側2^Nビットを一時記憶手段
として、下位側2^Nビット一時記憶手段の出力を上位側2^N
ビット一時記憶手段に入力可能とし、上位側2^Nビット一
時記憶手段の出力をシフト制御手段の２×2^Nビット長の
データ入力ポートの上位側2^Nビットに入力し、下位側2^N
ビット一時記憶手段の出力をシフト制御手段の下位側2^N
ビットに入力し、復号化されるべきデータ２×2^Nビット
が２つの2^Nビット一時記憶手段に設定された後において
は、加算蓄積手段の加算結果のオーバフロー信号を１ク
ロックサイクル毎にサンプリング記憶し、該信号の記憶
保持期間内に下位側2^Nビット一時記憶手段の出力を上位
側2^Nビット一時記憶手段に転送記憶せしめ、新たなる復
号化されるべきデータ2^Nビットを下位側2^Nビット一時記
憶手段に転送記憶せしめる構成の信号復号化装置。
【請求項９】請求項４記載の信号符号化装置と、請求項
８記載の信号復号化装置との組合せとしてなる構成の信
号符号化復号化装置。