JPH03274920A - 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ディジタル処理によって信号を符号化、復号
化処理する信号符号化装置に係り、特に画像信号等が高
速に符号化され得、また、符号化された画像信号等が高
速に復号化され得るように構成された信号符号化装置に
関するものである。

［従来の技術］ この種の装置では、一般に冗長性に富んでいる情報、例
えば画像情報や音声情報は、その量が元の情報を保存し
つつ符号化処理によって圧縮されるようになっている。

圧縮によって情報量は元のそれに比し相当少なくされて
いることから、したがって、通信回線上を伝送される場
合には符号化されない場合に比しより高速に伝送され得
、また、記憶される場合は記憶容量少なくして記憶され
得るものとなっている。ところで、符号化圧縮の方法と
して、個々の情報を固定長符号に変換することなく、発
生頻度大の情報にはデータ長が短い符号を、また、発生
頻度小の情報にはデータ長が長い符号を割当てる、とい
った可変長符号化方法か従来より知られ、また、実際に
実用化されているが現状である。

［発明が解決しようとする課題］ しかしながら、可変長符号化方法は情報量圧縮の観点か
らすれば極めて有効であるも、その反面、符号長が個々
の情報によって異なっていることから、情報の符号化と
その復号化には複雑な処理が要されるものとなっている
。情報を符号化圧縮するには、以下のような処理が要さ
れるようになっている。

（１）入力データの読み込み （２）符号化変換テーブルを参照しての符号化データの
読み込み （３）符号長テーブルを参照しての符号長の決定 （４）符号長に応じた符号化データのシフト処理 （５）符号化データ列の更新（既に蓄積されている符号
化データ列へのシフト処理済符号化データの追加による
更新） また、受信された符号化データを復号化するに際しては
、以下のような処理が要されるものとなっている。

（１）受信７−　夕Ｊ（ＸＪＪｓ−Ｘｓｌ：Ｊ　ヒツト
構成）の読み込み （２）最初に読み込まれたビットＸ、の状態に応じての
該当復号化データ群の検索・読み出しくビットＸ□の状
態が“θ″か、“１″かに応じて第１ビットがその値に
該当している全復号化データＭ１１個の、候補データと
しての検索・読み出し） （３）候補データＭ１１個よりなる復号化データ群から
のビットＸ、の状態による該当復号化データ群の検索・
読み出しく第２ビットがビットＸ２の状態に該当してい
る全復号化データＭ、２個の、候補データＭ、１個より
なる復号化データ群からの候補としての検索・読み出し
） （４）候補データＭ１２個よりなる復号化データ群から
のビットＸ３の状態による該当復号化データ群の検索・
読み出しく第３ビットがビットＸ３の状態に該当してい
る全復号化データＭＩａ個の、候補データＭ、２個より
なる復号化データ群からの候補としての検索・読み出し
） （５）以下、Ｎ３回まで同様な処理の繰返し以上のよう
に、復号化処理においては、Ｎ１回まで同様な処理が行
なわれるが、各処理ステップで検索処理が要されること
から、全体としての処理量は極めて膨大になることが判
る。符号化データとして、可変長、固定長のものが混在
している場合には、それの復号化処理はより一層複雑な
ものとなっているわけである。

以上からも判るように、これまでの可変長符号化・復号
化処理方法による場合は、ビット単位に処理が行なわれ
ていることから、符号化・復号化処理を高速に行ない得
ないものとなっている。

本発明の目的は、順次所定順に入力される固定長被符号
化入力データ各々に対する符号化規則が直接間接に予め
知れている場合に、それら入力データを固定長符号を含
む可変長符号として高速に符号化処理し得る信号符号化
装置を供するにある。

また、本発明の他の目的は、固定長被符号化入力データ
と過去の処理来歴とに基つき、順次所定順に入力される
固定長被符号化入力データ各々に対する符号化規則を決
定しつつ、被符号化入力データを固定長符号を含む可変
長符号として高速に符号化処理し得る信号符号化装置を
供するにある。

更に、本発明の他の目的は、順次所定順に人力される、
固定長符号を含む可変長符号からなる被復号仕入力デー
タ列に対する復号化規則が直接間接に予め知れている場
合に、その被復号化入力データ列を１種類以上の復号化
規則に基づき固定長復号化データに高速に復号化処理し
得る信号符号化装置を供するにある。

更にまた、他の目的は、現に復号化されているデータと
過去の処理来歴とに基づき、順次入力される被復号化入
力データ列に対する復号化規則を決定しつつ、その被復
号化入力データ列を高速に復号化処理し得る信号符号化
装置を供するにある）更に本発明の他の目的としては、
被符号化入力データを固定長符号を含む可変長符号に高
速に符号化処理し得るとともに、固定長符号を含む可変
長符号としての被復号化データを高速に復号化処理し得
る信号符号化装置を供するにある。

［課題を解決するための手段］ 上記目的は、２Ｎビット長のデータ入力ポート、２×２
Ｎビット長のデータ出力ポートおよびＮビット長のシフ
ト値入力ポートよりなるシフト制御手段と、被符号化入
力データに対して一意的に定まる可変長符号を出力する
、符号化規則対応の可変長符号データ変換手段と、被符
号化入力データに対して一意的に定まるの可変長符号デ
ータ長Ｎビットを出力する、符号化規則対応の可変長符
号データ長出力手段と、可変長符号データ変換手段各々
の出力から何れか１つを選択する可変長符号データ選択
手段と、可変長符号データ長出力手段各々の出力から何
れか１つを選択する可変長符号データ長選択手段と、該
データ長選択手段からの可変長符号データ長が入力され
る度に、該データ長を１クロックサイクル毎に加算蓄積
する加算蓄積手段とを少なくとも具備せしめることで達
成される。

また、他の目的は、２種類以上の符号化規則に基づいて
被符号化入力データが符号化されるものとして、上記構
成に更に、１クロックサイクル毎に更新可能とされた状
態レジスタと、この状態レジスタの内容と被符号化入力
データに対して一意的に定まる選択制御出力を１クロッ
クサイクル毎に可変長符号データ選択手段および可変長
符号データ長選択手段に出力し、次クロックサイクルで
の遷移状態を１クロックサイクル毎にその状態レジスタ
に出力する状態遷移制御手段とを具備せしめる二とで達
成される。

更に、他の目的は、２×２Ｎビット長のデータ入力ポー
ト、２Ｎビット長のデータ出力ポートおよびＮビット長
のシフト値入力ポートをからなるシフト制御手段と、可
変長符号人力データに対して一意的に定まる固定長復号
化データを出力する、復号化規則対応の可変長符号復号
化データ変換手段と、可変長符号入力データに対して一
意的に定まる、可変長符号データ長Ｎビットを出力する
、可変長符号データ長出力手段と、可変長符号復号化デ
ータ変換手段各々の出力から何れか１つを選択する復号
化データ選択手段と、可変長符号データ長出力手段各々
の出力から何れか１つを選択する可変長符号データ長選
択手段と、データ長選択手段からの可変長符号データ長
が入力される度に、そのデータ長を１クロックサイクル
毎に加算蓄積する加算蓄積手段とを少なくとも具備せし
めることで達成される。

更にまた、他の目的は、復号化処理に関する上記構成に
更に、１クロックサイクル毎に更新可能とされた状態レ
ジスタと、この状態レジスタの内容と復号化データ選択
手段からの復号化データに対して一意的に定まる選択制
御出力を１クロックサイクル毎に可変長符号データ長出
力手段および可変長符号復号化データ変換手段に出力し
、次クロックサイクルでの遷移状態を１クロックサイク
ル毎に上記状態レジスタに出力する状態遷移制御手段と
を少なくとも具備せしめることで達成される。

更には、他の目的は、上記信号符号化処理を行なう要部
構成と、同じく信号復号化処理を行なう要部構成とを少
なくとも具備せしめることで達成される。

［作用］ 順次所定順に入力される固定長被符号化入力データ各々
に対する符号化規則が直接間接に予め知れている場合、
あるいは状態遷移制御手段によって固定長被符号化入力
データと過去の処理来歴とに基づき、順次所定順に入力
される固定長被符号化入力データ各々に対する符号化規
則が決定される場合には、その符号化規則に基づき固定
長被符号化入力データが符号化されるようにすればよい
ものである。即ち、固定長被符号化入力データをアドレ
スとして、規則対応の可変長符号データ変換手段各々よ
り読み出された可変長符号データの中から、可変長符号
データ選択手段によってその符号化規則対応のものを選
択すると同時に、符号化規則対応の可変長符号データ長
出力手段各々より読み出された可変長符号データ長の中
がら、可変長符号データ長選択手段によってその符合化
規則対応のものを選択すればよいものである。もしも、
固定長被符合化入力データが固定長符合に符号化される
必要がある場合には、その符号化規則対応の可変長符号
データ変換手段には固定長被符号化入力データそのもの
を、また、同じく可変長符号データ長出力手段にはその
固定長被符号化入力データのデータ長を予め記憶せしめ
ておくことも考えられるが、選択された符号化規則、あ
るいは状態遷移制御手段で決定された符号化規則に基づ
いて、可変長符号データ変換手段および可変長符号デー
タ長出力手段不要として固定長符号とこれに対するデー
タ長が容易に得られるものである。

このようにして、固定長符号を含む可変長符号データは
そのデータ長と対として得られるか、可変長符号データ
長選択手段からの可変長符号データ長に基づき加算蓄積
手段を介しシフト制御手段での、可変長符号データ選択
手段からの可変長符号を所定にシフト制御出力するとと
もに、シフト制御手段からのシフト出力を２つの一時記
憶手段を介し一時記憶手段に転送記憶せしめるようにす
れば、並列／直列変換機能を有したその一時記憶手段に
は、直前の符号化処理で得られた可変長符号データ、あ
るいは固定長符号データに連続して今回での符号化処理
自得られた符号データが記憶せしめられるものである。

一方、復号化処理においては、順次所定順に入力される
被復号化入力データ列に対する復号化規則が直接間接に
予め知れている場合、あるいは状態遷移制御手段によっ
て復号化データと過去の処理来歴とに基づき、順次所定
順に入力される被復号化入力データに対する復号化規則
が決定される場合には、その復号化規則に基づきクロッ
ク周期で被復号化入力データ列が復号化されるようにす
ればよいものである。即ち、初期状態からの最初の復号
化処理において、その処理で必要とされる復号化規則が
予め知れている場合、その復号化規則に基づいて先頭の
可変長符号入力データ（可変長符号入力データ全体とし
てのデータ長は固定長とされるが、一般に不特定ビット
数の後続の可変長符号入力データ部分を含む）からは復
号化処理によって可変長符号データ長と固定長復号化デ
ータが得られるが、この後は、状態遷移制御手段等によ
ってその復号化データに基づき次の復号化規則を決定し
、また、その可変長データ長に基づき次の復号化される
べき可変長入力データを所定に更新する、いった具合に
復号化処理を繰返し行なうようにすればよいものである
。もしも、その復号化処理の途中において、固定長の可
変長符号入力データが出現するような場合には、適当に
発生された固定長の可変長データ長をそのままその可変
長符号入力データについてのデータ長として得るととも
に、その可変長符号入力データをそのまま復号化データ
として得るようにすればよいものである。

また、上記したような符号化処理機能と復号化処理機能
とが同一装置内に具備せしめられる場合は、被符号化入
力データを固定長符号を含む可変長符号に高速に符号化
処理し得るばかりか、固定長符号を含む可変長符号とし
ての被復号化データを高速に復号化処理し得るものであ
る。

［実施例］ 以下、本発明を第１図から第１７図により説明する。

先ず本発明による信号符号化装置の概略的な構成につい
て説明すれば、第１図はその一例での内部構成を示した
ものである。図示のように、本例でのものは、説明を一
般的に行なう必要上、符号化・復号化機能を具備したも
のと構成されているが、勿論前れか一方の機能のみを具
備したものとして構成することも可能である。本例での
信号符号化装置１による場合、外部からの入力信号（通
常、アナログ信号）１０に対しては、先ず前処理として
信号入力処理部２でノイズ除去等の処理か行なわれ、こ
の処理済の入力信号ＩＯ１即ち、処理後入力信号１４は
次に各種変換機能（Ａ／Ｄ変換、周波数変換機能等）が
具備された信号変換部３で、例えば８ビット単位にディ
ジタル変換されるようになっている。信号変換部３から
出力されたデータは、（被符号化）入力データ１５とし
て信号符号化部４で所定に符号化圧縮され内部に一時的
に保持されるが、送信制御部５より送信データ要求信号
２１がある度に、送信データ１６として送信制御部５に
入力され、更に送信制御部５からは送信信号１２が外部
装置（図示されていない対向装置）に対し、あるＣＣＩ
ＴＴ規格に準拠した可変長フレームフォーマット型式（
フレーム上のデータチャネルには、一般に可変長符号デ
ータや固定長符号データが混在した状態で割り付けされ
ている）として出力されるようになっている。一方、そ
の外部装置からの被復号化データとしての受信信号１３
は、同じく可変長フレームフォーマット型式として受信
制御部９で受信されたうえその内部に一時的に保持され
るが、信号復号化部８より受信データ要求信号２０があ
る度に、受信データ１９として信号復号化部８て所定に
復号化伸張された後は、（復号化）出力データ１８とし
て信号逆変換部（信号変換部３での機能とは逆の変換機
能を具備）７て逆変換信号１７に変換され、更に信号出
力処理部６を介し外部に出力信号１１として出力され、
所定に処理されるようになっている。

以上のように、信号符号化部および信号復号化部は本発
明に直接係るものとされているか、第２図は一例でのそ
の信号符号化部の一般的な内部構成を示したものである
。図示のように、例えば８ビット単位の（被符号化）入
力データ１５は、例えば８ビット単位にクロック信号２
２に同期して入力データレジスタ２３に順次一時的に記
憶された後は、入力データレジスタ出力２７として符号
化制御ユニット２４にデータ種別判定用として与えられ
る他、データ種別対応の可変長符号語長テーブル（＃１
〜＃Ｎ）２５および可変長符号化データテーブル（＃１
〜＃　Ｎ　）２６には読み出しアドレスとして、符号化
データ選択回路３１に対してはまた、被選択入力データ
として直接それぞれ与えられるようになっている。符号
化制御ユニット２４については詳細に後述するところで
あるが、符号化制御ユニット２４にはそれまでの処理来
歴に基づく状態が記憶されており、次に如何なる符号化
規則に基づいて入力データ１５を可変長符号化、あるい
は固定長符号化する必要があるかが、入力データレジス
タ出力２７の内容から判断されるようになっている。こ
の判断結果に基づき符号化データ選択信号２９、あるい
は固定符号語長データ２８が出力され、これら信号２９
．２８によって語長選択回路３０および符号化データ選
択回路３１は所定に制御されているものである。

即ち、入力データレジスタ出力２７内容より入力データ
１５かある符号化規則に基づき可変長符号化される必要
があると判断された場合には、符号化データ選択信号２
９によって語長選択回路３０では、複数の可変長符号語
長テーブル２５各々から同時に読み出された語長データ
（＃１〜＃Ｎ）４０のうちから、その符号化規則に応じ
たものを送信語長データ３３として選択出力する一方で
は、符号化データ選択回路３１では、複数の可変長符号
化データテーブル２６各々から同時に読み出された符号
化データ（＃１〜＃Ｎ）４１のうちから、その符号化規
則に応じたものを送信符号化データ３４として選択出力
しているものである。尤も、符号化データ選択信号２９
を可変長符号語長テーブル２５および可変長符号化デー
タテーブル２６に選択信号として作用せしめる場合は、
語長選択回路３０および符号化データ選択回路３１は不
要となっている。このような事情は後述する復号化処理
でも同様となっている。しかしながら、入力データレジ
スタ出力２７内容より入力データ１５が固定長符号化さ
れる必要があると判断された場合は、語長選択回路３０
からは固定符号語長データ２８がそのまま送信語長デー
タ３３として選択出力される一方では、符号化データ選
択回路３１からは入力データレジスタ出力２７そのもの
が送信符号化データ３４として選択出力されているもの
である。ここで、入力データレジスタ出力２７である（
被符号化）入力データ１５が、ある符号化規則に基ツイ
テ如何に一般的に符号化されるかについて説明すれば、
第３図にその例を示すところである。

図示のように、符号化データは対としての語長（データ
長）とともに示されているが、これより判るように入力
データａ−ｈ各々に対しては、その値が小さい程に語長
が短い符号化データが割当てられるようになっている。

換言すれば、その値が大きい程に語長が長い符号化デー
タが割り付けされるようになっているものである。例え
ば入力データａにその例を採れば、本来“ｏｏｏｏｏｏ
ｏｏ”であったものが“００”に符号化圧縮され、した
がって、語長は“０１０”、即ち、２ビット長として表
されるようになっている。原則的には以上のようにして
各種の符号化が行なわれているわけであるが、場合によ
っては、被符号化入力データは符号化されることなく、
その入力データそのものが符号化データとして、即ち、
固定長符号化データとして得られるようになっている。

したがって、固定長符号化データに対するデータ長は８
ビットとなる。

さて、再び説明を第２図に戻せば、以上のようにして送
信語長データ３３および送信符号化データ３４が得られ
るが、これらデータに基づいては送信データ生成回路３
２で送信制御部５への送信データ１６が生成されるが、
これについては後述するところである。

第４図は符号化制御ユニットの一例での内部構成を示し
たものである。本例での符号化制御ユニット２４は、現
時点での符号化状態を記憶している状態レジスタ（Ａ　
（ｉ））３７と、符号化状態遷移論理回路（Ａ　（ｉ＋
１　））３５と、符号化制御出力回路（Ｂ（ｉ））３６
とから構成されたものとなっている。符号化状態遷移論
理回路（Ａ　（ｉ＋１　））３５では、現時点での符号
化状態を表している現状態符号３９と、新たに入力され
る入力データレジスタ出力２７内容とから、一意的に次
状態符号３８を次符号化規則として状態レジスタ３７に
出力するようになっている。その状態はクロック信号２
２の１クロックサイクル毎の終了時点で更新化とされて
いるが、これが次の状態として状態レジスタ（Ａ　（ｉ
））３７に記憶されるものである。符号化状態遷移論理
回路（Ａ　（ｉ＋　１　））３５と同様にして、符号化
制御出力回路（Ｂ　（ｉ））３６ではまた、現状態符号
３９と入力データレジスタ出力３７内容とから一意的に
制御出力信号を発生されるようになっている。即ち、既
に述べたところの符号化データ選択信号２９、固定符号
語長データ２８が制御出力信号として得られるものであ
る。因みに、ここで、次の時点での符号化状態Ａ　（ｉ
＋　１　）、現時点での制御出力状態Ｂ　（ｉ）を式で
示せば、以下のようである。

Ａ（ｉ＋１）＝Ａ　　（Ｄ（ｉ）、Ａ（ｉ））・・・　
・・・（１）Ｂ（ｉ）”Ｂ　（Ｄ（ｉ）、Ａ（ｉ））　
　　・・・　・・・（２）但し、Ａ　（ｉ）は現時点で
の符号化状態を、Ｄ　（ｉ）は現時点での入力データレ
ジスタ出力３７内容をそれぞれ示す。

以上のように、Ａ　（ｉ＋１　）、　Ｂ　（ｉ）はとも
にＤ　（ｉ）Ａ　（ｉ）の関数となっていることが判る
。

第５図はその状態遷移動作の具体例を示したものである
。ここで発生すべき符号化データ列は、本例ではあるク
ロックサイクル１−１．１．１＋１という３つのサイク
ルに対応して、第２図に示されている符号化データテー
ブル（＃１〜＃Ｎ）２６に対応して、１−１サイクルの
時に符号化データグループ＃２に所属するデータ群の何
れかが、また、１．１＋１にはともにグループ＃５に所
属するデータの何れかが連続的に入力される場合が想定
されたものとなっている。図示のように、クロックサイ
クル１−１の時には、Ａ　（ｉ）はデータ群＃２が入力
されるを待っている状態になっている。

この時にデータ群＃２に所属するデータＤ　２＋か入力
されれば、これに対応した符号化データ（＃２）４１が
自動的に符号化データ選択回路３１から得られるべく、
制御出力Ｂ　（ｉ）としての符号化データ選択信号２９
の内容は、可変長符号化データテーブル（＃２）２６を
選択するような値を出力するようになっている。その際
同時に、その符号化データ選択信号２９によっては、語
長データ（＃２）４０が自動的に語長選択回路３０から
得られるべく制御されているものである。その後は、デ
ータ群＃５に所属するデータＩ）ｓ４が入力されるのを
待つようにして、以下同様にして動作するものである。

このように、所定にＡ　（ｉ＋１）、　Ｂ　（ｉ）を予
め実行するための論理回路が符号化状態遷移論理回路３
５、符号化制御出力回路３６に設けられたものとなって
いる。因みに、第５図に注記されているデータ群＃１〜
＃Ｎ各々を構成するデータについて説明すれば、例えば
データ群＃１は、存在の可能性があるに１種類のデータ
ＤＩｌ〜Ｄ　ｌｋｌよりなるものとなっている。即ち、
データＤｌｌ〜Ｄ、に１各々が８ビットデータであると
すれば、ｋｌの値は２５６（＝２２）以下の値をとるよ
うになっている。このような事情は他のデータ群＃２〜
＃５についても、また、後述するデータ群（第１３図参
照のこと）においても同様である。

さて、再び第２図に戻り図中の送信データ生成回路３２
について詳細に説明すれば、第６図はその一例での具体
的構成を示したものである。図示のように、本例での送
信データ生成回路３２は、クロスバシフト制御回路４２
、加算器４３、加算器ラッチ４４、キャリー信号ラッチ
４５、論理和回路４６、データセレクタ（＃　１　）４
７、データセレクタ（＃２）４８、送信データ上位ラッ
チ４９、送信データ下位ラッチ５０、送信データセット
制御回路５７および並列／直列変換レジスタ（既述の一
時記憶手段に相当）５６とから構成されたものとなって
いる。本例においては、例として送信符号化データ３４
は不要ビットも含めてそのデータ長が８ビットとされ、
したかって、送信語長データ３３としては３ビットで十
分となっている。

さて、具体的にその動作について説明すれば、送信符号
化データ３４は送信語長データ３３とともにクロック信
号２２周期で得られるが、加算器４３では加算器ラッチ
４４とともに、その送信符号化データ３４についての送
信語長データ３３が１クロックサイクル毎に加算蓄積さ
れており、その蓄積値、即ち、加算器ラッチ４４の出力
値に応じて、クロスバシフト制御回路４２からはそのク
ロスバ出力５３かシフト制御された状態で出力されるよ
うになっている。

加算器４３は３ビット加算器として機能しているが、そ
の加算結果が“１０００”（１０進表示での８に相当）
社となれば、いわゆるオーバーフローし、その際に加算
器４３から発生されるキャリー信号５１は、クロック信
号２２に同期してキャリー信号ラッチ４５に記憶される
ようになっている。キャリーラッチ信号７６はクロック
信号２２とともに送信データセット制御回路５７へ送ら
れ、これにより送信データセット制御回路５７からは送
信データセット信号５２か並列／直列変換レジスタ（本
例では８ビット容量）５６に送出されるようになってい
る。また、同時に加算器４３からキャリー信号５１が発
生された場合には、次のクロックサイクルで送信データ
上位ラッチ（本例では８ビット容量）４９の内容が送信
データ下位ラッチ（本例では８ビット容量）４８の内容
に更新されるべく、また、下位ラッチ４８の記憶内容と
しては全て“０”がセットされるべく、キャリーラッチ
信号７６によってデータセレクタ（＃１）４７、データ
セレクタ（＠　２　）４８各々か同時に制御されるよう
になっている。ところで、クロスバ出力５３は１６ビッ
ト長とされ、入力としての送信符号化データ３４のそれ
の２倍の長さをもっているが、クロスバ出力５３の内容
は、８ビット長の送信符号化データ３４を、加算器ラッ
チ４４出力をシフトデータ（Ｓｏ＝Ｓ２）として、クロ
スバ出力５３でのＭＳＢ側からその分ＬＳＢ側にシフト
せしめられた状態として得られるようになっている。

ここで、クロスバシフト制御回路４２のその機能を第７
図および第８図により説明すれば、第７図に示す例では
、シフトデータ（Ｓ、−５２）として“１０１”、即ち
、５ビット分のシフト量がクロスバシフト制御回路に与
えられていることから、クロスバシフト制御回路への８
ビット並列データ人力Ｘ７〜Ｘ０は、そのＭＳＢがクロ
スバ出力Ｙ１５〜Ｙ、におけるＭＳＢ側に偏寄された状
態から、５ビット分ＬＳＢ側にシフトせしめられた状態
として得られるようになっている。また、第８図はビッ
トＳ。〜Ｓ、から構成されるシフトデータ５ｉ（ｉ＝０
〜７）各々に対し、クロスバ出力Ｌｓ−ｙｏ中の如何な
るビット位置に並列データ人力Ｘ７〜Ｘ０が出現するか
を示したものである。これについては明らかであるので
、これ以上の説明は特に要しない。

以上のようにして、クロスバシフト制御回路４２からは
シフトされた送信符号化データ３４がクロスバ出力５３
として得られるが、このクロスバ出力５３は、次に１６
ビット論理和演算を行なう論理和回路４６において、送
信データ上位／下位ラッチ４９５０に既に記憶されてい
る内容と対応するビット単位に論理和されるようになっ
ている。この論理和演算によって得られる１６ビット論
理和結果は、そのＭＳＢ側８ビットがクロック信号２２
に同期して送信データ上位ラッチ４９に、また、そのＬ
ＳＢ側８ビットは送信データ下位ラッチ５０にラッチさ
れるが、この結果としてクロスバシフト制御回路４２か
らの送信符号化データ３４は、送信データ上位／下位ラ
ッチ４９．５０に既にラッチされている送信データの直
後に引き続いてラッチされ得るものである。

第９図は以上での一連の処理動作を示したものである。

本例では送信符号化データ３４がクロックサイクル１〜
５各々で３ビットデータ（ａｔ〜ａａ）、４ビットデー
タ（ｂ＋〜ｂ４）、６ビットデータ（０１〜ｃ６）、３
ビットデータ（ｄ１〜ｄ３）、４ビットデータ（ｅ□〜
ｅ４）として入力された場合に、加算器４３出力、送信
データ上位ラッチ４９内容、送信データ下位ラッチ５０
内容、並列／直列変換レジスタ５６内容が如何に変化す
るかを示したものである。キャリー信号５１が発生（Ｏ
Ｎ）した場合での影響として、次クロックサイクルで送
信データ上位／下位ラッチ４９．５０各々では、下位ラ
ッチ内容か上位ラッチ内容となるべく、また、上位ラッ
チ内容は最終段の並列／直列変換レジスタ５６に転送記
憶されていることが判る。

再び第６図に戻り説明すれば、送信制御部５からの送信
データ要求信号２１があった場合、送信データセット制
御回路５７からは並列／直列モード切替信号５８が並列
／直列変換レジスタ５６に送出され、この結果として、
並列／直列変換レジスタ５６に記憶されている送信デー
タは、直列状態の送信データ１６として送信制御部５に
送り出されるものとなっている。

以上、本発明に係る符号化処理について説明した。次に
その逆処理、即ち、復号化処理について説明すれば、第
１０図は第１図に示されている信号復号化部の一例での
一般的な内部構成を示したものである。信号復号化部８
では、信号復号化部８から受信データ要求信号２０が送
出される度に、これに対する応答としての、受信制御部
９からの直列状態の受信データ１９を取り込み、復号化
処理を順次行なうようになっているか、図示のように、
その概要構成は信号符号化部４に一部を除き類似したも
のとなっている。即ち、信号復号化部８は図示のように
、受信データ１９としての被復号化入力データ列より、
単位としての被復号仕入力データをその先頭ビットを最
上位ビットとして抽出する受信データ抽出回路６０と、
この抽出後受信データ７０が入力された際に、その入カ
バターンに応じて予め決められた制御出力を出力する復
号化制御ユニット６１と、同じくその入カバターンに応
じて予め決められた出カバターンを出力する可変長符号
復号化語長テーブル（＃１〜＃　Ｎ　）６２と、可変長
符号復号化データテーブル６３と、受信符号の語長デー
タ（＃１〜＃　Ｎ　）１０２を選択する語長選択回路６
４と、受信符号の復号化データ（＃１〜＃Ｎ）１０３を
選択する復号化データ選択回路６５と、選択された受信
復号化データ６９をクロック信号２２に同期して一時記
憶する出力データレジスタ６６とから構成されたものと
なっている。

その動作について説明すれば、復号化制御ユニフト６１
では過去の処理来歴に基づく状態を記憶しており、次に
如何なる種類の可変長符号、あるいは、固定長符号が受
信されるかが、現に復号化されて受信復号化データ６９
から判断されるようになっている。その判断結果として
、復号化制御ユニット６１からは復号化データ選択信号
６８と、固定符号語長データ６７とか出力されるものと
なっている。

可変長符号復号化語長テーブル（＃１〜＃Ｎ）６２には
各々種類の異なる可変長符号のデータ長が記憶されてお
り、入カバターンをアドレスとして語長データ（＃１〜
＃　Ｎ　００２が同時に出力されるようになっている。

また、可変長符号復号化データテーブル（＃１〜＃　Ｎ
　）６３からも同様にして、復号化データ（＃１〜＃Ｎ
）１０３が同時に出力されるようになっている。これら
同時に出力されているテーブル出力の中から、選択すべ
き語長データ１０２および復号化データ１０３各々を選
択させるものか復号化データ信号６８なわけである。尤
も、復号化制御ユニット６１で固定長符号が受信される
と判断された場合には、固定符号語長データ６７はその
まま語長選択回路６４を介し受信語長として得られる一
方、抽出後受信データ７０はそのまま復号化データ選択
回路６５より受信復号化データとして得られるものとな
っている。ここで、固定長符号を含む可変長符号が如何
に復号化されるかについて説明すれば、第１１図は一例
での語長テーブルと復号化データテーブルを示したもの
である。例えば、図のように先頭ビットから“００”と
いう符号パターンは、残りの６ビットの内容とは無関係
に“ｏｏｏｏｏ。

００”に、即ち、符号化前の固定長データａに復号化さ
れたうえ後続の処理系に送られるようになっている。

次に、復号化制御ユニット６１の詳細について第１２図
により説明すれば、本ユニットは、現時点での復号化状
態を記憶している状態レジスタＡ’（ｉ）７２と、復号
化状態遷移論理回路Ａ’　（ｉ＋１）　７５と、復号化
制御出力回路Ｂ　’　（ｉ）７１とから構成されたもの
となっている。この状態遷移制御系は第４図に示されて
いる符号化制御ユニット２４と同様にして、以下の原理
に基づいて動作するものとなっている。

Ａ’　　（ｉ＋１）　＝Ａ’　　（Ｄ’　　（ｉ）、　
Ａ’　　（ｉ）　１・・・（３） Ｂ’　　（ｉ）　　−Ｂ’　　（Ｄ’　　（ｉ）、Ａ’
　　（ｉ））・・　　・　（４） 但し、Ａ’　（ｉ）は現時点での復号化状態を、Ａ’　
（ｉ＋１）は次の時点での複合化状態を、Ｂ’　（ｉ）
は現時点での制御出力状態を、Ｄ’　（ｉ）は現時点で
の人力、即ち、受信符号化データ６９をそれぞれ示す。

更に、この状態遷移制御系での動作を第１３図により説
明すれば、本例では受信、復号化されるブタ列としては
、あるクロックサイクル１′−１１’、１’＋１という
３つのサイクルに対応して、しかも第１０図に示されて
いる可変長符号復号化ブタテーブル（＃１〜＃Ｎ）６３
に対応して、１′１サイクルの時にはグループ＃２に所
属するデータ群の中のデータＤ′２．か１、次の１′　
サイクルにはグループ＃５に所属するデータ群の中のＤ
′５４か、更に次の１′＋１サイクルにはグループ＃５
に所属するデータ群の中のＤ′６２が入力された場合が
想定されたものとなっている。図示のように、基本的動
作は第５図でのものと同様となっている。

次に再び第１０図に戻り、受信データ抽出回路６０につ
いて説明すれば、第１４図はその一例での構成を示した
ものである。図示のように、本例での受信データ抽出回
路６０は、バレルシフト制御回路８２、加算器８３、加
算器ラッチ９３、キャリー信号ラッチ９４、論理和回路
９８、データセレクタ（＃　１　）８４、データセレク
タ（＃　２　）８５、受信データ上位ラッチ８６、受信
データ下位ラッチ８７、受信データセット制御回路８１
および直列／並列変換レジスタ８０とから構成されたも
のとなっている。

ここで、符号化処理の場合と同様にして、受信データ１
９から直列／並列変換レジスタ８０を介し得られる受信
データ人力９９のデータ長を８ビットとすれば、受信語
長データ７６は３ビットで十分となっている。さて、加
算器ラッチ９３が付属されている加算器８３では、受信
復号化データ１０３についての、語長選択回路６４から
の受信語長データ７６が１クロックサイクル毎に加算蓄
積されており、その加算蓄積値、即ち、加算器ラッチ９
３出力をシフトデータ９０として、バレルシフト制御回
路８２出力はシフト制御された状態で出力されるように
なっている。加算器８３は３ビット加算器として機能し
ているが、加算結果がｌＯ進数で８以上になるとオーバ
ーフローしキャリー信号９５が発生されるが、このキャ
リー信号９５はクロック信号２２に同期してキャリー信
号ラッチ９４にサンプリング記憶されるものとなってい
る。キャリー信号９５が発生された場合には、キャリー
ラッチ信号９７が、クロック信号２２とともに受信デー
タセット制御回路８１へ送られることで、受信データセ
ット制御回路８１からは受信データセット信号９２が発
生される一方、キャリーラッチ信号９７が論理和回路９
８を介し、データセレクタ８４．８５に入力セレクト信
号１００として作用することで、次クロックサイクルで
受信データ上位ラッチ８６には下位ラッチ８７内容が更
新記憶されると同時に、下位ラッチ８７には新たな受信
データ人力９９が記憶されるようになっている。ところ
で、バレルシフト制御回路８２では受位データ上位／下
位ラッチ出力８８．８９を入力（合計１６ビット）とし
て、その半分の連続した８ビットがバレルシフト出力と
して抽出されており、抽出された８ビットは抽出後受信
データ７０として出力されるようになっている。ここで
、バレルシフト制御回路８２の機能について第１５図に
より説明すれば、図示のように、本例では、バレルシフ
ト制御回路に１６ビットデータＸ１６〜Ｘｏが入力され
ている場合に、シフトデータＳ２〜Ｓｏとして“１０１
”、即ち、５ビットシフトを示すデータが与えられた場
合が想定されたものとなっている。したがって、この場
合には、１６ビットデータＸ　、ｓ　−Ｘ　ｏ入力にお
けるＭＳＢから５ビット分ＬＳＢ側にシフトされたビッ
ト位置から、連続した８ビットデータＸＩＯ〜Ｘ３がバ
レルシフト出力Ｙ、〜Ｙ、として得られるものである。

第１６図は８種類のシフトデータ５ｉ（５２〜５ｏ）（
ｉ＝０〜７）各々に対するバレルシフト出力を示すが、
これについては明かであるので特に説明は要しない。

以上、動作の概略を説明したが、第１７図はその受信デ
ータ抽出回路６０での一連の処理動作を示したのもので
ある。本例では、図示のように、受信データ（単位とし
ての可変長符号化データや固定長符号化データからなる
連続データ）１９としては、３ビットデータ（ａｔ〜ａ
ｔ）、４ビットデータ（ｂ＋〜ｂ、）、６とットデータ
（ｃ＋〜Ｃ６）、３ビットデータ（ｄ１〜ｄｓ）、４ビ
ットデータ（ｅ、〜ｅ４）、２ビットデータ（ｆ□〜ｆ
＊）、３ビットデータ（ｇ１〜ｇｓ）、２ビットデータ
（ｈ、〜ｈ、）、４ビットデータ（ｉ、〜１４）・・・
　・・・がこの順で入力される場合が想定されたものと
なっている。以上のデータが順次直列／並列変換レジス
タ８０を介し入力された場合に、加算器９３出力、受信
データ上位ラッチ８６内容、受信データ下位ラッチ８７
内容、抽出後受信データ７０内容がそれぞれ如何に更新
されるかが示されているわけであるが、これよりキャリ
ー信号９５が発生（ＯＮ）された影響として、次クロッ
クサイクルでは受信データ上位ラッチ８６内容は抽出後
受信データ７０として出力されると同時に、受信データ
下位ラッチ８７内容は受信データ上位ラッチに、また、
直列／並列変換レジスタ８０内容は受信データ下位ラッ
チ８７へ各々転送記憶されていることが判る。また、受
信データ上位／下位ラッチ８６．８７内容中、特定の連
続８ビットデータは細線枠内のものとして示されている
が、これらデータが抽出後受信データ７０として得られ
るものであることが判る。なお、図中での表示“×”は
、いわゆる“ｄｏｒｉ’ｔ　ｃａｒｅ”状態を示してい
る。また、初期状態においては、受信データ上位ラッチ
８６および下位ラッチ８７の中に処理すべき受信データ
を読み出しておく必要があるので、通常処理でのクロッ
クサイクルの前に、イニシャルクロックサイクル１．２
各々で受信データセット制御回路８１からは初期セット
信号９６が出力され、これら初期セット信号は９６は論
理和回路９８を介し入力セレクト信号１００としてデー
タセレクタ８４．８５に作用するようになっている。

なお、以上の説明においては、データ列の処理単位は８
ビットとされているが、取り扱う符号化規則に応じて２
ＮＮピット位の処理単位であれば、基本的には同様の処
理が行なえるものとなっている。

以上、第９図、第１７図にそれぞれ本発明に係る符号化
処理、復号化処理の内容をまとめて示した如く、符号化
ユニット、復号化ユニットともに、１クロックサイクル
でのデータの符号化、復号化が可能になり、符号化前の
データを、固定長符号を含むようにして極めて高速に可
変長符号化し得るばかりか、固定長符号を含む可変長符
号データ列を極めて高速に復号化し得ることになる。

［発明の効果］ 以上、説明したように、請求項１．４による場合は、順
次所定順に入力される固定長被符号化入力データ各々に
対する符号化規則が直接間接に予め知れている場合に、
それら入力データ各々を固定長符号を含む可変長符号と
して高速に符号化処理し得、また、請求項２〜４による
場合には、固定長被符号化入力データと過去の処理来歴
とに基つき、順次所定順に入力される固定長被符号化入
力データ各々に対する符号化規則を決定しつつ、被符号
化入力データを固定長符号を含む可変長符号として高速
に符号化処理し得ることになる。更に請求項５．８によ
れば、順次所定順に人力される、固定長符号を含む可変
長符号からなる被復号化入力データ列に対する復号化規
則が直接間接に予め知れている場合に、その被復号化入
力データ列を１種類以上の復号化規則に基づき固定長復
号化データに高速に復号化処理し得ることになる。

更にまた請求項６〜８による場合は、現に復号化されて
いるデータと過去の処理来歴とに基づき、順次入力され
る被復号化入力データ列に対する復号化規則を決定しつ
つ、その被復号化入力データ列を高速に復号化処理し得
、請求項９による場合にはまた、被符号化入力データを
固定長符号を含む可変長符号に高速に符号化処理し得る
とともに、固定長符号を含む可変長符号としての被復号
化データを高速に復号化処理し得ることになる。

【図面の簡単な説明】

第１図は、本発明による信号符号化装置の概略的な一例
での内部構成を示す図、第２図は、その要部構成要素と
しての信号符号化部の一般的な内部構成を示す図、第３
図は、固定長被符号化データかある符号化規則に基づい
て如何に一般的に符号化されるかを説明するための図、
第４図は、信号符号化部の１構成要素としての符号化制
御ユニットの一例での内部構成を示す図、第５図は、そ
の符号化制御ユニットでの状態遷移動作を説明するため
の図、第６図は、信号符号化部の１構成要素としての送
信データ生成回路の一例での内部構成を示す図、第７図
、第８図は、クロスバシフト制御回路の機能を説明する
ための図。第９図は、本発明に係る一連の符号化処理動
作を説明するための図、第１０図は、本発明による信号
符号化装置のその要部構成要素としての信号符号化部の
一般的な内部構成を示す図、第１１図は、−例での語長
テーブルと復号化データテーブルを示す図、第１２図は
、信号復号化部の１構成要素としての復号化制御ユニッ
トの一例での内部構成を示す図、第１３図は、復号化制
御ユニットでの状態遷移動作を説明するための図、第１
４図は、信号復号化部の１構成要素としての受信データ
抽出回路の一例での内部構成を示す図、第１５図、第１
６図は、バレルシフト制御回路の機能を説明するための
図。第１７図は、本発明に係る一連の復号化処理動作を
説明するための図である。 １・・・信号符号化装置、４・・・信号符号化部、８信
号復号化部、２３・・・入力データレジスタ、２４符号
化制御ユニット、２５・・可変長符号語長テーブル、２
６・・・可変長符号化データテーブル、３０・語長選択
回路、３１・・・符号化データ選択回路、３２・・・送
信データ生成回路、３５・・・符号化状態遷移論理回路
、３６・・・符号化制御出力回路、３７・・状態レジス
タ、４２・・・クロスバシフト制御回路、４３・・・加
算器、４４・・・加算器ラッチ、４５・・・キャリー信
号ラッチ、４６・・・論理和回路、４７．４８・・・デ
ータセレクタ、４９・・・送信データ上位ラッチ、５０
　　送信デ−夕下位ラッチ、５６・・・並列／直列変換
レジスタ、５７・・・送信データセット制御回路、６０
・・・受信データ抽出回路、６１・・・復号化制御ユニ
ット、６２・・・可変長符号復号化語長テーブル、６３
・・・可変長符号復号化データテーブル、６４・・・語
長選択回路、６５・・・復号化データ選択回路、６６・
・・出力データレジスタ、７１・・・復号化制御出力回
路、７２・・・状態レジスタ、７５・・・復号化状態遷
移論理回路、８０・・・直列／並列変換レジスタ、８１
・・・受信データセット制御回路、８２・・・バレルシ
フト制御回路、８３・・・加算器、８４．８５・・・デ
ータセレクタ、８６・・・受信データ上位ラッチ、８７
・・・受信データ下位ラッチ、９３・・・加算器ラッチ
、９４・・・キャリー信号ラッチ、９８・・・論理和回
路

Claims (1)

1. 【特許請求の範囲】 １、順次所定順に入力される２＾Ｎ（Ｎ：正の整数、以
   下同様）ビット単位の固定長被符号化入力データ各々を
   、１種類以上の符号化規則に基づき、固定長符号を含む
   可変長符号として高速に符号化処理する信号符号化機能
   を具備してなる信号符号化装置であって、２＾Ｎビット
   長のデータ入力ポート、２×２＾Ｎビット長のデータ出
   力ポートおよびＮビット長のシフト値入力ポートよりな
   るシフト制御手段と、被符号化入力データに対して一意
   的に定まる可変長符号を出力する、符号化規則対応の可
   変長符号データ変換手段と、被符号化入力データに対し
   て一意的に定まる可変長符号データ長Ｎビットを出力す
   る、符号化規則対応の可変長符号データ長出力手段と、
   可変長符号データ変換手段各々の出力から何れか１つを
   選択する可変長符号データ選択手段と、可変長符号デー
   タ長出力手段各々の出力から何れか１つを選択する可変
   長符号データ長選択手段と、該データ長選択手段からの
   可変長符号データ長が入力される度に、該データ長を１
   クロックサイクル毎に加算蓄積する加算蓄積手段とを少
   なくとも具備してなり、可変長符号データ選択手段から
   の可変長符号、可変長符号データ長選択手段からの可変
   長符号データ長をそれぞれシフト制御手段のデータ入力
   ポート、加算蓄積手段に入力せしめるとともに、該加算
   蓄積手段の出力をシフト制御手段のシフト値入力ポート
   に入力せしめる一方、シフト制御手段の出力として、シ
   フト値分だけ上位からシフトされたビット位置直後から
   、データ入力ポートに入力された可変長符号の最上位ビ
   ットから順に可変長符号データ長分、該可変長符号を得
   る構成を特徴とする信号符号化装置。 ２、順次所定順に入力される２＾Ｎ（Ｎ：正の整数、以
   下同様）ビット単位の固定長被符号化入力データ各々を
   、２種類以上の符号化規則に基づき、固定長符号を含む
   可変長符号として高速に符号化処理する信号符号化機能
   を具備してなる信号符号化装置であって、２＾Ｎビット
   長のデータ入力ポート、２×２＾Ｎビット長のデータ出
   力ポートおよびＮビット長のシフト値入力ポートよりな
   るシフト制御手段と、被符号化入力データに対して一意
   的に定まる可変長符号を出力する、符号化規則対応の可
   変長符号データ変換手段と、被符号化入力データに対し
   て一意的に定まるの可変長符号データ長Ｎビットを出力
   する、符号化規則対応の可変長符号データ長出力手段と
   、可変長符号データ変換手段各々の出力から何れか１つ
   を選択する可変長符号データ選択手段と、可変長符号デ
   ータ長出力手段各々の出力から何れか１つを選択する可
   変長符号データ長選択手段と、該データ長選択手段から
   の可変長符号データ長が入力される度に、該データ長を
   １クロックサイクル毎に加算蓄積する加算蓄積手段と、
   １クロックサイクル毎に更新可能とされた状態レジスタ
   と、該状態レジスタの内容と被符号化入力データに対し
   て一意的に定まる選択制御出力を１クロックサイクル毎
   に可変長符号データ選択手段および可変長符号データ長
   選択手段に出力し、次クロックサイクルでの遷移状態を
   １クロックサイクル毎に上記状態レジスタに出力する状
   態遷移制御手段とを少なくとも具備してなり、可変長符
   号データ選択手段からの可変長符号、可変長符号データ
   長選択手段からの可変長符号データ長をそれぞれシフト
   制御手段のデータ入力ポート、加算蓄積手段に入力せし
   めるとともに、該加算蓄積手段の出力をシフト制御手段
   のシフト値入力ポートに入力せしめる一方、シフト制御
   手段の出力として、シフト値分だけ上位からシフトされ
   たビット位置直後から、データ入力ポートに入力された
   可変長符号の最上位ビットから順に可変長符号データ長
   分、該可変長符号を得る構成を特徴とする信号符号化装
   置。 ３、請求項２記載の信号符号化装置において、状態遷移
   制御手段には固定長符号データ長出力機能を具備せしめ
   てなり、被符号化入力データが固定長符号に符号化され
   る際に、状態遷移制御手段より出力される固定長符号デ
   ータ長は、可変長符号データ長選択手段よりそのまま出
   力される一方、被符号化入力データは可変長符号データ
   選択手段よりそのまま出力される構成の信号符号化装置
   。 ４、請求項１〜３の何れかに記載の信号符号化装置にお
   いて、２つの２＾Ｎビット長の一時記憶手段を具備せし
   めてなり、シフト制御手段の２×２＾Ｎビット長の出力
   データのうち、上位側２＾Ｎビットを一時記憶手段の何
   れか一方に、他方の一時記憶手段には下位側２＾Ｎビッ
   トを入力可能とするとともに、該下位側２＾Ｎビットを
   入力可能とした一時記憶手段の出力は上位側２＾Ｎビッ
   トを入力可能とした一時記憶手段に入力可能とし、シフ
   ト制御手段の出力が初期値として２つの一時記憶手段に
   設定された後においては、加算蓄積手段での加算結果の
   オーバフロー信号を１クロックサイクル毎にサンプリン
   グ記憶し、該オーバフロー信号が記憶保持されている期
   間内に、下位側２＾Ｎビットが入力可能とされた一時記
   憶手段の出力を、上位側２＾Ｎビットが入力可能とされ
   た一時記憶手段に転送記憶せしめる構成の信号符号化装
   置。 ５、順次所定順に入力される、固定長符号を含む可変長
   符号からなる被復号化入力データ列を、１種類以上の復
   号化規則に基づき固定長復号化データに高速に復号化処
   理する信号復号化機能を具備してなる信号符号化装置で
   あって、２×２＾Ｎビット長のデータ入力ポート、２＾
   Ｎビット長のデータ出力ポートおよびＮビット長のシフ
   ト値入力ポートをからなるシフト制御手段と、可変長符
   号入力データに対して一意的に定まる固定長復号化デー
   タを出力する、復号化規則対応の可変長符号復号化デー
   タ変換手段と、可変長符号入力データに対して一意的に
   定まる、可変長符号データ長Ｎビットを出力する、可変
   長符号データ長出力手段と、可変長符号復号化データ変
   換手段各々の出力から何れか１つを選択する復号化デー
   タ選択手段と、可変長符号データ長出力手段各々の出力
   から何れか１つを選択する可変長符号データ長選択手段
   と、該データ長選択手段からの可変長符号データ長が入
   力される度に、該データ長を１クロックサイクル毎に加
   算蓄積する加算蓄積手段とを少なくとも具備してなり、
   復号化されるべきデータをシフト制御手段のデータ入力
   ポートに入力し、データ出力ポートを可変長符号復号化
   データ変換手段および可変長データ長出力手段に入力し
   、可変長データ長出力手段の出力をシフト制御手段のシ
   フト値入力ポートに入力せしめる構成の信号符号化装置
   。 ６、順次所定順に入力される、固定長符号を含む可変長
   符号からなる被復号化入力データ列を、２種類以上の復
   号化規則に基づき固定長復号化データとして高速に復号
   化処理する信号復号化機能を具備してなる信号符号化装
   置であって、２×２＾Ｎビット長のデータ入力ポート、
   ２＾Ｎビット長のデータ出力ポートおよびＮビット長の
   シフト値入力ポートをからなるシフト制御手段と、可変
   長符号入力データに対して一意的に定まる固定長復号化
   データを出力する、復号化規則対応の可変長符号復号化
   データ変換手段と、可変長符号入力データに対して一意
   的に定まる、可変長符号データ長Ｎビットを出力する、
   可変長符号データ長出力手段と、可変長符号復号化デー
   タ変換手段各々の出力から何れか１つを選択する復号化
   データ選択手段と、可変長符号データ長出力手段各々の
   出力から何れか１つを選択する可変長符号データ長選択
   手段と、該データ長選択手段からの可変長符号データ長
   が入力される度に、該データ長を１クロックサイクル毎
   に加算蓄積する加算蓄積手段と、１クロックサイクル毎
   に更新可能とされた状態レジスタと、該状態レジスタの
   内容と復号化データ選択手段からの復号化データに対し
   て一意的に定まる選択制御出力を１クロックサイクル毎
   に可変長符号データ長出力手段および可変長符号復号化
   データ変換手段に出力し、次クロックサイクルでの遷移
   状態を１クロックサイクル毎に上記状態レジスタに出力
   する状態遷移制御手段とを少なくとも具備してなり、復
   号化されるべきデータをシフト制御手段のデータ入力ポ
   ートに入力し、データ出力ポートを可変長符号復号化デ
   ータ変換手段および可変長データ長出力手段に入力し、
   可変長データ長出力手段の出力をシフト制御手段のシフ
   ト値入力ポートに入力せしめる構成の信号符号化装置。 ７、請求項６記載の信号符号化装置において、状態遷移
   制御手段には固定長符号データ長出力機能を具備せしめ
   てなり、可変長符号入力データが固定長復号化データに
   復号化される際に、状態遷移制御手段より出力される固
   定長符号データ長は可変長符号データ長選択手段よりそ
   のまま出力される一方、可変長符号入力データは復号化
   データ選択手段よりそのまま出力される構成の信号符号
   化装置。 ８、請求項５〜７の何れかに記載の信号符号化装置にお
   いて、２つの２＾Ｎビット長の一時記憶手段を具備せし
   めてなり、一時記憶手段の一方を上位側２＾Ｎビット一
   時記憶手段とし、他方を下位側２＾Ｎビット一時記憶手
   段として、下位側２＾Ｎビット一時記憶手段の出力を上
   位側２＾Ｎビット一時記憶手段に入力可能とし、上位側
   ２＾Ｎビット一時記憶手段の出力をシフト制御手段の２
   ×２＾Ｎビット長のデータ入力ポートの上位側２＾Ｎビ
   ットに入力し、下位側２＾Ｎビット一時記憶手段の出力
   をシフト制御手段の下位側２＾Ｎビットに入力し、復号
   化されるべきデータ２×２＾Ｎビットが２つの２＾Ｎビ
   ット一時記憶手段に設定された後においては、加算蓄積
   手段の加算結果のオーバフロー信号を１クロック毎にサ
   ンプリング記憶し、該信号の記憶保持期間内に下位側２
   ＾Ｎビット一時記憶手段の出力を上位側２＾Ｎビット一
   時記憶手段に転送記憶せしめ、新たなる復号化されるべ
   きデータ２＾Ｎビットを下位側２＾Ｎビット一時記憶手
   段に転送記憶せしめる構成の信号符号化装置。 ９、請求項４記載の信号符号化装置と、請求項８記載の
   信号符号化装置との組合せとしてなる構成の信号符号化
   装置。