JP2746109B2

JP2746109B2 - ハフマン符号復号化回路

Info

Publication number: JP2746109B2
Application number: JP6064422A
Authority: JP
Inventors: 成則木内; 明澤田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-03-09
Filing date: 1994-03-09
Publication date: 1998-04-28
Anticipated expiration: 2013-04-28
Also published as: JPH07249994A; US5617089A; KR0163464B1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ハフマン符号を復号す
るハフマン符号復号化回路に関し、特にハフマン復号処
理を高速に行うハフマン符号復号化回路に関する。

【０００２】

【従来の技術】従来、ハフマン符号を復号化する場合、
復号語を１つずつ求めていた。また、復号語を２つずつ
求める場合は、テーブル検索を２段行い、求められた２
個の符号語の符号長を加算してハフマン符号データ列か
ら次のハフマン符号の先頭ビットを求める方式がとられ
ていた。

【０００３】ここでハフマン符号の原理について簡単に
説明すると、(1)各文字に対応して葉を作り、(2)生起確
率の最も小さい２つの葉に対し新たな節点を１つ作り、
該節点と２つの葉を枝で結び、この２本の枝の一方には
‘０’、他方には‘１’のラベルを付け、さらにこの新
たな節点に２枚の葉の確率の和を印し、この節点を新た
な葉として（この節点から伸びている枝と葉をとり除い
たものと想定して）、上記操作(2)を葉が１つになるま
で繰り返し、根から文字に対応する葉まで枝を辿ったと
きに得られる‘１’と‘０’の系列がその文字に対する
符号語となる（図５参照）。図５において、例えば生起
確率が１／１２の文字ａの符号語は、‘１１１１’（符
号長＝４）、生起確率が１／６の文字ｄの符号語は、
‘１００’（符号長＝３）となる。復号化は符号化され
たデータから元の文字を復号化する処理をいう。

【０００４】図３は、復号語を１つずつ求めるハフマン
符号復号化回路の従来の構成例を示すブロック図である
（「第１の従来例」という）。ハフマン符号の最大符号
語長を１６ビットとする。図中、ハフマン符号データ列
１５−０はハフマン符号データ列の１６ビットを示した
もので、先頭ビットを最上位ビット（ＭＳＢ）のビット
１５としている。

【０００５】図３に示すように、ハフマン符号復号化回
路は、ハフマン符号データ列からハフマン符号の先頭ビ
ットを求める先頭決め部３８と、復号語と符号長が予め
格納された復号テーブル３９によって構成される。復号
テーブル３９はＲＯＭ（ReadOnly Memory）等で構成さ
れる。

【０００６】復号テーブル３９は、表３に示すように、
ハフマン符号をアドレス入力とし、該アドレスに対応し
て復号語８ビットと符号長５ビットが格納されている。
例えば、復号語Ａに対するハフマン符号が‘０１０
１’、復号語Ｂに対するハフマン符号が‘０１１０１０
１’であるものとして、復号テーブル３９は、‘０１０
１×…’がアドレス入力されると、復号語Ａ、符号長４
を出力し、‘０１１０１０１×…’がアドレス入力され
ると、復号語Ｂ、符号長７を出力する。

【０００７】同様にして、ハフマン符号のアドレス入力
に対応して各復号語と符号長が復号テーブル３９に設定
される。なお、表中の入力ビット列中の記号“×”は、
０／１の値のいずれであってもよいこと（ＤＯＮ’Ｔ
ＣＡＲＥ）を表わしている。

【０００８】また、先頭決め部３８の初期値は、入力さ
れたハフマン符号データ列１６ビットの先頭ビットとす
る。

【０００９】図３において、仮に、ハフマン符号データ
列‘０１０１０１１０１０１００１…’が送られてきた
とする。先頭決め部３８には、先頭から１６ビットデー
タ、すなわち‘０１０１０１１０１０１００１…’が入
力される。

【００１０】先頭決め部３８では、先頭ビット位置の初
期値は入力されたハフマン符号データ列１６ビットの先
頭ビットであるため、先頭ビットから１６ビット‘０１
０１０１１０１０１００１…’を復号テーブル３９に送
出する。

【００１１】復号テーブル３９は、‘０１０１×…’の
入力があれば復号語Ａ、符号長＝４を出力するように設
定されているため、復号語Ａ、符号長４を出力する。そ
して、符号長＝４は先頭決め部３８に送られる。

【００１２】先頭決め部３８では、入力された符号長＝
４から、次のハフマン符号の先頭ビットが１６ビットデ
ータ‘０１０１０１１０１０１００１…’の第５ビット
目であることが求まる。そして、先頭決め部３８で新た
に求められた先頭ビットから１６ビット、すなわち‘０
１１０１０１００１…’が復号テーブル３９に入力され
る。

【００１３】復号テーブル３９では、‘０１１０１０１
×…’の入力があれば復号語Ｂ、符号長７を出力するよ
うに設定されているため、入力‘０１１０１０１００１
…’に対して復号語Ｂ、符号長７を出力する。符号長＝
７は先頭決め部３８に送られる。

【００１４】先頭決め部３８では、入力された符号長＝
７から次のハフマン符号の先頭ビットが１６ビットデー
タ‘０１１０１０１００１…’の第８ビット目であるこ
とが求まる。そして、先頭決め部３８で新たに求められ
た先頭ビットから１６ビット、すなわち‘００１…’が
復号テーブル３９に入力される。以下同様な操作を繰り
返すことによって、符号化データの復号化が行なわれ
る。

【００１５】復号語を１つずつ求める第１の従来例の変
形として、例えば特開昭６２−６６７２０号公報には、
可変長符号の復号化処理に要する時間が符号長に関係な
く所定の時間ステップで高速度にて復号化する可変長復
号化回路が提案されており、各ステップで符号化データ
を復号化すると同時に符号長を読み出し、このビット位
置に対応した符号化データを復号テーブルに順次入力制
御する構成が開示されている。

【００１６】より詳細には、特開昭６２−６６７２０号
公報に開示された可変長復号化回路（「第２の従来例」
という）は、データレジスタ、符号レジスタ、アドレス
セレクタ、先頭ビット数レジスタ、制御回路、及び復号
テーブルであるＲＯＭから構成され、符号レジスタより
出力される８ビット並列データは対応するアドレスセレ
クタ（８個）にそれぞれ供給される。そして、各アドレ
スセレクタには１ビットずつビット順位をシフトしたデ
ータがそれぞれ供給されており、また、先頭ビット数レ
ジスタにより送られるビット順位選択信号が各アドレス
セレクタの選択信号として供給され、各アドレスセレク
タからは指定された順位のビットが１ビットデータ出力
として復号テーブル（ＲＯＭ）に入力され、ＲＯＭから
は復号語と符号長が出力される。

【００１７】図４は、従来の復号語を２つずつ求めるハ
フマン符号復号化回路の一構成例を示すブロック図であ
る（「第３の従来例」という）。図４において、ハフマ
ン符号の最大符号語長を１６ビットとする。図中、ハフ
マン符号データ列３１−０は、ハフマン符号データ列の
３２ビットを示したもので、先頭ビットは最上位ビット
のビット３１としている。

【００１８】図４に示すように、ハフマン符号復号化回
路は、ハフマン符号データ列からハフマン符号の先頭を
求める先頭決め部４０，４１と、復号語８ビット、符号
長５ビット、フラグ１ビットが格納された復号テーブル
４２，４３、加算器４４，４５、及びポインタ４６から
構成される。

【００１９】また、表４に示すように、復号テーブル４
２，４３には、ハフマン符号のアドレス入力に対応して
復号語８ビット、符号長５ビット、フラグ１ビットが格
納されている。

【００２０】例えば、復号語Ａに対するハフマン符号が
‘０１０１’、復号語Ｂに対するハフマン符号が‘０１
１０１０１’、復号語Ｃに対するハフマン符号が‘０１
１１００１０１１００１’、復号語Ｄに対するハフマン
符号が‘１０１１０１００００’であるものとして、復
号テーブル４２，４３は、‘０１０１×…’の入力があ
れば復号語Ａ、符号長＝４、フラグ＝０を出力し、‘０
１１０１０１×…’の入力があれば復号語Ｂ、符号長＝
７、フラグ＝０を出力し、‘０１１１００１０１１００
１×…’の入力があれば復号語Ｃ、符号長＝１３、フラ
グ＝０を出力し、‘１０１１０１００００×’の入力が
あれば復号語Ｄ、符号長＝１０、フラグ＝０を出力する
ように設定されている。

【００２１】また、復号テーブル４２，４３は、復号語
に対応するハフマン符号のうちの１部分しかアドレス入
力されない場合には、符号長＝０、フラグ＝１を出力す
るように設定されている。

【００２２】より詳細には、復号テーブル４２，４３
は、復号語Ｄを示す‘１０１１０１００００’の１部
分、例えば８ビットデータ‘１０１１０１００’がアド
レス入力された場合には、符号長＝０、フラグ＝１を出
力する。

【００２３】同様にして、復号テーブル４２，４３に
は、各アドレス入力に対応して復号語、符号長、フラグ
が予め格納される。

【００２４】先頭決め部４０の初期値は、入力されたハ
フマン符号データ列の先頭ビットとし、フラグ＝１が入
力された時には、新たに求められたハフマン符号の先頭
から３２ビットを出力する。ポインタ４６は初期値を０
とする。

【００２５】図４のハフマン復号化回路に、仮に、ハフ
マン符号データ列‘０１０１０１１０１０１０１１１０
０１０１１００１１０１１０１０００００１１０１０１
…’が送られてきたものとする。

【００２６】先頭決め部４０には、先頭から３２ビット
‘０１０１０１１０１０１０１１１００１０１１００１
１０１１０１００’が入力される。先頭決め部４０は、
初期値が入力されたハフマン符号データ列の先頭ビット
であるため、先頭ビットから３２ビット‘０１０１０１
１０１０１０１１１００１０１１００１１０１１０１０
０’を出力する。

【００２７】先頭決め部４１には、この３２ビットデー
タが入力される。

【００２８】また、復号フィールド４２には、上記３２
ビットデータの上位１６ビット‘０１０１０１１０１０
１０１１１０’が入力される。復号テーブル４２では、
‘０１０１×…’の入力があれば復号語Ａ、符号長４、
フラグ＝０を出力するように設定されているため、復号
語Ａ、符号長＝４、フラグ＝０を出力する。符号長＝４
は、先頭決め部４１と加算器４４に送られる。

【００２９】先頭決め部４１では、復号テーブル４２か
ら送られた符号長＝４に基づき、次のハフマン符号デー
タ列の先頭が３２ビットデータ‘０１０１０１１０１０
１０１１１００１０１１００１１０１１０１００’の第
５ビット目であることが求まり、先頭から第５ビット目
のビット位置から１６ビット‘０１１０１０１０１１１
００１０１’が復号テーブル４３に入力される。

【００３０】復号テーブル４３では、‘０１１０１０１
×…’の入力があれば復号語Ｂ、符号長＝７、フラグ＝
０を出力するように設定されているため、復号語Ｂ、符
号長＝７、フラグ＝０を出力する。符号長＝７は加算器
４４に送られる。

【００３１】加算器４４にて、復号テーブル４３の出力
である符号長＝７は、復号テーブル４２が出力した復号
語Ａの符号長＝４と加算される。

【００３２】加算器４４の出力４＋７＝１１は、加算器
４５に送られる。加算器４５にて、加算器４４の出力と
ポインタ４６の出力とが加算される。この場合、ポイン
タ４６の出力は初期値０であるため、１１＋０＝１１が
加算器４５からポインタ４６に送出される。

【００３３】ポインタ４６からの出力（＝１１）は先頭
決め部４０に入力され、先頭決め部４０では、次のハフ
マン符号の先頭ビットが、３２ビットデータ‘０１０１
０１１０１０１０１１１００１０１１００１１０１１０
１００’の第１２ビット目であることが求まり、先頭か
ら第１２ビット目のビット位置から１６ビット‘０１１
１００１０１１００１１０１’が復号テーブル４２に入
力される。

【００３４】また、先頭決め部４１には、先頭第１２ビ
ット目から第３２ビット目までの、すなわち‘０１１１
００１０１１００１１０１１０１００’の２１ビットデ
ータが入力される。

【００３５】復号テーブル４２では、‘０１１１００１
０１１００１×…’の入力があれば復号語Ｃ、符号長＝
１３、フラグ＝０を出力するように設定されているた
め、復号語Ｃ、符号長＝１３、フラグ＝０を出力する。
符号長＝１３は先頭決め部４１と加算器４４に送られ
る。

【００３６】先頭決め部４１では、復号テーブル４２の
出力である符号長＝１３から、次のハフマン符号データ
列の先頭ビット位置が、２１ビットデータ‘０１１１０
０１０１１００１１０１１０１００’の先頭から第１４
ビット目であることが求まり、先頭から第１４ビット目
のビット位置から第２１ビット目の８ビットデータ‘１
０１１０１００’が復号テーブル４３に入力される。

【００３７】復号テーブル４３では、前述の通り、８ビ
ットデータ‘１０１１０１００’が入力された場合、符
号長＝０、フラグ＝１を出力するように設定されている
ため、符号長＝０を加算器４４に送り、フラグ＝１を先
頭決め部４０に送る。

【００３８】加算器４４では、復号語Ｃの符号長＝１３
と符号長＝０の加算が行われ、１３＋０＝１３が加算器
４５に送られる。加算器４５では、ポインタ４６の出力
（＝１１）と加算器４５の出力（＝１３）との加算が行
われ、１１＋１３＝２４がポインタ４６に送出される。

【００３９】ポインタ４６からの出力（＝２４）は先頭
決め部４０に入力され、先頭決め部４０では、次のハフ
マン符号の先頭ビットが、３２ビットデータ‘０１０１
０１１０１０１０１１１００１０１１００１１０１１０
１００’の第２５ビット目であることが求まる。

【００４０】一方、フラグ＝１が先頭決め部４０に入力
されるため、先頭決め部４０は、求めようとしているハ
フマン符号の符号長が８ビットよりも長いものであると
判定し、３２ビットデータ‘０１０１０１１０１０１０
１１１００１０１１００１１０１１０１００’における
第２５ビット目から第３２ビット目の８ビットデータ
‘１０１１０１００’と次のハフマン符号データ列の２
４ビットデータを新たな３２ビットデータとして出力す
る。

【００４１】フラグ＝１を出力した場合における復号テ
ーブル４３の８ビット復号語データ出力の取扱について
は、例えば、フラグをイネーブル信号として用いて、フ
ラグ＝１の時には復号語を無視するように構成すればよ
い。以下同様な処理を繰り返すことによってハフマン符
号化データ列が順次復号化される。

【００４２】

【発明が解決しようとする課題】しかしながら、上述し
たハフマン符号復号化回路では、第１、第２の従来例の
ように、１復号語ずつ求めた場合には、時間がかかり復
号化処理の短縮化が図れないという欠点がある。

【００４３】また、２復号語ずつ求める構成をとる前記
第３の従来例では、先頭決め部４０−復号テーブル４２
−先頭決め部４１−復号テーブル４３−加算器４４−加
算器４５−ポインタ４６−先頭決め部４０とパス（信号
経路）が長くなり、このため動作周波数を上げて高速化
することは困難である。

【００４４】したがって、本発明は前記問題点を解消
し、ハフマン符号の復号化処理を高速化する復号化装置
を提供することを目的とする。また、本発明の別の目的
は、所望の高速処理を達成しながら且つ回路規模の増大
を抑止する構成の復号化装置を提供することにある。

【００４５】

【課題を解決するための手段】前記目的を達成するた
め、本発明のハフマン符号復号化回路は、ハフマン符号
データ列よりハフマン符号の先頭ビットを求める先頭決
め部と、該先頭決め部の出力の先頭ビット位置から所定
ビット数を入力し第１の復号語及び符号長を出力する第
１の復号情報格納部と、前記先頭決め部の出力の互いに
異なるビット位置から予め定められたビット数をそれぞ
れ入力し復号語及び符号長をそれぞれ出力する複数の復
号情報格納部と、前記第１の復号情報格納部が出力する
第１の符号長を選択信号として前記複数の復号情報格納
部の出力のいずれか一を選択し第２の復号語及び符号長
として出力するセレクタと、を備え、該セレクタの出力
である前記第２の符号長が前記先頭決め部に供給される
ものである。

【００４６】また、本発明においては、好ましくは、第
２の符号長は、第２の復号語の符号長と、セレクタの選
択信号の値（第１の復号情報格納部が出力する第１の符
号長）との和とされる。

【００４７】さらに、本発明は別の視点として、複数の
復号情報格納部に復号化対象外の符号が入力された場合
には、第１の復号情報格納部の出力である第１の符号長
と同一の符号長を第２の符号長として出力すると共に、
第２の復号語が無効であることを示す制御信号を出力す
るように構成されるハフマン符号復号化回路を提供す
る。

【００４８】そして、本発明においては、この制御信号
は先頭決め部に供給され、第２の復号語が無効であると
きに、先頭決め部は、第１の符号長分だけ後置されたビ
ット位置を新たな先頭ビットとして所定ビット数を出力
するものである。

【００４９】また、本発明においては、第２の復号語及
び符号長を出力する複数の復号情報格納部には、先頭決
め部の出力を順次１ビット毎シフトしたビット位置を先
頭ビットとする予め定められたビット数が入力される。

【００５０】

【作用】上記構成のもと、本発明のハフマン符号復号化
回路は、２復号語毎に復号化できると共に、先頭決め部
−第１の復号情報格納部から、複数の復号テーブル−セ
レクタ−先頭決め部と短い信号パスで済むため、ハフマ
ン符号復号化処理の高速動作を可能とするものである。
なお、復号情報格納部は、実施例の復号テーブルに対応
する。

【００５１】そして、本発明においては、第２の復号語
の符号長と第１の復号語の符号長の和を第２の復号語を
出力する復号テーブルに予め格納しておくことにより、
先頭ビットを制御するための回路構成が簡易化されると
共に、復号化処理が高速化される。

【００５２】また、本発明の別の視点によれば、第２の
復号語を出力する複数の復号情報格納部に復号語を示す
ハフマン符号の１部分しかアドレス入力されない場合に
は、符号長の和（第２の符号長に対応）として第１の復
号情報格納部の出力である第１の復号語の符号長を出力
すると共に、制御信号であるフラグ＝１を出力し、先頭
決め部において、該当する先頭ビット位置から新たに所
定ビット数を出力する構成により、復号化処理を高速化
すると共に復号情報格納部の規模の縮減を達成するとい
う効果を奏する。

【００５３】

【実施例】図面を参照して、本発明の実施例を以下に説
明する。

【００５４】

【実施例１】図１は、本発明の第１の実施例に係るハフ
マン符号復号化回路の構成を示すブロック図である。ハ
フマン符号の最大符号語長を１６ビットとする。ブロッ
ク図内のハフマン符号データ列３１−０はハフマン符号
データ列３２ビットを示したもので、先頭ビットを最上
位ビット３１としている。

【００５５】図１に示すように、本実施例は、入力され
たハフマン符号データ列からハフマン符号の先頭ビット
を求める先頭決め部１と、先頭決め部１で求められたハ
フマン符号の先頭ビットから１６ビットを入力とする復
号テーブル２と、先頭第２ビット目から１６ビットデー
タを入力とする復号テーブル３と、先頭第ｎビット目
（３≦ｎ≦１７）から１６ビットデータを入力とする復
号テーブル４〜１８と、復号テーブル２の出力である符
号長を選択信号として、復号テーブル３〜１８の出力デ
ータのいずれか一を選択出力するセレクタ１９から構成
される。なお復号テーブル２〜１８はＲＯＭ（Read Onl
y Memory）等で構成される。

【００５６】セレクタ１９は、符号長が１の場合には復
号テーブル３の出力データを選択し、符号長が２の場合
には復号テーブル４の出力データを選択する（他の復号
テーブル５〜１８についても同様）。

【００５７】図１及び表１に示すように、復号テーブル
２には、ハフマン符号のアドレス入力に対応して、復号
語８ビットと符号長５ビットが格納されている。

【００５８】また、復号テーブル３から復号テーブル１
８にはそれぞれ、ハフマン符号のアドレス入力に対応し
て、復号語８ビットと２つの復号語の符号長の和６ビッ
トが格納されている。

【００５９】各復号テーブルｎ（３≦ｎ≦１８）に格納
される符号長の和は、復号テーブルｎが復号化した復号
語の符号長と、復号テーブルｎの出力が接続されるセレ
クタ１９の入力ポート位置すなわち対応する選択信号の
値１〜１６（すなわち復号テーブル２の符号長出力）と
を加算した値である。

【００６０】なお、図１において、符号長が５ビット
幅、符号長の和が６ビット幅に設けられているのは、復
号テーブル２の出力である符号長は１〜１６の値をとり
（すなわち５ビット幅）、また、符号長の和は最大３２
までの値（すなわち６ビット幅）を出力することによ
る。

【００６１】表１には、図１の復号テーブル（２、３、
６、１３）の設定の一例が示されている。

【００６２】例えば、復号語Ａに対するハフマン符号が
‘０１０１’、復号語Ｂに対するハフマン符号が‘０１
１０１０１’であるものとする。

【００６３】復号テーブル２は、‘０１０１×…’の入
力に対して復号語Ａ、符号長４を出力し、‘０１１０１
０１×…’の入力に対して復号語Ｂ、符号長７を出力す
るように予め設定されている。

【００６４】復号テーブル３には、復号語と符号長の和
が格納されており、符号長の和として、復号テーブル２
で求められる復号語の符号長が１（セレクタ１９の選択
信号が１）の場合が想定され、復号テーブル３で求めら
れる復号語の符号長に１を加算した値が格納されてい
る。すなわち、復号テーブル３は、‘０１０１×…’が
入力された場合、復号語Ａと符号長の和４＋１＝５を出
力するように設定されている。

【００６５】また、復号テーブル６には、復号語と符号
長の和が格納されており、符号長の和として、復号テー
ブル２で求まる復号語の符号長が４の場合が想定され、
復号テーブル６で求められる復号語の符号長に４を加算
した値（＝符号長＋４）が設定されている。復号テーブ
ル６に、例えば‘０１０１×…’が入力された場合、復
号語Ａと符号長の和４＋４＝８を出力する。

【００６６】同様に、他の復号テーブルにもアドレス入
力に対応して復号語と符号長の和が格納される。

【００６７】先頭決め部１の初期値は入力されたハフマ
ン符号データ列３２ビットの先頭ビットとする。

【００６８】以下、ハフマン符号データ列の具体例に基
づき、本実施例の動作を説明する。

【００６９】仮に、ハフマン符号データ列‘０１０１０
１１０１０１００１００１…’が送られてきたものとす
る。

【００７０】先頭決め部１には先頭から３２ビット‘０
１０１０１１０１０１００１００１…’が入力される。
先頭決め部１では、初期値は入力されたハフマン符号デ
ータ列３２ビットの先頭ビットであるため、先頭ビット
から３２ビット‘０１０１０１１０１０１００１００１
…’を出力する。

【００７１】図１に示すように、各復号テーブルのアド
レス入力には１６ビットが入力される。すなわち、復号
テーブル２には、先頭ビットから１６ビットの‘０１０
１０１１０１０１００１００’が入力される。

【００７２】復号テーブル２は、表１に示すように、
‘０１０１×…’が入力された場合には復号語Ａ、符号
長＝４を出力するように設定されているため、復号語
Ａ、符号長＝４を出力する。復号テーブル２の出力であ
る符号長＝４は、選択信号としてセレクタ１９に送られ
る。

【００７３】一方、復号テーブル３から復号テーブル１
８にも、ハフマン符号データ列がそれぞれ所定のビット
位置から１６ビット入力され、各入力に対応するデータ
（復号語及び符号長の和）をセレクタ１９に出力する。

【００７４】例えば、復号テーブル６では先頭第５ビッ
ト目から１６ビットデータ‘０１１０１０１００１００
１…’が入力される。復号テーブル６は、表１に示すよ
うに、‘０１１０１０１×…’が入力された場合、復号
語Ｂ、符号長の和１１を出力するように設定されている
ため、復号語Ｂ、符号長の和＝１１を出力する。

【００７５】セレクタ１９では、復号テーブル２の符号
長＝４が選択信号とされ、この場合、セレクタ１９は、
復号テーブル６の出力データを選択し、復号語Ｂ、符号
長の和＝１１を出力する。

【００７６】そして、符号長の和＝１１は先頭決め部１
に送られ、先に入力された３２ビットデータ‘０１０１
０１１０１０１００１００１…’の先頭から第１２ビッ
ト目を次のハフマン符号の先頭ビットに設定し、新たに
第１２ビット目から３２ビットデータ、すなわち‘００
１００１…’を出力する。

【００７７】同様な操作を繰り返すことによって、本実
施例はハフマン符号データ列を２復号語ずつ復号化す
る。

【００７８】

【実施例２】次に、図２を参照して本発明の第２の実施
例について説明する。本実施例は、実施例１と比較し
て、復号化処理の高速化等処理能力の向上を達成するよ
りも、むしろ復号テーブルのサイズを小さくしたい場合
に好適である。図２は本発明の第２の実施例を示すハフ
マン符号復号化回路のブロック図である。

【００７９】本実施例では、ハフマン符号の最大符号語
長を１６ビットとする。ブロック図内のハフマン符号デ
ータ列１５−０はハフマン符号データ列１６ビットを示
したもので、先頭ビットを最上位ビットのビット１５と
している。

【００８０】図２に示すように、本実施例に係るハフマ
ン符号復号化回路は、ハフマン符号データ列からハフマ
ン符号の先頭ビットを求める先頭決め部２０と、先頭決
め部２０で求まったハフマン符号の先頭ビットから１６
ビットを入力する復号テーブル２１と、先頭第２ビット
目から第１６ビット目までのビットデータを入力する復
号テーブル２２と、以下同様にして、ハフマン符号デー
タ列の先頭第ｎビット目（３≦ｎ≦１６）から第１６ビ
ット目までのビットデータを入力するハフマン符号デー
タを入力する復号テーブル２３〜３６と、復号テーブル
２１の符号長出力を選択信号として復号テーブル２２〜
３６の出力のいずれか一を選択出力するセレクタ３７か
ら構成される。

【００８１】セレクタ３７は、復号テーブル２１の出力
の符号長が１の場合には復号テーブル２２の出力データ
を選択し、符号長が２の場合には復号テーブル２３の出
力データを選択し、同様にして符号長の値に基づき復号
テーブル２４〜３６の出力データを選択出力する。

【００８２】図２及び表２に示すように、復号テーブル
２１には、アドレス入力に対応して復号語８ビットと符
号長５ビットが格納されている。また、復号テーブル２
２から復号テーブル３６には、アドレス入力に対応して
復号語８ビットと２復号語の符号長の和６ビット、及び
フラグ１ビットが格納されている。

【００８３】各復号テーブルｎ（２２≦ｎ≦３６）に格
納される符号長の和は、復号テーブルｎ（２２≦ｎ≦３
６）が復号化した復号語の符号長と、復号テーブルｎの
出力が接続されるセレクタ３７の入力ポート位置すなわ
ち対応する選択信号の値１〜１５（復号テーブル２１の
符号長出力）とを加算した値とされる。

【００８４】表２には、図２における復号テーブルの設
定の一例が示されている。例えば、復号語Ａに対するハ
フマン符号が‘０１０１’、復号語Ｂに対するハフマン
符号が‘０１１０１０１’、復号語Ｃに対するハフマン
符号が‘０１１１００１０１１００１’、復号語Ｄに対
するハフマン符号が‘１０１１０１００００’であるも
のとする。

【００８５】表２に示すように、復号テーブル２１は、
‘０１０１×…’が入力された場合、復号語Ａ、符号長
＝４を出力し、‘０１１０１０１×…’が入力された場
合、復号語Ｂ、符号長＝７を出力し、‘０１１１００１
０１１００１×…’が入力された場合、復号語Ｃ、符号
長＝１３を出力し、また、‘１０１１０１００００×
…’が入力された場合、復号語Ｄ、符号長＝１０を出力
するように設定されている。

【００８６】復号テーブル２２から復号テーブル３６に
は、復号語８ビットと符号長の和６ビット、フラグ１ビ
ットが以下のように設定されている。

【００８７】表２に示すように、例えば、復号テーブル
２２は、‘０１０１×…’が入力された場合、復号語
Ａ、符号長の和＝４＋１＝５、及びフラグ＝０を出力
し、‘０１１０１０１×…’が入力された場合、復号語
Ｂ、符号長の和＝７＋１＝８、及びフラグ＝０を出力
し、‘０１１１００１０１１００１×…’が入力された
場合、復号語Ｃ、符号長の和＝１３＋１＝１４、及びフ
ラグ＝０を出力し、‘１０１１０１００００×…’の入
力された場合、復号語Ｄ、符号長の和＝１０＋１＝１
１、及びフラグ＝０を出力する。

【００８８】復号テーブル３４は、‘０１０’，‘０１
１’，‘１０１’が入力された場合、復号語を示すハフ
マン符号の１部分しかアドレス入力されていないため、
符号長＝１３、フラグ＝１を出力する。

【００８９】復号テーブル３４において、符号長を１３
と設定するのは、復号テーブル２１で求められた復号語
の符号長を先頭決め部２０に送出するためであり、セレ
クタ３７が復号テーブル３４の出力を選択するのは、復
号テーブル２１で求まる復号語の符号長が１３の時であ
ることによる。

【００９０】このように復号テーブル２２〜３６におい
ては、復号語を示すハフマン符号の１部分しかアドレス
入力されない場合には、符号長の和を復号テーブル２１
で求められた復号語の符号長とし、フラグ＝１を出力す
るように設定される。同様に他の復号テーブルについて
も、アドレス入力に対応して復号語、符号長、フラグが
設定される。

【００９１】また、先頭決め部２０の初期値は入力され
たハフマン符号データ列１６ビットの先頭ビットとす
る。

【００９２】以下、ハフマン符号データ列の具体例に基
づき本実施例の動作を説明する。

【００９３】仮に、ハフマン符号データ列‘０１０１０
１１０１０１０１１１００１０１１００１１０１１０１
００００…’が送られてきたものとする。

【００９４】先頭決め部２０には、先頭１６ビット‘０
１０１０１１０１０１０１１１０’が入力される。先頭
決め部２０では、先頭ビットの初期値は入力されたハフ
マン符号データ列１６ビットの先頭ビットであるため、
先頭から１６ビット‘０１０１０１１０１０１０１１１
０’を出力する。

【００９５】復号テーブル２１には、先頭から１６ビッ
トデータ‘０１０１０１１０１０１０１１１０’が入力
される。

【００９６】復号テーブル２１は、表２に示すように、
‘０１０１×…’が入力された場合、復号語Ａ、符号長
＝４を出力するように設定されているため、復号語Ａ、
符号長４を出力する。復号テーブル２１の出力である符
号長＝４は選択信号としてセレクタ３７に供給される。

【００９７】一方、復号テーブル２２から復号テーブル
３６にも、図２に示すように、ハフマン符号データがそ
れぞれ入力され、各入力に対応するデータ（復号語及び
符号長の和）をセレクタ３７に出力する。

【００９８】例えば、復号テーブル２５には、先頭第５
ビット目から第１６ビット目の１２ビットデータ‘０１
１０１０１０１１１０’が入力される。復号テーブル２
５は、表２に示すように、‘０１１０１０１×…’が入
力された場合には、復号語Ｂ、符号長の和として１１を
出力するように設定されているため、復号語Ｂ、符号長
の和＝１１、フラグ＝０を出力する。

【００９９】セレクタ３７では、復号テーブル２１の符
号長＝４を選択信号として、この場合、復号テーブル２
５の出力データを選択し、復号語Ｂ、符号長の和＝１
１、フラグ＝０を出力し、符号長の和＝１１は先頭決め
部２０に供給される。

【０１００】先頭決め部２０では、先に入力されたハフ
マン符号データ列１６ビット‘０１０１０１１０１０１
０１１１０’の先頭から第１２ビット目を次のハフマン
符号の先頭ビットに設定し、新しく求められた先頭から
１６ビット、すなわち‘０１１１００１０１１００１１
０１’を出力する。

【０１０１】復号テーブル２１は、表２に示すように、
‘０１１１０００１０１１００１×…’が入力された場
合、復号語Ｃ、符号長１３を出力するように設定されて
いるため、復号語Ｃ、符号長＝１３を出力する。符号長
＝１３は選択信号としてセレクタ３７に供給される。

【０１０２】一方、復号テーブル２２から復号テーブル
３６にもハフマン符号データがそれぞれ入力され、各入
力に対応するデータをセレクタ３７に出力する。

【０１０３】例えば、復号テーブル３４には先頭から第
１４ビット目から第１６ビット目の３ビットデータ‘０
１０’が入力される。復号テーブル３４は、表２に示す
ように、‘０１０’が入力された場合、符号長１３、フ
ラグ＝１を出力するように設定されているため、符号長
１３、フラグ＝１を出力する。

【０１０４】セレクタ３７では、復号テーブル２１の符
号長１３を選択信号として、この場合、復号テーブル３
４の出力を選択し、符号長１３、フラグ＝１を出力す
る。

【０１０５】フラグ＝１を出力した場合における復号テ
ーブル３４からの復号語データ出力の取扱については、
例えば、フラグをイネーブル信号として用いて、フラグ
＝１の時にはセレクタ３７から出力される復号語を無視
するように構成すればよい。

【０１０６】符号長＝１３は、先頭決め部２０に供給さ
れ、先頭決め部２０では、先に入力された１６ビットデ
ータ‘０１１１００１０１１００１１０１’の先頭から
第１４ビット目を次のハフマン符号の先頭ビットに設定
し、新しく求められた先頭から１６ビットデータ‘１０
１１０１００００…’を出力する。

【０１０７】同様な操作を繰り返すことにより、本実施
例は、入力されたハフマン符号データ列を順次復号化す
る。

【０１０８】以上本発明を各種実施例に即して説明した
が、例えば、表１、表２の構成はあくまで発明の理解を
助けるためのものであり、本発明は上記態様に限定され
るものではなく、本発明の原理に準ずる各種実施態様を
含む。

【０１０９】

【表１】

【０１１０】

【表２】

【０１１１】

【表３】

【０１１２】

【表４】

【０１１３】

【発明の効果】以上説明したように、本発明のハフマン
符号復号化回路によれば、２復号語毎に復号化を行なう
ことができると共に、先頭決め部から復号テーブルへの
経路及び復号テーブルからセレクタを介して先頭決め部
と、信号経路が従来例と比較して短くて済み、ハフマン
符号復号化処理を高速に行うことが出来る。

【０１１４】本発明においては、第２の復号語の符号長
と第１の復号語の符号長の和を第２の復号語を出力する
復号テーブルに予め格納しておくことにより、先頭ビッ
トを制御するための回路構成が簡易化されると共に、復
号化処理が高速化される。

【０１１５】また、本発明の第２の視点によれば、第２
の復号語を出力する復号テーブルに復号語を示すハフマ
ン符号の１部分しかアドレス入力されない場合には、符
号長の和として第１の復号語の符号長を出力すると共
に、フラグ＝１を出力し、先頭決め部において、該当す
る先頭ビット位置から１６ビットデータを出力し、第１
の復号テーブルで復号化を行なう構成により、復号化処
理を高速化すると共に回路規模、特に復号テーブルの規
模の縮減を達成するという効果を奏する。

【０１１６】さらに、本発明によれば、複数の復号テー
ブルに入力されるハフマン符号データを１ビット毎順次
シフトした構成により回路構成が簡易化され且つ高速化
に資する。

【図面の簡単な説明】

【図１】本発明の第１の実施例のハフマン符号復号化回
路の構成を示すブロック図である。

【図２】本発明の第２の実施例のハフマン符号復号化回
路の構成を示すブロック図である。

【図３】従来のハフマン符号復号化回路の構成の一例を
示すブロック図である。

【図４】従来のハフマン符号復号化回路の別の構成例を
示すブロック図である。

【図５】ハフマン符号化の原理を説明する説明図であ
る。

【符号の説明】

１，２０，３８先頭決め部２復号テーブル３〜１８復号テーブル１９，３７セレクタ２１復号テーブル２２〜３６復号テーブル３９復号テーブル４０，４１先頭決め部４２，４３復号テーブル４４，４５加算器４６ポインタａ，ｆ，ｌ，ｏハフマン符号データ列ｂ，ｇ，ｍ，復号語ｃ，ｈ，ｎ，ｑ，ｔ符号長ｄ，ｉ復号語（第２の復号語）ｅ，ｊ符号長の和ｋ，ｒ，ｕフラグｌハフマン符号データ列ｐ，ｓ復号語

Claims

(57)【特許請求の範囲】

【請求項１】ハフマン符号データ列よりハフマン符号の
先頭ビットを求める先頭決め部と、該先頭決め部の出力
の先頭ビット位置から所定ビット数を入力し第１の復号
語及び第１の符号長を出力する第１の復号情報格納部
と、前記先頭決め部の出力の互いに異なるビット位置か
ら予め定められたビット数をそれぞれ入力し復号語及び
符号長をそれぞれ出力する複数の復号情報格納部と、前
記第１の復号情報格納部が出力する第１の符号長を選択
信号として前記複数の復号情報格納部の出力のいずれか
一を選択し第２の復号語及び第２の符号長として出力す
るセレクタと、を備え、該セレクタの出力である前記第
２の符号長が前記先頭決め部に供給されるハフマン符号
復号化回路。
【請求項２】前記第２の符号長が、第２の復号語の符号
長と、前記選択信号の値（前記第１の復号情報格納部が
出力する第１の符号長）との和である請求項１記載のハ
フマン符号復号化回路。
【請求項３】前記複数の復号情報格納部が、復号化対象
外の符号が入力された場合に前記第１の復号情報格納部
が出力する第１の符号長と同一の符号長を第２の符号長
として出力すると共に、前記第２の復号語が無効である
ことを示す制御信号を出力するように構成された請求項
１記載のハフマン符号復号化回路。
【請求項４】前記制御信号が前記先頭決め部に供給さ
れ、前記第２の復号語が無効であるときに、前記先頭決
め部は、前記第１の符号長分だけ後置されたビット位置
を新たに先頭ビットとして所定ビット数を出力するよう
に構成された請求項３記載のハフマン符号復号化回路。
【請求項５】前記複数の復号情報格納部には、前記先頭
決め部の出力を順次１ビット毎シフトしたビット位置を
先頭ビットとする予め定められたビット数が入力される
請求項１から４のいずれか一に記載のハフマン符号復号
化回路。