JP3138342B2 - 可変長符号の復号装置 - Google Patents
可変長符号の復号装置Info
- Publication number
- JP3138342B2 JP3138342B2 JP04258396A JP25839692A JP3138342B2 JP 3138342 B2 JP3138342 B2 JP 3138342B2 JP 04258396 A JP04258396 A JP 04258396A JP 25839692 A JP25839692 A JP 25839692A JP 3138342 B2 JP3138342 B2 JP 3138342B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- length
- variable
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、可変長符号を解読する
復号装置に関する。
復号装置に関する。
【０００２】
【従来の技術】従来、復号テ−ブルを用いて可変長符号
を解読する復号装置としては、例えば、図６に示すもの
があった。図において、デ−タ変換器６０１は可変長符
号のビット列の８ビット毎のパラレルデ−タより後記制
御部６０３の出力値に応じて可変長符号のビット列より
次に復号する可変長符号デ−タの先頭より可変長符号の
最大符号長分のデ−タを出力し、復号テ−ブル６０２は
前記デ−タ変換器６０１の出力デ−タを入力して可変長
符号の復号を行い、制御部６０３は前記復号テ−ブル６
０２の符号長デ−タ６０４を入力し前記デ−タ変換器６
０１と外部に対して制御信号を出力する。
を解読する復号装置としては、例えば、図６に示すもの
があった。図において、デ−タ変換器６０１は可変長符
号のビット列の８ビット毎のパラレルデ−タより後記制
御部６０３の出力値に応じて可変長符号のビット列より
次に復号する可変長符号デ−タの先頭より可変長符号の
最大符号長分のデ−タを出力し、復号テ−ブル６０２は
前記デ−タ変換器６０１の出力デ−タを入力して可変長
符号の復号を行い、制御部６０３は前記復号テ−ブル６
０２の符号長デ−タ６０４を入力し前記デ−タ変換器６
０１と外部に対して制御信号を出力する。
【０００３】次に、動作について説明する。本来、可変
長符号のビット列は文字どおり可変長であるためバイ
ト、あるいは、ワ−ドといった概念はないが、通常、可
変長符号のビット列を格納、転送するメモリ、あるい
は、可変長符号を処理するプロセッサのデ−タ幅からの
制限により、１バイト、あるいは、数バイト単位で扱う
ことが多い。したがって、以下では、可変長符号のビッ
ト列が８ビットを単位に、復号装置に入力される場合を
例にとる。図７は、７種類の事象に対して各々の可変長
符号を示す図である。図７に示した符号系に従った、図
１０の符号化デ−タを用いて説明を行う。なお、復号化
デ−タは最上位ビット（ＭＳＢ）から最下位ビット（Ｌ
ＳＢ）への順序である。図８は、図７で示した符号の構
成を示したものである。図９は復号テ−ブル６０２に格
納されているデ−タを示す。図７で示される可変長符号
の最大符号長が４ビットであるため復号テ−ブル６０２
には、１６（２の４乗＝１６）箇所の復号デ−タ格納領
域が必要である。また、復号テ−ブル６０２には、復号
デ−タとともにその復号デ−タの符号の長さの情報も格
納記憶されている。
長符号のビット列は文字どおり可変長であるためバイ
ト、あるいは、ワ−ドといった概念はないが、通常、可
変長符号のビット列を格納、転送するメモリ、あるい
は、可変長符号を処理するプロセッサのデ−タ幅からの
制限により、１バイト、あるいは、数バイト単位で扱う
ことが多い。したがって、以下では、可変長符号のビッ
ト列が８ビットを単位に、復号装置に入力される場合を
例にとる。図７は、７種類の事象に対して各々の可変長
符号を示す図である。図７に示した符号系に従った、図
１０の符号化デ−タを用いて説明を行う。なお、復号化
デ−タは最上位ビット（ＭＳＢ）から最下位ビット（Ｌ
ＳＢ）への順序である。図８は、図７で示した符号の構
成を示したものである。図９は復号テ−ブル６０２に格
納されているデ−タを示す。図７で示される可変長符号
の最大符号長が４ビットであるため復号テ−ブル６０２
には、１６（２の４乗＝１６）箇所の復号デ−タ格納領
域が必要である。また、復号テ−ブル６０２には、復号
デ−タとともにその復号デ−タの符号の長さの情報も格
納記憶されている。
【０００４】さて、図６において、８ビット毎に区切ら
れた可変長符号のビット列は、まず、デ−タ変換器６０
１に入力される。入力されたデ−タは、制御部６０３よ
り入力される制御信号６０５に応じて、入力されたデ−
タより４ビットのデ−タを復号テ−ブル６０２に出力す
る。すなわち初期状態後の最初のデ−タであり、この場
合最上位ビットが可変長符号ビット列の先頭なので、８
ビットパラレルデ−タの上位４ビット”０１０１”が復
号テ−ブル６０２に出力される。復号テ−ブル６０２は
前記デ−タ変換器６０１より出力されるデ−タが指し示
す格納箇所（番地）の情報を出力する。すなわち図９よ
り判るように、この”０１０１”番地の出力は、復号デ
−タである事象Ａとこの時の符号の長さを示すデ−タ”
００１”である。この符号の長さデ−タ”００１”は制
御部６０３に入力され、制御部６０３が次にデ−タ変換
器６０１に対して出力する制御信号を発生するために使
用される。すなわち制御部６０３は次にデ−タ変換器６
０１が出力するデ−タとして、上位２ビット目から５ビ
ット目までのデ−タ”１０１１”を出力するよう制御信
号を出力する。復号テ−ブル６０２は前記デ−タ変換器
６０１の出力デ−タが示す”１０１１”番地に格納され
ているデ−タを出力する。すなわち図９より判るよう
に、この”１０１１”番地の出力は、復号デ−タである
事象Ｄとこの時の符号の長さを示すデ−タ”１００”で
ある。この符号の長さデ−タ”１００”は制御部６０３
に入力され、制御部６０３が次にデ−タ変換器６０１に
対して出力する制御信号を発生するために使用される。
しかし今回は未復号のデ−タが残り３ビットしかないた
め、デ−タ変換器６０１が出力する４ビット分のデ−タ
は揃わない。そこで制御部６０３は、外部とデ−タ変換
器６０１に制御信号を出力し新たな８ビットパラレルデ
−タを入力する。デ−タ入力後、制御部６０３はデ−タ
変換器６０１に対して旧８ビットパラレルデ−タの下位
３ビットデ−タ”１１１”と新８ビットパラレデ−タの
上位１ビットデ−タ”０”とを連結した４ビットデ−
タ”１１１０”を出力するよう制御信号を出力する。復
号テ−ブル６０２は前記デ−タ変換器６０１の出力デ−
タが示す”１１１０”番地に格納されているデ−タを出
力する。すなわち図８より判るように、この”１１１
０”番地の出力は、復号デ−タである事象Ｆとこの時の
符号の長さを示すデ−タ”１００”である。この符号の
長さデ−タ”１００”は制御部６０３に入力され、制御
部６０３が次にデ−タ変換器６０１に対して出力する制
御信号を発生するために使用される。以上のような動作
を繰り返し、以下事象Ｂ、Ａ、Ａ、・・・が復号されて
行く。図１１は、この時の復号の動作を示すものであ
る。
れた可変長符号のビット列は、まず、デ−タ変換器６０
１に入力される。入力されたデ−タは、制御部６０３よ
り入力される制御信号６０５に応じて、入力されたデ−
タより４ビットのデ−タを復号テ−ブル６０２に出力す
る。すなわち初期状態後の最初のデ−タであり、この場
合最上位ビットが可変長符号ビット列の先頭なので、８
ビットパラレルデ−タの上位４ビット”０１０１”が復
号テ−ブル６０２に出力される。復号テ−ブル６０２は
前記デ−タ変換器６０１より出力されるデ−タが指し示
す格納箇所（番地）の情報を出力する。すなわち図９よ
り判るように、この”０１０１”番地の出力は、復号デ
−タである事象Ａとこの時の符号の長さを示すデ−タ”
００１”である。この符号の長さデ−タ”００１”は制
御部６０３に入力され、制御部６０３が次にデ−タ変換
器６０１に対して出力する制御信号を発生するために使
用される。すなわち制御部６０３は次にデ−タ変換器６
０１が出力するデ−タとして、上位２ビット目から５ビ
ット目までのデ−タ”１０１１”を出力するよう制御信
号を出力する。復号テ−ブル６０２は前記デ−タ変換器
６０１の出力デ−タが示す”１０１１”番地に格納され
ているデ−タを出力する。すなわち図９より判るよう
に、この”１０１１”番地の出力は、復号デ−タである
事象Ｄとこの時の符号の長さを示すデ−タ”１００”で
ある。この符号の長さデ−タ”１００”は制御部６０３
に入力され、制御部６０３が次にデ−タ変換器６０１に
対して出力する制御信号を発生するために使用される。
しかし今回は未復号のデ−タが残り３ビットしかないた
め、デ−タ変換器６０１が出力する４ビット分のデ−タ
は揃わない。そこで制御部６０３は、外部とデ−タ変換
器６０１に制御信号を出力し新たな８ビットパラレルデ
−タを入力する。デ−タ入力後、制御部６０３はデ−タ
変換器６０１に対して旧８ビットパラレルデ−タの下位
３ビットデ−タ”１１１”と新８ビットパラレデ−タの
上位１ビットデ−タ”０”とを連結した４ビットデ−
タ”１１１０”を出力するよう制御信号を出力する。復
号テ−ブル６０２は前記デ−タ変換器６０１の出力デ−
タが示す”１１１０”番地に格納されているデ−タを出
力する。すなわち図８より判るように、この”１１１
０”番地の出力は、復号デ−タである事象Ｆとこの時の
符号の長さを示すデ−タ”１００”である。この符号の
長さデ−タ”１００”は制御部６０３に入力され、制御
部６０３が次にデ−タ変換器６０１に対して出力する制
御信号を発生するために使用される。以上のような動作
を繰り返し、以下事象Ｂ、Ａ、Ａ、・・・が復号されて
行く。図１１は、この時の復号の動作を示すものであ
る。
【０００５】
【発明が解決しようとする課題】従来の可変長符号の復
号装置は上記のように構成されていたので、復号テ−ブ
ルが可変長符号の最大符号長ｎビットとした時、復号テ
−ブルの格納領域として２のｎ乗分必要であった。この
ため可変長符号の最大符号長が大きくなると復号テ−ブ
ルが飛躍的に大きくなるので、復号装置が大きくなると
いう欠点があった。
号装置は上記のように構成されていたので、復号テ−ブ
ルが可変長符号の最大符号長ｎビットとした時、復号テ
−ブルの格納領域として２のｎ乗分必要であった。この
ため可変長符号の最大符号長が大きくなると復号テ−ブ
ルが飛躍的に大きくなるので、復号装置が大きくなると
いう欠点があった。
【０００６】本発明では、上記の点を考慮し、可変長符
号の最大符号長が大きくなっても復号テ−ブルの飛躍的
な増加を避け復号装置の大きさの増加を押さえることを
目的としている。
号の最大符号長が大きくなっても復号テ−ブルの飛躍的
な増加を避け復号装置の大きさの増加を押さえることを
目的としている。
【０００７】
【課題を解決するための手段】本発明の可変長符号の復
号装置は、上述の課題を解決するための手段として以下
の特徴を有する。
号装置は、上述の課題を解決するための手段として以下
の特徴を有する。
【０００８】可変長符号列から成るビット列を復号テ−
ブルを使用して先頭から順次復号する可変長符号の復号
装置であって、符号長を検出する符号長検出手段と、前
記符号長検出手段が出力する符号長と可変長符号の最大
符号長又は該最大符号長より大きな符号長の可変長符号
のビット列デ−タとを入力し、前記符号長と前記ビット
列データとの組み合わせを基に所与のルールに基づいて
前記複号テーブルにアクセスすべきアドレスの所定の部
分オフセット値をそれぞれ出力する複数の数値発生手段
と、複数の前記数値発生手段のそれぞれの出力を加算し
加算結果を前記複号テーブルに出力する加算手段と、少
なくとも復号すべき事象の種数に応じた格納領域を有
し、前記加算手段が出力する前記加算結果が示す値に対
応したアドレスに複号すべき事象データが格納された前
記復号テーブルと、を備えたことを特徴とする。また、
前記可変長符号の最大符号長がｎビットの場合、ｎ個以
上の前記数値発生手段と、ｎ−１個以上の前記加算手段
とを備えたことを特徴とする。さらに、前記数値発生手
段が発生すべきデ−タの種類及び前記復号テ−ブルのデ
−タ格納フォーマットは、枝０又は枝１への分岐をもつ
符号の２進木（図１２）上の任意の分岐点において、前
記枝０に分岐する側には数値０を割り当て、前記枝１に
分岐する側には同一分岐点上において前記枝０に分岐す
る側に存在する復号デ−タの数を割り当てる操作を順次
繰り返して決定されたものであることを特徴とする。
ブルを使用して先頭から順次復号する可変長符号の復号
装置であって、符号長を検出する符号長検出手段と、前
記符号長検出手段が出力する符号長と可変長符号の最大
符号長又は該最大符号長より大きな符号長の可変長符号
のビット列デ−タとを入力し、前記符号長と前記ビット
列データとの組み合わせを基に所与のルールに基づいて
前記複号テーブルにアクセスすべきアドレスの所定の部
分オフセット値をそれぞれ出力する複数の数値発生手段
と、複数の前記数値発生手段のそれぞれの出力を加算し
加算結果を前記複号テーブルに出力する加算手段と、少
なくとも復号すべき事象の種数に応じた格納領域を有
し、前記加算手段が出力する前記加算結果が示す値に対
応したアドレスに複号すべき事象データが格納された前
記復号テーブルと、を備えたことを特徴とする。また、
前記可変長符号の最大符号長がｎビットの場合、ｎ個以
上の前記数値発生手段と、ｎ−１個以上の前記加算手段
とを備えたことを特徴とする。さらに、前記数値発生手
段が発生すべきデ−タの種類及び前記復号テ−ブルのデ
−タ格納フォーマットは、枝０又は枝１への分岐をもつ
符号の２進木（図１２）上の任意の分岐点において、前
記枝０に分岐する側には数値０を割り当て、前記枝１に
分岐する側には同一分岐点上において前記枝０に分岐す
る側に存在する復号デ−タの数を割り当てる操作を順次
繰り返して決定されたものであることを特徴とする。
【０００９】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の一実施例における可変長符
号の復号装置のブロック図を示したものである。図にお
いてデ−タ変換器１０１は外部より入力される可変長符
号のビット列の８ビット毎のパラレルデ−タの中から後
記制御部１０５の出力値に応じて次に復号する可変長符
号デ−タの先頭より最大符号長分のデ−タを後記符号長
検出手段１０２と後記数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄに出力し、符号長検出手段１０
２は前記デ−タ変換器１０１より出力される最大符号長
デ−タから可変長符号の長さを検出し、数値発生手段１
０３ａ、１０３ｂ、１０３ｃ、１０３ｄは前記デ−タ変
換器１０１の出力と前記符号長検出手段１０２の出力を
入力し、加算手段１０４ａ、１０４ｂ、１０４ｃは前記
各数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３
ｄの出力を順次加算し、復号テ−ブル１０５は前記加算
手段１０３ｃの出力を入力し、制御部１０６は前記符号
長検出手段１０２の出力を入力し、そして前記デ−タ変
換器１０１と外部に対して制御信号を出力する。図２
は、デ−タ変換器１０１の出力に対応して符号長検出手
段１０２が出力するデ−タを示すものである。図３は、
デ−タ変換器１０１の出力と符号長検出手段１０２の出
力に対応して各数値発生手段１０３ａ、１０３ｂ、１０
３ｃ、１０３ｄが出力する数値デ−タを示すものであ
る。図４は、復号テ−ブル１０５に格納されているデ−
タを示すものである。図４から判るように、前記従来例
の場合と異なり復号デ−タを格納する領域は符号の種類
だけあれば良い。
号の復号装置のブロック図を示したものである。図にお
いてデ−タ変換器１０１は外部より入力される可変長符
号のビット列の８ビット毎のパラレルデ−タの中から後
記制御部１０５の出力値に応じて次に復号する可変長符
号デ−タの先頭より最大符号長分のデ−タを後記符号長
検出手段１０２と後記数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄに出力し、符号長検出手段１０
２は前記デ−タ変換器１０１より出力される最大符号長
デ−タから可変長符号の長さを検出し、数値発生手段１
０３ａ、１０３ｂ、１０３ｃ、１０３ｄは前記デ−タ変
換器１０１の出力と前記符号長検出手段１０２の出力を
入力し、加算手段１０４ａ、１０４ｂ、１０４ｃは前記
各数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３
ｄの出力を順次加算し、復号テ−ブル１０５は前記加算
手段１０３ｃの出力を入力し、制御部１０６は前記符号
長検出手段１０２の出力を入力し、そして前記デ−タ変
換器１０１と外部に対して制御信号を出力する。図２
は、デ−タ変換器１０１の出力に対応して符号長検出手
段１０２が出力するデ−タを示すものである。図３は、
デ−タ変換器１０１の出力と符号長検出手段１０２の出
力に対応して各数値発生手段１０３ａ、１０３ｂ、１０
３ｃ、１０３ｄが出力する数値デ−タを示すものであ
る。図４は、復号テ−ブル１０５に格納されているデ−
タを示すものである。図４から判るように、前記従来例
の場合と異なり復号デ−タを格納する領域は符号の種類
だけあれば良い。
【００１１】次に前記従来例の場合と同様に図７、およ
び、図８に示した符号系に従った図１０の符号化デ−タ
を使用して動作についてを説明する。
び、図８に示した符号系に従った図１０の符号化デ−タ
を使用して動作についてを説明する。
【００１２】まず外部より８ビットパラレルデ−タが、
デ−タ変換器１０１に入力される。前記デ−タ変換器１
０１は８ビットパラレルデ−タの上位４ビット”０１０
１”を符号長検出手段１０２、および数値発生手段１０
３ａ、１０３ｂ、１０３ｃ、１０３ｄに出力する。図２
より判るように、前記符号長検出手段１０２は入力され
る”０１０１”というデ−タに対応して符号長デ−タ”
００１”を数値発生手段１０３ａ、１０３ｂ、１０３
ｃ、１０３ｄと制御部１０６に出力する。さらに図３よ
り判るように、前記デ−タ変換器１０１と前記符号長検
出手段１０２の出力に対応して各数値発生手段１０３
ａ、１０３ｂ、１０３ｃ、１０３ｄより”０００”、”
０００”、”０００”、”０００”というデ−タが出力
される。加算手段１０４ａ、１０４ｂ、１０４ｃは、前
記各数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０
３ｄよりの出力”０００”、”０００”、”００
０”、”０００”をそれぞれ順次加算し、その結果であ
る”０００”を復号テ−ブル１０５に出力する。図４よ
り判るように、前記復号テ−ブル１０５は、入力デ−
タ”０００”に対応する復号デ−タとして事象Ａを出力
する。制御部１０６は、前記符号長検出手段１０２を利
用して次にデ−タ変換器１０１に対して制御信号を発生
する。すなわち制御部１０６は次にデ−タ変換器１０１
が出力するデ−タとして、上位２ビット目から５ビット
目までのデ−タ”１０１１”を出力するよう制御信号を
出力する。前記制御部１０６からの制御信号によりデ−
タ変換器１０１は次のデ−タとして”１０１１”を符号
長検出手段１０２、および数値発生手段１０３ａ、１０
３ｂ、１０３ｃ、１０３ｄに出力する。図２より判るよ
うに、前記符号長検出手段１０２は入力される”１０１
１”というデ−タに対応して符号長デ−タ”１００”を
数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ
と制御部１０６に出力する。さらに図３より判るよう
に、前記デ−タ変換器１０１と前記符号長検出手段１０
２の出力に対応して各数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄより”００１”、”００
０”、”００１”、”００１”というデ−タが出力され
る。加算手段１０４ａ、１０４ｂ、１０４ｃは、前記各
数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ
の出力”００１”、”０００”、”００１”、”００
１”をそれぞれ順次加算し、その結果である”０１１”
を復号テ−ブル１０５に出力する。
デ−タ変換器１０１に入力される。前記デ−タ変換器１
０１は８ビットパラレルデ−タの上位４ビット”０１０
１”を符号長検出手段１０２、および数値発生手段１０
３ａ、１０３ｂ、１０３ｃ、１０３ｄに出力する。図２
より判るように、前記符号長検出手段１０２は入力され
る”０１０１”というデ−タに対応して符号長デ−タ”
００１”を数値発生手段１０３ａ、１０３ｂ、１０３
ｃ、１０３ｄと制御部１０６に出力する。さらに図３よ
り判るように、前記デ−タ変換器１０１と前記符号長検
出手段１０２の出力に対応して各数値発生手段１０３
ａ、１０３ｂ、１０３ｃ、１０３ｄより”０００”、”
０００”、”０００”、”０００”というデ−タが出力
される。加算手段１０４ａ、１０４ｂ、１０４ｃは、前
記各数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０
３ｄよりの出力”０００”、”０００”、”００
０”、”０００”をそれぞれ順次加算し、その結果であ
る”０００”を復号テ−ブル１０５に出力する。図４よ
り判るように、前記復号テ−ブル１０５は、入力デ−
タ”０００”に対応する復号デ−タとして事象Ａを出力
する。制御部１０６は、前記符号長検出手段１０２を利
用して次にデ−タ変換器１０１に対して制御信号を発生
する。すなわち制御部１０６は次にデ−タ変換器１０１
が出力するデ−タとして、上位２ビット目から５ビット
目までのデ−タ”１０１１”を出力するよう制御信号を
出力する。前記制御部１０６からの制御信号によりデ−
タ変換器１０１は次のデ−タとして”１０１１”を符号
長検出手段１０２、および数値発生手段１０３ａ、１０
３ｂ、１０３ｃ、１０３ｄに出力する。図２より判るよ
うに、前記符号長検出手段１０２は入力される”１０１
１”というデ−タに対応して符号長デ−タ”１００”を
数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ
と制御部１０６に出力する。さらに図３より判るよう
に、前記デ−タ変換器１０１と前記符号長検出手段１０
２の出力に対応して各数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄより”００１”、”００
０”、”００１”、”００１”というデ−タが出力され
る。加算手段１０４ａ、１０４ｂ、１０４ｃは、前記各
数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ
の出力”００１”、”０００”、”００１”、”００
１”をそれぞれ順次加算し、その結果である”０１１”
を復号テ−ブル１０５に出力する。
【００１３】図４より判るように、前記復号テ−ブル１
０５は、入力デ−タ”０１１”に対応する復号デ−タと
して事象Ｄを出力する。制御部１０６は、前記符号長検
出手段１０２を利用して次にデ−タ変換器１０１に対し
て制御信号を発生する。しかし今回は未復号のデ−タが
残り３ビットしかないため、デ−タ変換器１０１が出力
する４ビット分のデ−タは揃わない。そこで制御部１０
６は、外部とデ−タ変換器１０１に制御信号を出力し新
たな８ビットパラレルデ−タを前記デ−タ変換器１０１
に入力するよう制御する。デ−タ入力後、制御部１０６
はデ−タ変換器１０１に対して旧８ビットパラレルデ−
タの下位３ビットデ−タ”１１１”と新８ビットパラレ
デ−タの上位１ビットデ−タ”０”とを連結した４ビッ
トデ−タ”１１１０”を出力するよう制御信号を出力す
る。前記制御部１０６からの制御信号によりデ−タ変換
器１０１は次のデ−タとして”１１１０”を符号長検出
手段１０２、および数値発生手段１０３ａ、１０３ｂ、
１０３ｃ、１０３ｄに出力する。
０５は、入力デ−タ”０１１”に対応する復号デ−タと
して事象Ｄを出力する。制御部１０６は、前記符号長検
出手段１０２を利用して次にデ−タ変換器１０１に対し
て制御信号を発生する。しかし今回は未復号のデ−タが
残り３ビットしかないため、デ−タ変換器１０１が出力
する４ビット分のデ−タは揃わない。そこで制御部１０
６は、外部とデ−タ変換器１０１に制御信号を出力し新
たな８ビットパラレルデ−タを前記デ−タ変換器１０１
に入力するよう制御する。デ−タ入力後、制御部１０６
はデ−タ変換器１０１に対して旧８ビットパラレルデ−
タの下位３ビットデ−タ”１１１”と新８ビットパラレ
デ−タの上位１ビットデ−タ”０”とを連結した４ビッ
トデ−タ”１１１０”を出力するよう制御信号を出力す
る。前記制御部１０６からの制御信号によりデ−タ変換
器１０１は次のデ−タとして”１１１０”を符号長検出
手段１０２、および数値発生手段１０３ａ、１０３ｂ、
１０３ｃ、１０３ｄに出力する。
【００１４】図２より判るように、前記符号長検出手段
１０２は入力される”１１１０”というデ−タに対応し
て符号長デ−タ”１００”を数値発生手段１０３ａ、１
０３ｂ、１０３ｃ、１０３ｄと制御部１０６に出力す
る。さらに図３より判るように、前記デ−タ変換器１０
１と前記符号長検出手段１０２の出力に対応して各数値
発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３ｄよ
り”００１”、”０１１”、”００１”、”０００”と
いうデ−タが出力される。加算手段１０４ａ、１０４
ｂ、１０４ｃは、前記各数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄの出力”００１”、”０１
１”、”００１”、”０００”をそれぞれ順次加算し、
その結果である”１０１”を復号テ−ブル１０５に出力
する。
１０２は入力される”１１１０”というデ−タに対応し
て符号長デ−タ”１００”を数値発生手段１０３ａ、１
０３ｂ、１０３ｃ、１０３ｄと制御部１０６に出力す
る。さらに図３より判るように、前記デ−タ変換器１０
１と前記符号長検出手段１０２の出力に対応して各数値
発生手段１０３ａ、１０３ｂ、１０３ｃ、１０３ｄよ
り”００１”、”０１１”、”００１”、”０００”と
いうデ−タが出力される。加算手段１０４ａ、１０４
ｂ、１０４ｃは、前記各数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄの出力”００１”、”０１
１”、”００１”、”０００”をそれぞれ順次加算し、
その結果である”１０１”を復号テ−ブル１０５に出力
する。
【００１５】図４より判るように、前記復号テ−ブル１
０５は、入力デ−タ”１０１”に対応する復号デ−タと
して事象Ｆを出力する。以上のような動作を繰り返し、
以下事象Ｂ、Ａ、Ａ、・・・が復号されて行く。図５
は、この時の復号の動作を示すものである。
０５は、入力デ−タ”１０１”に対応する復号デ−タと
して事象Ｆを出力する。以上のような動作を繰り返し、
以下事象Ｂ、Ａ、Ａ、・・・が復号されて行く。図５
は、この時の復号の動作を示すものである。
【００１６】次に数値発生手段１０３ａ、１０３ｂ、１
０３ｃ、１０３ｄが発生すべき数値デ−タ、および復号
テ−ブル１０５に復号デ−タをどのように格納するのか
を決定する方法の例を、図７の符号に従った図１２の符
号のツリ−構造を示す図を用いて説明する。図１２にお
いて、Ｓ１、Ｓ２、Ｓ３−１とＳ３−２、Ｓ４−１とＳ
４−２は、それぞれ各符号の１ビット目、２ビット目、
３ビット目、４ビット目の”０”、”１”信号により分
岐する分岐点である。さて分岐点Ｓ１において、符号”
０”に分岐する方を数値０とする。前記分岐点Ｓ１に
て、符号”０”に分岐して復号が終了する場合には、前
記分岐点Ｓ１より符号”１”に分岐する方を数値１とし
次の分岐点Ｓ２へ進む。今回の場合は符号”０”に分岐
して復号が終了するので、分岐点Ｓ１より符号”１”に
分岐する方に数値１とし分岐点Ｓ１より分岐点Ｓ２へ移
る。上述と同様にして、分岐点Ｓ２で符号”０”に分岐
する方向を数値０とする。今回は、前記分岐点Ｓ２に
て、符号”０”に分岐して復号が終了しないので、前記
分岐点Ｓ１より分岐点Ｓ３−１に進む。分岐点Ｓ３−１
において、符号”０”に分岐する方を数値０とする。前
記分岐点Ｓ３−１おいて、符号”０”に分岐して復号が
終了するので、符号”１”に分岐する方を数値１とし分
岐点Ｓ４−１に進む。分岐点Ｓ４−１において、符号”
０”に分岐する方を数値０とする。前記分岐点Ｓ４−１
おいて、符号”０”に分岐して復号が終了するので、符
号”１”に分岐する方を数値１とし、元の分岐点Ｓ２に
戻る。分岐点２において、符号”０”で分岐する方向に
存在した復号デ−タの数を符号”１”に分岐する方の数
値とする。すなわち今回の場合は、分岐点Ｓ２より符
号”１”に分岐する方を数値３とし、次の分岐点Ｓ３−
２に進む。この様な操作を繰り返し、全ての符号のツリ
−部分に数値をつけるまで行う。全ての数値を付け終っ
た後、符号の深さが同じもの、すなわち符号のツリ−構
造の頂点（Ｓ１）からある分岐点へ到るまでに通過する
分岐点の数が同じものが持つ数値の種類が各数値発生手
段が発生すべきものとなる。つまり分岐点Ｓ１に対応す
る数値発生手段１０３ａは０か１を、分岐点Ｓ２に対応
する数値発生手段１０３ｂは０か３を、分岐点Ｓ３−１
とＳ３−２に対応する数値発生手段１０３ｃは０か１
を、分岐点Ｓ４−１とＳ４−２に対応する数値発生手段
１０３ｄは０か１を発生する必要がある。
０３ｃ、１０３ｄが発生すべき数値デ−タ、および復号
テ−ブル１０５に復号デ−タをどのように格納するのか
を決定する方法の例を、図７の符号に従った図１２の符
号のツリ−構造を示す図を用いて説明する。図１２にお
いて、Ｓ１、Ｓ２、Ｓ３−１とＳ３−２、Ｓ４−１とＳ
４−２は、それぞれ各符号の１ビット目、２ビット目、
３ビット目、４ビット目の”０”、”１”信号により分
岐する分岐点である。さて分岐点Ｓ１において、符号”
０”に分岐する方を数値０とする。前記分岐点Ｓ１に
て、符号”０”に分岐して復号が終了する場合には、前
記分岐点Ｓ１より符号”１”に分岐する方を数値１とし
次の分岐点Ｓ２へ進む。今回の場合は符号”０”に分岐
して復号が終了するので、分岐点Ｓ１より符号”１”に
分岐する方に数値１とし分岐点Ｓ１より分岐点Ｓ２へ移
る。上述と同様にして、分岐点Ｓ２で符号”０”に分岐
する方向を数値０とする。今回は、前記分岐点Ｓ２に
て、符号”０”に分岐して復号が終了しないので、前記
分岐点Ｓ１より分岐点Ｓ３−１に進む。分岐点Ｓ３−１
において、符号”０”に分岐する方を数値０とする。前
記分岐点Ｓ３−１おいて、符号”０”に分岐して復号が
終了するので、符号”１”に分岐する方を数値１とし分
岐点Ｓ４−１に進む。分岐点Ｓ４−１において、符号”
０”に分岐する方を数値０とする。前記分岐点Ｓ４−１
おいて、符号”０”に分岐して復号が終了するので、符
号”１”に分岐する方を数値１とし、元の分岐点Ｓ２に
戻る。分岐点２において、符号”０”で分岐する方向に
存在した復号デ−タの数を符号”１”に分岐する方の数
値とする。すなわち今回の場合は、分岐点Ｓ２より符
号”１”に分岐する方を数値３とし、次の分岐点Ｓ３−
２に進む。この様な操作を繰り返し、全ての符号のツリ
−部分に数値をつけるまで行う。全ての数値を付け終っ
た後、符号の深さが同じもの、すなわち符号のツリ−構
造の頂点（Ｓ１）からある分岐点へ到るまでに通過する
分岐点の数が同じものが持つ数値の種類が各数値発生手
段が発生すべきものとなる。つまり分岐点Ｓ１に対応す
る数値発生手段１０３ａは０か１を、分岐点Ｓ２に対応
する数値発生手段１０３ｂは０か３を、分岐点Ｓ３−１
とＳ３−２に対応する数値発生手段１０３ｃは０か１
を、分岐点Ｓ４−１とＳ４−２に対応する数値発生手段
１０３ｄは０か１を発生する必要がある。
【００１７】また復号デ−タは、上述の方法にて数値発
生手段の発生すべき数値の種類を決定する操作の際、復
号デ−タに到達する順番で復号テ−ブル１０５に格納さ
れる。このようにして決定された数値デ−タは、図１２
の符号のツリ−構造における各分岐点において符号デ−
タ”０”あるいは”１”の時に出力すべきデ−タであ
る。すなわち各分岐点での分岐に要する判断と対応して
いる。このため実際に数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄの論理を構成することは、比較
的容易なことである。なお数値発生手段１０３ａ、１０
３ｂ、１０３ｃ、１０３ｄに入力される符号長デ−タ１
０７は、復号事象の符号長が最大符号長より小さい場
合、必要に応じて数値発生手段１０３ａ、１０３ｂ、１
０３ｃ、１０３ｄの内の一部の出力を強制的にゼロ出力
にする必要のためである。
生手段の発生すべき数値の種類を決定する操作の際、復
号デ−タに到達する順番で復号テ−ブル１０５に格納さ
れる。このようにして決定された数値デ−タは、図１２
の符号のツリ−構造における各分岐点において符号デ−
タ”０”あるいは”１”の時に出力すべきデ−タであ
る。すなわち各分岐点での分岐に要する判断と対応して
いる。このため実際に数値発生手段１０３ａ、１０３
ｂ、１０３ｃ、１０３ｄの論理を構成することは、比較
的容易なことである。なお数値発生手段１０３ａ、１０
３ｂ、１０３ｃ、１０３ｄに入力される符号長デ−タ１
０７は、復号事象の符号長が最大符号長より小さい場
合、必要に応じて数値発生手段１０３ａ、１０３ｂ、１
０３ｃ、１０３ｄの内の一部の出力を強制的にゼロ出力
にする必要のためである。
【００１８】この様に本発明の構成にすれば、上述のよ
うに数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０
３ｄの発生すべき数値の種類、および復号テ−ブル１０
５のデ−タの格納法を一意的に決定する方法が存在する
ことからも本発明の有用性が窺える。
うに数値発生手段１０３ａ、１０３ｂ、１０３ｃ、１０
３ｄの発生すべき数値の種類、および復号テ−ブル１０
５のデ−タの格納法を一意的に決定する方法が存在する
ことからも本発明の有用性が窺える。
【００１９】なお上記実施例においては、数値発生手段
の数を最大符号長に等しく、また加算手段の数を最大符
号長マイナス１に等しくしたが、いずれもそれら数より
多くても同様な効果が得られる。また、符号長検出手段
１０２、および数値発生手段１０３ａ、１０３ｂ、１０
３ｃ、１０３ｄに入力される可変長符号のビット列デ−
タが、符号の最大符号長より大きくても同様な効果を得
られる。
の数を最大符号長に等しく、また加算手段の数を最大符
号長マイナス１に等しくしたが、いずれもそれら数より
多くても同様な効果が得られる。また、符号長検出手段
１０２、および数値発生手段１０３ａ、１０３ｂ、１０
３ｃ、１０３ｄに入力される可変長符号のビット列デ−
タが、符号の最大符号長より大きくても同様な効果を得
られる。
【００２０】
【発明の効果】以上のように、本発明によれば、最大符
号長が大きくなっても復号テ−ブル１０５の格納領域は
符号の種類にのみ限定され、復号テ−ブル１０５の格納
領域の飛躍的増加とはならないので、最大符号長の大き
な符号デ−タを扱う可変長デ−タの復号装置を従来より
小さく設計できる。このため、ＩＣ化する際の所要コス
トを著しく低減することが可能となる。
号長が大きくなっても復号テ−ブル１０５の格納領域は
符号の種類にのみ限定され、復号テ−ブル１０５の格納
領域の飛躍的増加とはならないので、最大符号長の大き
な符号デ−タを扱う可変長デ−タの復号装置を従来より
小さく設計できる。このため、ＩＣ化する際の所要コス
トを著しく低減することが可能となる。
【図１】 本発明の一実施例を示すブロック図。
【図２】 本発明における符号長検出手段１０２の出力
図。
図。
【図３】 本発明における数値発生手段１０３ａ、１０
３ｂ、１０３ｃ、１０３ｄの出力図。
３ｂ、１０３ｃ、１０３ｄの出力図。
【図４】 本発明における復号テ−ブル１０５のデ−タ
の格納状態を示す図。
の格納状態を示す図。
【図５】 本発明における動作を示す図。
【図６】 従来例によるブロック図。
【図７】 従来例、および本発明の動作の説明に使用し
た事象に対する可変長符号を示す図。
た事象に対する可変長符号を示す図。
【図８】 図７の符号の構成を示した図。
【図９】 従来例における復号テ−ブル６０２のデ−タ
の格納状態を示す図。
の格納状態を示す図。
【図１０】 従来例、および本発明の動作の説明に使用
した８ビットパラレルデ−タを示す図。
した８ビットパラレルデ−タを示す図。
【図１１】 従来例における動作を示す図。
【図１２】 本発明における数値発生手段１０３ａ、１
０３ｂ、１０３ｃ、１０３ｄが出力すべきデ−タの種類
と復号テ−ブル１０１へのデ−タ格納法を決定する例を
説明するのに使用した符号の構造図。
０３ｂ、１０３ｃ、１０３ｄが出力すべきデ−タの種類
と復号テ−ブル１０１へのデ−タ格納法を決定する例を
説明するのに使用した符号の構造図。
１０１ デ−タ変換器 １０２ 符号長検出手段 １０３ａ、１０３ｂ、１０３ｃ、１０３ｄ 数値発生手
段 １０４ａ、１０４ｂ、１０４ｃ 加算手段 １０５ 復号テ−ブル １０６ 制御部 １０７ 符号長デ−タ ６０１ デ−タ変換器 ６０２ 復号テ−ブル ６０３ 制御部 ６０４ 符号長デ−タ ６０５ 制御信号
段 １０４ａ、１０４ｂ、１０４ｃ 加算手段 １０５ 復号テ−ブル １０６ 制御部 １０７ 符号長デ−タ ６０１ デ−タ変換器 ６０２ 復号テ−ブル ６０３ 制御部 ６０４ 符号長デ−タ ６０５ 制御信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−125283（ＪＰ，Ａ) 特開 昭55−123262（ＪＰ，Ａ) 特開 昭62−76931（ＪＰ，Ａ) 特開 平１−312625（ＪＰ，Ａ) 特開 平４−37316（ＪＰ，Ａ) 特開 平４−44466（ＪＰ，Ａ) 特開 平４−192744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/42
Claims (3)
- 【請求項１】 可変長符号列から成るビット列を復号テ
−ブルを使用して先頭から順次復号する可変長符号の復
号装置であって、 符号長を検出する符号長検出手段と、 前記符号長検出手段が出力する符号長と可変長符号の最
大符号長又は該最大符号長より大きな符号長の可変長符
号のビット列デ−タとを入力し、前記符号長と前記ビッ
ト列データとの組み合わせを基に所与のルールに基づい
て前記複号テーブルにアクセスすべきアドレスの所定の
部分オフセット値をそれぞれ出力する複数の数値発生手
段と、複数の 前記数値発生手段のそれぞれの出力を加算し加算
結果を前記複号テーブルに出力する加算手段と、少なくとも 復号すべき事象の種数に応じた格納領域を有
し、前記加算手段が出力する前記加算結果が示す値に対
応したアドレスに複号すべき事象データが格納された前
記復号テーブルと、 を備えたことを特徴とする可変長符号の復号装置。 - 【請求項２】 前記可変長符号の最大符号長がｎビット
（ｎは２以上の自然数）の場合、ｎ個以上の前記数値発
生手段と、ｎ−１個以上の前記加算手段とを備えたこと
を特徴とする請求項１記載の可変長符号の復号装置。 - 【請求項３】 前記数値発生手段が発生すべきデ−タの
種類及び前記復号テ−ブルのデ−タ格納フォーマット
は、枝０又は枝１への分岐をもつ符号の２進木（図１
２）上の任意の分岐点において、前記枝０に分岐する側
には数値０を割り当て、前記枝１に分岐する側には同一
分岐点上において前記枝０に分岐する側に存在する復号
デ−タの数を割り当てる操作を順次繰り返して決定され
たものであることを特徴とする請求項１記載の可変長符
号の復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04258396A JP3138342B2 (ja) | 1992-09-28 | 1992-09-28 | 可変長符号の復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04258396A JP3138342B2 (ja) | 1992-09-28 | 1992-09-28 | 可変長符号の復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311047A JPH06311047A (ja) | 1994-11-04 |
| JP3138342B2 true JP3138342B2 (ja) | 2001-02-26 |
Family
ID=17319660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04258396A Expired - Fee Related JP3138342B2 (ja) | 1992-09-28 | 1992-09-28 | 可変長符号の復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138342B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016171589A (ja) * | 2016-05-23 | 2016-09-23 | 富士通株式会社 | 符号化プログラム、符号化方法、符号化装置、復号化プログラム、復号化方法及び復号化装置 |
-
1992
- 1992-09-28 JP JP04258396A patent/JP3138342B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06311047A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI20060169A (fi) | Menetelmä informaatiosanojen konvertoimiseksi ja tallennusvälineen tuottamiseksi, laite laiteinformaation tallentamiseksi, signaali tallennusväline ja dekoodauslaite | |
| KR0138971B1 (ko) | 허프만 부호 복호회로 | |
| US5832037A (en) | Method of compressing and expanding data | |
| US6987469B2 (en) | Method of generating Huffman code length information | |
| KR0163464B1 (ko) | 허프만 부호 복호화 회로 | |
| US5309156A (en) | Variable-length code decoding device | |
| JPS632370B2 (ja) | ||
| JPH05183443A (ja) | 符号変換方法 | |
| KR920006843A (ko) | 반도체 연산장치 | |
| JP3138342B2 (ja) | 可変長符号の復号装置 | |
| US5739778A (en) | Digital data formatting/deformatting circuits | |
| KR0182181B1 (ko) | 적응차분 펄스부호변조 복원회로 | |
| JP2001211082A (ja) | Ｐｃｍ信号符号化方法及び復号化方法 | |
| JP3009007B2 (ja) | ２元符号復号回路 | |
| JP3083532B2 (ja) | 情報信号復号装置 | |
| JPH07177040A (ja) | 可変長符号化装置 | |
| JP2757716B2 (ja) | ハフマン符号復号回路 | |
| JP2537551B2 (ja) | 可変長符号復号回路 | |
| JP2842094B2 (ja) | ハフマン復号回路 | |
| EP0499225A2 (en) | Variable-length code decoding device | |
| JP2548272B2 (ja) | 可変長符号化コード復号装置 | |
| JPH04100324A (ja) | 可変長符号の復号方式 | |
| JPH03262331A (ja) | データ圧縮方法およびデータ圧縮装置 | |
| JP2775790B2 (ja) | 情報処理装置 | |
| JPS5943863B2 (ja) | モデフアイドハフマン符号の復号化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |