KR920006843A - 반도체 연산장치 - Google Patents

반도체 연산장치 Download PDF

Info

Publication number
KR920006843A
KR920006843A KR1019910015262A KR910015262A KR920006843A KR 920006843 A KR920006843 A KR 920006843A KR 1019910015262 A KR1019910015262 A KR 1019910015262A KR 910015262 A KR910015262 A KR 910015262A KR 920006843 A KR920006843 A KR 920006843A
Authority
KR
South Korea
Prior art keywords
coefficients
storing
converting
code
advance
Prior art date
Application number
KR1019910015262A
Other languages
English (en)
Inventor
나리오 스미
히로쯔구 고지마
쥰꼬 나까세
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
우찌하시 마사오
히다찌 디바이스 엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 우찌하시 마사오, 히다찌 디바이스 엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR920006843A publication Critical patent/KR920006843A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5332—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by skipping over strings of zeroes or ones, e.g. using the Booth Algorithm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

내용 없음

Description

반도체 연산장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예를 승산기에 적용한 경우를 도시한 블럭도,
제5도는 본 발명의 제2의 실시예를 도시한 블럭도.
제6도는 제5도에 도시한 부스 디코더에 CPL 회로를 사용해서 구성한 경우의 회로도.
제9도는 직렬/병렬 변환회로의 회로도.

Claims (8)

  1. 여러개의 계수를 저장하는 기억장치에서 상기 계수를 리드하고, 다른 입력신호와의 사이에서 상기 계수를 반복 사용해서 연산을 실행하는 반도체 연산장치에 있어서, 상기 계수를 상기 연산을 위해서 필요한 변환을 실시한 코드로 미리 변환해서 기억하는 기억수단과, 상기 기억수단에서 리드한 상기 로드의 신호와 상기 다른 입력신호사이에서 연산처리를 실행하는 수단을 포함하는 반도체연산장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 계수를 코드로 변환해서 기억하는 수단은 여러개의 계수를 부스코드화한 데이타를 계수메모리에 미리 저장하는 수단이고, 상기 연산처리를 실행하는 수단은 상기 계수 메모리에서 리드한 신호와 상기 다른 입력신호 사이에서 승산을 실행하여 부분적으로 출력하는 부스디코더와 이 부스디코더의 여러개의 부분적인 총계를 구하는 가산수단을 포함하는 반도체 연산장치.
  3. 특허청구의 범위 제1항에 있어서, 상기 부스 코드화한 데이타를 계수 메모리에 저장하는 수단은 상기 여러개의 계수를 비트직렬로 입력하는 수단, 직렬/병렬변환 회로에 의해서 부호화의 최소단위자리수에 해당하는 비트수의 병렬신호로 변환하는 수단, 이 변환한 병렬신호를 부호화의 최소단 위자리수의 부스인코더로 입력하는 수단 및 이 부스인코더의 출력을 순차로 상기 계수 메모리로 라이트하는 수단을 포함하는 반도체 연산장치.
  4. 여러개의 계수를 저장하는 기억장치에서 상기 계수를 리드하고, 다른 입력신호와의 사이에서 상기 계수를 반복 사용해서 연산을 실행하는 디지탈 필터에 있어서, 상기 계수를 상기 연산을 위해 필요한 변환을 실시한 코드로 미리 변환해서 기억하는 기억수단 및 이 기억수단에서 리드한 상기 코드의 신호와 상기 다른 입력신호 사이에서 연산처리를 실행하는 수단을 포함하는 디지탈 필터.
  5. 특허청구의 범위 제1항에 있어서, 상기 계수를 코드로 변환해서 기억하는 수단은 아날로그 입력에 대한 2진화회로 및 메모리에 의해 구성되어 상기 2진화회로의 출력을 부스코드로 변환하는 부호화회로를 포함하는 반도체 연산장치.
  6. 특허청구의 범위 제4항에 있어서, 상기 계수를 코드로 변환해서 기억하는 수단은 아날로그 입력에 대한 2진화회로 및 메모리에 의해 구성되어서 상기 2진화회로의 출력을 부스코드로 변환하는 부호화회로를 포함하는 디지탈필터.
  7. 특허청구의 범위 제2항에 있어서, 상기 부스 디코더는 CPL 에 의해 구성되는 반도체 연산장치.
  8. 특허청구의 범위 제2항에 있어서, 상기 계수 메모리에 미리 저장하는 수단을 여러개 갖고, 이 여러개의 미리 저장하는 수단에 상기 여러개의 계수를 부스코드화한 데이타를 공급하는 1개의 부스 인코더를 갖는 반도체 연산장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910015262A 1990-09-07 1991-09-02 반도체 연산장치 KR920006843A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2235706A JPH04116720A (ja) 1990-09-07 1990-09-07 半導体装置
JP90-235706 1990-09-07

Publications (1)

Publication Number Publication Date
KR920006843A true KR920006843A (ko) 1992-04-28

Family

ID=16990024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015262A KR920006843A (ko) 1990-09-07 1991-09-02 반도체 연산장치

Country Status (3)

Country Link
US (1) US5235538A (ko)
JP (1) JPH04116720A (ko)
KR (1) KR920006843A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318753B2 (ja) * 1991-12-05 2002-08-26 ソニー株式会社 積和演算装置および積和演算方法
US5657423A (en) * 1993-02-22 1997-08-12 Texas Instruments Incorporated Hardware filter circuit and address circuitry for MPEG encoded data
US5500810A (en) * 1993-04-28 1996-03-19 Yozan Inc. Filter device with memory test circuit
JPH08152994A (ja) * 1994-11-29 1996-06-11 Mitsubishi Electric Corp 乗算器及びディジタルフィルタ
JP3474663B2 (ja) * 1995-02-24 2003-12-08 三菱電機株式会社 乗算回路
US7127481B1 (en) 2000-07-11 2006-10-24 Marvell International, Ltd. Movable tap finite impulse response filter
US7120656B1 (en) 2000-10-04 2006-10-10 Marvell International Ltd. Movable tap finite impulse response filter
FR2819320B1 (fr) * 2001-01-11 2003-08-08 Gemplus Card Int Dispositif destine a realiser des calculs d'exponentiation, et procede de programmation et d'utilisation du dispositif
JP2002345072A (ja) * 2001-05-15 2002-11-29 Matsushita Electric Ind Co Ltd 乗算係数値補完装置、乗算係数値補完方法および乗算係数値補完プログラム
US20090228538A1 (en) * 2005-11-07 2009-09-10 Kouichi Nagano Multi input coding adder, digital filter, signal processing device, synthesizer device, synthesizing program, and synthesizing program recording medium
JP4963220B2 (ja) * 2006-11-21 2012-06-27 ルネサスエレクトロニクス株式会社 フィルタ演算器及び動き補償装置
US8380774B2 (en) * 2007-07-09 2013-02-19 Tandberg Storage Asa Coefficient memory for least mean square finite impulse response filter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610901A (en) * 1969-09-09 1971-10-05 Emerson Electric Co Digital modified discrete fourier transform doppler radar processor
JPS57141753A (en) * 1981-02-25 1982-09-02 Nec Corp Multiplication circuit
US4769780A (en) * 1986-02-10 1988-09-06 International Business Machines Corporation High speed multiplier
JPH0828834B2 (ja) * 1986-06-20 1996-03-21 株式会社日立製作所 信号処理装置
US4831577A (en) * 1986-09-17 1989-05-16 Intersil, Inc. Digital multiplier architecture with triple array summation of partial products
US4967388A (en) * 1988-04-21 1990-10-30 Harris Semiconductor Patents Inc. Truncated product partial canonical signed digit multiplier
US5038315A (en) * 1989-05-15 1991-08-06 At&T Bell Laboratories Multiplier circuit
US5040139A (en) * 1990-04-16 1991-08-13 Tran Dzung J Transmission gate multiplexer (TGM) logic circuits and multiplier architectures

Also Published As

Publication number Publication date
US5235538A (en) 1993-08-10
JPH04116720A (ja) 1992-04-17

Similar Documents

Publication Publication Date Title
KR920006843A (ko) 반도체 연산장치
KR940003198B1 (ko) 코드변환장치
Howard et al. Parallel lossless image compression using Huffman and arithmetic coding
KR920013385A (ko) 정보기록장치
KR870008446A (ko) 2진 데이타 압축·신장 처리 장치
KR970057910A (ko) 디지탈정보 부호화장치, 디지탈정보 복호화장치, 디지탈정보 부호화복호화장치, 디지탈정보 부호화방법 및 디지탈정보 복호화방법
KR900701101A (ko) 가변-길이 엔코드된 데이타 디코딩 장치
KR910003504A (ko) 디지탈 신호 처리 회로
JPH09298668A (ja) ディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法
KR960020187A (ko) 메모리 소자를 이용한 아다마르 변환기
GB1414846A (en) Recoding device
EP0153108A3 (en) Decimal digit processing apparatus
KR960043540A (ko) 순환구조형 다단 유사 병렬 아날로그/디지탈 변환기
KR100207428B1 (ko) 허프만 코드 변환에 적응적인 고속 가변장 복호화 장치 및 방법
KR960028475A (ko) 다수의 부호책을 갖는 피티에스 벡터양자화 부호기
JPS5492113A (en) Code converting system concerning picture processing device
SU1439751A1 (ru) Преобразователь двоичного кода в код Фибоначчи
SU132434A1 (ru) Способ преобразовани двоичного кода в дес тичный и устройство дл его осуществлени
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ
SU1425846A1 (ru) Преобразователь кодов
SU1566486A1 (ru) Преобразователь кодов с иррациональным положительным основанием в коды с иррациональным отрицательным основанием
SU1702366A2 (ru) Устройство дл сложени и вычитани чисел по модулю
JPS6029063A (ja) コ−ド変換装置
SU732852A1 (ru) Преобразователь позиционного кода в код с большим основанием
SU741458A1 (ru) Преобразователь напр жени -код одиночных импульсов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application