JPS6029063A - コ−ド変換装置 - Google Patents
コ−ド変換装置Info
- Publication number
- JPS6029063A JPS6029063A JP11901483A JP11901483A JPS6029063A JP S6029063 A JPS6029063 A JP S6029063A JP 11901483 A JP11901483 A JP 11901483A JP 11901483 A JP11901483 A JP 11901483A JP S6029063 A JPS6029063 A JP S6029063A
- Authority
- JP
- Japan
- Prior art keywords
- digit
- resistor
- value
- input
- numerical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明は、数値コードを他の数基の数値コードに変換す
る装置に関するものである。
る装置に関するものである。
(2)従来技術と問題点
第1図は従来のコード変換装置のブロック図であって、
2進化10進数を2進数に変換する例を示しておシ、1
は入力レジスタ、2はセレクタ、3はカウンタ、4は定
数発生器、5はレジスタ、6は変換テーブル、7.8は
レジスタ、9は加算器を表わしている。d・〜andそ
れぞれ数値コードの各桁(デジット)を示していて、本
例で#′i1桁が4ビツトである。
2進化10進数を2進数に変換する例を示しておシ、1
は入力レジスタ、2はセレクタ、3はカウンタ、4は定
数発生器、5はレジスタ、6は変換テーブル、7.8は
レジスタ、9は加算器を表わしている。d・〜andそ
れぞれ数値コードの各桁(デジット)を示していて、本
例で#′i1桁が4ビツトである。
第1図において入力レジスタ1にセットされた数値コー
ドはセレクタ2によって各桁ごとに抜き出されてレジス
タ5の下位にセットされる。カウンタ3はセレクタ2が
数値コードから各桁を抜き出すときの桁情報を作シ出す
もので、初期値線%0000 #であり、その後セレク
タ2が1桁のデジットを抜き出すごとに定数発生器4に
より発生した%4Nが加えられる2進カウンタである。
ドはセレクタ2によって各桁ごとに抜き出されてレジス
タ5の下位にセットされる。カウンタ3はセレクタ2が
数値コードから各桁を抜き出すときの桁情報を作シ出す
もので、初期値線%0000 #であり、その後セレク
タ2が1桁のデジットを抜き出すごとに定数発生器4に
より発生した%4Nが加えられる2進カウンタである。
該カウンタ3の出力は同時にレジスタ5の上位位置に出
力されこれにより入力レジスタ1上の数値コードから抜
き出した1桁の値は桁の重みが加えられた数値となる。
力されこれにより入力レジスタ1上の数値コードから抜
き出した1桁の値は桁の重みが加えられた数値となる。
変換テーブル6はメモリ上に設けられているもので、レ
ジスタ5上の数値データが採り得る値それぞれに対応す
る区画(エントリ)を有してお)、該各区画には、該当
する2進数値が曹き込まれていて、レジスタ5のデータ
に応じた2進数値が出力されてレジスタ7に格納される
。
ジスタ5上の数値データが採り得る値それぞれに対応す
る区画(エントリ)を有してお)、該各区画には、該当
する2進数値が曹き込まれていて、レジスタ5のデータ
に応じた2進数値が出力されてレジスタ7に格納される
。
レジスタ8は初期値は0で、その後、レジスタ7とレジ
スタ8のデータが加算された結果か、格納されるもので
、変換テーブル6がら読み出された2進数値が次々と加
算されてその結果が格納されることKよシ入カレジスタ
1上の2進化10進数が2進数に変換されることになる
。
スタ8のデータが加算された結果か、格納されるもので
、変換テーブル6がら読み出された2進数値が次々と加
算されてその結果が格納されることKよシ入カレジスタ
1上の2進化10進数が2進数に変換されることになる
。
この様な従来の変換回路では、各デジットが4ビツトか
らなっているが、1o進数であるため第1図の変換テー
ブル6中に斜線で示すごとき無効領域を生ずるためメモ
リの使用効率が悪いと言う欠点があった。
らなっているが、1o進数であるため第1図の変換テー
ブル6中に斜線で示すごとき無効領域を生ずるためメモ
リの使用効率が悪いと言う欠点があった。
(3)発明の目的
本発明は前記従来の欠点に鑑み、変換チープール上の無
効領[−生ずることが無くメモリの使用効率の高いコー
ド変換装置を提供することを目的としている。
効領[−生ずることが無くメモリの使用効率の高いコー
ド変換装置を提供することを目的としている。
(4)発明の構成
そしてこの目的は本発明によれば特許請求の範囲に記載
のとおシ、数値コードから各桁ごとに数値を読み出して
、該数値に桁の重み全加味した数値を作成し、これを変
換テーブルを使用して他の数基のデータに変換して該デ
ータの総和を演算することにょシ、前記数値コードを基
数の異々る他の数基の数値に変換するコード変換装置に
おいて、前記数値コードの各桁の数値を読み出す度に、
該数値に該数値の位置する桁より下位の桁の桁数に該数
値の数基の基数を乗じた値を加算して得た結果の数値に
よシ変換テーブルを検索することを特徴とするコード変
換装置によシ達成される。
のとおシ、数値コードから各桁ごとに数値を読み出して
、該数値に桁の重み全加味した数値を作成し、これを変
換テーブルを使用して他の数基のデータに変換して該デ
ータの総和を演算することにょシ、前記数値コードを基
数の異々る他の数基の数値に変換するコード変換装置に
おいて、前記数値コードの各桁の数値を読み出す度に、
該数値に該数値の位置する桁より下位の桁の桁数に該数
値の数基の基数を乗じた値を加算して得た結果の数値に
よシ変換テーブルを検索することを特徴とするコード変
換装置によシ達成される。
(5)発明の実施例
第2図は本発明の1実施例を示すブロック図であって2
進化10進数を2進数に変換する例を示しており、1′
〜l、7′〜91は第1図の1〜4.7〜9と同じであ
シ、10は変換テーブル、11はカウンタ、12は基数
発生器、13は加算器、14はレジスタを衣わしている
。d・〜dnは第1図と同じである。
進化10進数を2進数に変換する例を示しており、1′
〜l、7′〜91は第1図の1〜4.7〜9と同じであ
シ、10は変換テーブル、11はカウンタ、12は基数
発生器、13は加算器、14はレジスタを衣わしている
。d・〜dnは第1図と同じである。
第2図において、入力レジスタ1′にセットされた数値
コードは従来と同様にセレクタ2′によって各桁(4ビ
ツト)ごとに抜き田されて加算器13に一方の入力とし
て印加される。
コードは従来と同様にセレクタ2′によって各桁(4ビ
ツト)ごとに抜き田されて加算器13に一方の入力とし
て印加される。
カウンタ11は初期値は0で、1桁のデジットを抜き出
す都度、基数発生器12により発生した基数(本例では
10)が加算される。
す都度、基数発生器12により発生した基数(本例では
10)が加算される。
とのカウンタの値は前記加算器13の他方の入力となり
、これと前記セレクタ2′からの入力が加算されてその
結果がレジスタ14にセットされる。
、これと前記セレクタ2′からの入力が加算されてその
結果がレジスタ14にセットされる。
以上の処理によってレジスタ14にセットされるデータ
拡連続した10進数を表わす2進数となる。
拡連続した10進数を表わす2進数となる。
変換テーブル10はレジスタ14の採)得る値に対応し
、その値をアドレスとするエントリに該当する2進数が
書き込まれているので、レジスタ1′4の値に相当する
アドレスのエントリのデータを出力してレジスタ7′に
セットする。以降の動作は第1図に示した従来の場合と
全く同様である。
、その値をアドレスとするエントリに該当する2進数が
書き込まれているので、レジスタ1′4の値に相当する
アドレスのエントリのデータを出力してレジスタ7′に
セットする。以降の動作は第1図に示した従来の場合と
全く同様である。
(6)発明の効果 ′
本発明のコード変換装置では、数値コードから読み出し
た各桁の数値に、別途設けた基数発生器により発生した
基数の整数倍の値を加えて、この値をアドレスとする変
換テーブルのエントリを検索するごとくしているので変
換テーブルは各デジットに対応する領域を連続して設け
ることが出来るから、メモリを有効に使用することが可
能でsb効果は大である。
た各桁の数値に、別途設けた基数発生器により発生した
基数の整数倍の値を加えて、この値をアドレスとする変
換テーブルのエントリを検索するごとくしているので変
換テーブルは各デジットに対応する領域を連続して設け
ることが出来るから、メモリを有効に使用することが可
能でsb効果は大である。
第1図は従来のコード変換装置のブロック図、第2図は
本発明の1実施例を示すブロック図である。 1.1′曲・・入力レジスタ、2、l・・・・・・セレ
クタ、3.3′・・・・・・カウンタ、4.4′・・・
・・・定数発生器、5.7.7′、8.81114・・
・用レジスタ、6.1 [1・。
本発明の1実施例を示すブロック図である。 1.1′曲・・入力レジスタ、2、l・・・・・・セレ
クタ、3.3′・・・・・・カウンタ、4.4′・・・
・・・定数発生器、5.7.7′、8.81114・・
・用レジスタ、6.1 [1・。
Claims (1)
- 数値コードから各桁ごとに数値を読み出して該数値に桁
の重みを加味した数値を作成し、これを変換テーブルを
使用して他の数基のデータに変換して、該データの総和
を演算することにより、前記数値コードを基数の異なる
他の数基の数値に変換するコード変換装置において、前
記数値コードの各桁の数値を読み出す度に、該数値に該
数値の位置する桁よシ下位の桁の桁数に該数値の数基の
基数を乗じた値を加算して得た結果の数値によシ変換テ
ーブルを検索することを特徴とするコード変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11901483A JPS6029063A (ja) | 1983-06-30 | 1983-06-30 | コ−ド変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11901483A JPS6029063A (ja) | 1983-06-30 | 1983-06-30 | コ−ド変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6029063A true JPS6029063A (ja) | 1985-02-14 |
Family
ID=14750849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11901483A Pending JPS6029063A (ja) | 1983-06-30 | 1983-06-30 | コ−ド変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6029063A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200918A (ja) * | 1986-02-28 | 1987-09-04 | Hioki Denki Kk | Bcd/バイナリ変換回路 |
-
1983
- 1983-06-30 JP JP11901483A patent/JPS6029063A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200918A (ja) * | 1986-02-28 | 1987-09-04 | Hioki Denki Kk | Bcd/バイナリ変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0827069A3 (en) | Arithmetic circuit and method | |
KR920006843A (ko) | 반도체 연산장치 | |
US3524976A (en) | Binary coded decimal to binary conversion | |
JPS6029063A (ja) | コ−ド変換装置 | |
JPS57197961A (en) | Conversion system for image data | |
JPS5553740A (en) | Velocity converting circuit between central processor and terminal unit | |
US4051356A (en) | Keyboard controlled data converter | |
JP2734438B2 (ja) | 乗算装置 | |
JPS5492113A (en) | Code converting system concerning picture processing device | |
SU809154A1 (ru) | Преобразователь полиадического кодаВ КОд СиСТЕМы ОСТАТОчНыХ КлАССОВ | |
JPS54137249A (en) | Computer input processor for telemeter information | |
SU894699A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1439751A1 (ru) | Преобразователь двоичного кода в код Фибоначчи | |
JPS59197936A (ja) | デイジタル信号処理方式 | |
JP2820701B2 (ja) | 2進数への変換方法 | |
JPH0381175B2 (ja) | ||
JPH031693B2 (ja) | ||
SU754412A1 (ru) | Устройство для умножения 1 | |
JPS54152926A (en) | Address assignment system | |
SU1043627A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
JPS5885235U (ja) | 演算処理装置 | |
JPS5660927A (en) | Regeneration system for characteristic discrimination code | |
SU860055A1 (ru) | Преобразователь двоично-дес тичных чисел в коде 4,2,2,1 в двоичные | |
SU409269A1 (ru) | Преобразователь угол —код12 | |
JP2561512B2 (ja) | ディジタルデータ記憶再生装置 |