JPH04100324A - 可変長符号の復号方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、画像の符号化などに用いられる可変長符号の
復号方式に係り、詳しくは、符号の木で表現される瞬時
に復号可能な可変長符号（例えばハフマン符号など）の
復号方式に関する。

〔従来の技術］ 第１図は符号の木で表現される可変長符号の復号化装置
の概略ブロック図を示す。これにより、従来の可変長符
号の復号方式を説明する。

復号テーブルメモリ３は、各アドレスに対して復号終了
／未終了を区別するフラグを持ち、復号終了の場合は当
該アドレスに対応する復号データを出力し、復号未終了
の場合は当該アドレスに対応する次アドレス情報及び符
号の木の終端節点を越えない範囲で新たに入力する符号
ビットの入力ビット数を出力する復号テーブルによって
構成されている。アドレス生成回路２は、線６より入力
される符号ビットと予め用意したアドレスとの間で加算
等の演算を行って復号チー・プルメモリ３のアドレスを
決定し、復号テーブルメモリ３をアクセスする。制御回
路１は装置全体の動作を制御すると共に、復号テーブル
メモリ３から読出しデータ中のフラグ情報をラッチ回路
４、線７を介して受は取り、復号終了／未終了を判断し
てアドレス生成回路２およびラッチ回路４に所定の動作
指示を出す。該制御回路ｌの制御のもとに、復号終了の
場合は、復号テーブルメモリ３から読み出された復号デ
ータがデータ生成回路５に出力される。

復号終了の場合は、復号テーブルメモリ３から読み出さ
れた次アドレス情報、及び符号の木の終端節点を越えな
い範囲で新たに入力すべき入力符号ビット数がアドレス
生成回路２に与えられる。更に、該入力符号ビット数の
符号ビットが線６からアドレス生成回路２に入力される
。アドレス生成回路２では、この入力された符号ビット
と次アドレス情報との間の演算によって新アドレスを決
定し、再び復号テーブルメモリ３をアクセスする。

以下、同様にして復号処理を続けていく。

第２図に可変長符号の一例を示す。これを符号の木で表
現すると第３図のようになる。第３図に於て、根（０）
及び中間節点（１，２，・・・８）からは各々２本ずつ
の枝が出ているが、左の枝が符号ビットの“Ｏ″、右の
枝が＋ｒ　１　ｎに対応する。

また、各終端節点にはそれぞれ復号データが書かれてい
る。第４図に、符号の木の終端節点を越えない範囲で１
度に連続して入力できる符号ビットを考慮して第３図を
書き換えたものを示す。第４図では、節点Ｏや接点４か
らは４本ずつの枝が出ているが、各々の枝には横に付し
た符号ビットパターンが対応する。

第５図は、第２図の可変長符号について、第４図のよう
に符号の木の終端節点を越えない範囲で１度に連続して
入力できる符号ビットを考慮して復号する場合の、従来
の復号テーブルの構成を示したものである。ここで、復
号終了フラグは、Ｉｆ　ｌ　ＩＩの時復号終了、ＩＩ　
ＯＩＩの時復号未終了を表すと約束する。第５図の復号
テーブルで復号を行うには、先ず、初期アドレスとして
”　ｏ　ｏ　ｏ　ｏ”からアクセスし、以下、第１図の
構成で説明した処理シーケンスによって復号を進めて行
けば良い。

なお、この種の復号方式については、例えば特公昭６３
−３８１５３号公報に詳述されている。

［発明が解決しようとする課題］ 上記従来の復号方式では、復号テーブルメモリをアクセ
スした結果、復号未終了であった場合、次アドレスと新
たに入力した符号ビットデータとの間で何等かの演算を
行って新アドレスを決定する必要があるので、復号に時
間がかかるという欠点がある。特に、符号（の木）の形
によっては終端節点を越えてしまうために複数ビットを
まとめて入力できず、１ビットずつ入力して演算を行い
テーブルをアクセスせざるを得ないような場合もある。

この様な場合は当然の事ながら復号処理に占める演算回
数の割合が増え、符号化効率が著しく悪化してしまう。

本発明の目的は、各アドレスに対して復号終了／未終了
を区別するフラグを持ち、復号終了の場合は当該アドレ
スに対応する復号データを出力し、復号未終了の場合は
当該アドレスに対応するアト゛レス情報及び符号の木の
終端節点を越えない範囲で新たに入力する符号ビットの
入力ビット数を出力する復号テーブルメモリを有し、符
号の木で表現される可変長符号を復号する装置において
、復号未終了の場合、次アドレスと新たに入力した符号
ビットとの間で特別な演算を行わずに新アドレスが決定
でき、復号時間の短縮が図れる可変長符号の復号方式を
提案することにある。

〔課題を解決するための手段］ 上記目的を達成するために、本発明は、次アドレス情報
の有効ビット数が復号テーブルメモリのアドレスのビッ
ト数から入力ビット数を引いたビット数であるとすると
共に、アドレス生成回路の中にシフトレジスタを設け、
復号未終了の場合は前記次アドレス情報の有効ビットが
当該シフトレジスタの下位になるようにセットし、符号
ビットを入力ビット数分だけシフトレジスタの下位に入
力してシフトアップすることにより新アドレスを生成す
るようにしたことである。

［作　用］ 本発明では、復号未終了の場合、シフトレジスタの下位
に次アドレス情報をセットすると共に、符号ビットを入
力ビット数分だけシフトレジスタの下位に入力してシフ
トアップするだけで新アドレスが生成される。したがっ
て、次アドレス情報と入力符号ビットとの間で特別な演
算を行わず新アドレスを決定することができる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

ここでも、復号化装置は第１図の構成をとるとするが、
アドレス生成回路２にはシフトレジスタがある。復号テ
ーブルメモリ３は、各アドレスに対して復号終了／未終
了を区別するフラグを持ち、復号終了の場合は当該アド
レスに対応する復号データを出力し、復号終了の場合は
当該アドレスに対応する次アドレス情報及び符号の木の
終端節点を越えない範囲で新に入力する符号ビットのシ
フトビット数を出力する復号テーブルによって構成され
ている。この復号テーブルについては後述する。

アドレス生成回路２で生成したアドレスによって復号テ
ーブルメモリ３をアクセスして、該メモリ２から読み出
された復号終了フラグによって復号終了／未終了を判断
し、復号終了の場合は、データ生成回路５に復号データ
を出力する点は従来と同様である。復号未終了の場合は
、メモリ３がら読み出された次アドレスと、入力符号ビ
ットに対するシフトビット数とを、線７を介してアドレ
ス生成回路２に入力する。この場合、従来方式では、次
アドレスのビット数は復号テーブルメモリ３のアドレス
のビット数に等しかったが、本発明に於ては等しくない
という点が異なっている。即ち、本発明に於ては、復号
テーブルメモリのアドレスのビット数がｍビット、新た
に入力する符号ビットのビット数がｎビットの場合、次
アドレスの有効ビット数をｍ−ｎビットするのである。

また、シフトビット数というのは、符号の木の終端節点
を越えない範囲で新たに入力する入力符号ビット数に等
しい。

上記復号未終了の場合、アドレス生成回路２は、入力さ
れた次アドレスの有効ビット数（ｍ−ｎ）をシフトレジ
スタの下位ビットにセットする。同時に、アドレス生成
回路２は、シフトビット数分（ｎピット分）だけ、順次
、線６からの符号ビットをシフトレジスタの下位に入力
してシフトアップすることにより、新アドレス（ｍビッ
ト）を生成する。シフトレジスタに新アドレスが確定し
たなら、アドレス生成回路２はそれを基に再び復号テー
ブルメモリ３をアクセスする。以下、同様にして、メモ
リ３から読み出された復号終了フラグが復号終了を示す
まで、復号処理を続ける。

次に、第２図の可変長符号を用いて具体的な動作例を説
明する。第２図の可変長符号について。

本発明による復号テーブルの構成例を第６図に示す、第
６図では、復号終了フラグがＩＩ　Ｉ　ＩＩのとき復号
終了、ＩＩ　ＯＩＩのとき復号未終了と約束している。

今、入力符号ビットが’１０１００１・・・”である場
合を考える。先ず、”００００”を初期アドレスとして
復号テーブルをアクセスすると、復号終了フラグが′０
″なので復号未終了である。このときの次アドレスの有
効ビットは’０１”であり、また符号ビットのシフトビ
ット数は２ビットである。そこで、ｒｚ　ＯＩ　ｎの下
位に符号ビットを２ビット入力してシフトアップして新
アドレス″０１１０”を得る。その結果、次の入力符号
ビットの先頭は“１００１・・・″となる。

新アドレス“０１１Ｏ”を基に復号テーブルを再びアク
セスすると、復号終了フラグがＩＩ　Ｏ”なのでまた復
号終了である。このときの次アドレスの有効ビットは“
００１”であり、また符号ビットのシフトビット数は１
ビットである。そこで、“００１”の下位に符号ビット
を１ビット入力してシフトアップして新アドレス“００
１１”を得る。

新アドレス゛’００１ビを基に復号テーブルを再びアク
セスすると、今度は復号終了フラグがＩＩ　Ｉ　ＩＩな
ので復号終了であり、復号データＩＩ　Ｄ　ＩＩを得る
。

その後、再び”　ｏ　ｏ　ｏ　ｏ　”を初期アドレスと
して復号テーブルをアクセスし、以下同様に復号を続け
ていく。

この例では、復号テーブルのアドレスのビット数は４ビ
ットであるが、以上の説明から分るように、シフトビッ
ト数が１ビットの時の次アドレスの有効ビット数は４−
１＝３ビット、シフトビット数が２ビットの時の次アド
レスの有効ビット数は４−２＝２ビットとなっている。

なお、以上述べた符号の形や、復号テーブルの構成やア
ドレスのビット数等はこの例に限るものではもちろん無
い。

［発明の効果〕 以上説明したように、本発明では、各アドレスに対して
復号終了／未終了を区別するフラグを持ぢ、復号終了の
場合は当該アドレスに対応する復号データを出力し、復
号未終了の場合は当該アドレスに対応する次アドレス情
報及び符号の木の終端節点を越えない範囲で新たに入力
する符号ビットの入力ビット数を出力する復号テーブル
によって、符号の木で表現される可変長符号を復号する
際、復号未終了の場合、次アドレス情報と入力符号ビッ
トとの間で特別な演算を行わずに、単なるビットシフト
だけで新アドレスを生成するので、復号時間の短縮が図
れる効果がある。特に、符号（の木）の構成上、終端節
点を越えてしまうために複数ビットをまとめて入力でき
ず、１ビットずつ入力して復号テーブルメモリをアクセ
スせざるを得ないような場合に、その効果が大きく表れ
る。

【図面の簡単な説明】

第１図は従来及び本発明で対象とする可変長符号の復号
装置の概略構成図、第２図は可変長符号の一例を示す図
、第３図及び第４図は第２図の可変長符号を符号の木で
表現した図、第５図は第２図の可変長符号に対する従来
の復号テーブルを示す図、第６図は第２図の可変長符号
に対する本発明の復号テーブルの実施例を示す図である
。 １・・・制御回路、　　２・・・アドレス生成回路、３
・・復号テーブルメモリ、　　４・・・ラッチ回路、５
・・・データ生成回路。 第５図 第６図

Claims (1)

【特許請求の範囲】
1. （１）各アドレスに対して復号終了／未終了を区別する
   フラグを持ち、復号終了の場合は当該アドレスに対応す
   る復号データを出力し、復号未終了の場合は当該アドレ
   スに対応する次アドレス情報及び符号の木の終端節点を
   越えない範囲で新たに入力する符号ビットの入力ビット
   数を出力する復号テーブルメモリと、該復号テーブルメ
   モリのアドレスを生成するアドレス生成回路とを有し、
   符号の木で表現される可変長符号を復号する装置におい
   て、 前記アドレス生成回路にシフトレジスタを設けると共に
   、 前記次アドレス情報の有効ビット数は当該復号テーブル
   メモリのアドレスのビット数から前記入力ビット数を引
   いたビット数であり、復号未終了の場合、前記次アドレ
   ス情報の有効ビットをシフトレジスタの下位にセットし
   、符号ビットを前記入力ビット数だけシフトレジスタの
   下位に入力してシフトアップすることにより新アドレス
   を生成することを特徴とする可変長符号の復号方式。