JPH0490267A - 可変長符号の復号回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ハフマン符号のような可変長符号の高速復
号処理を可能とする可変長符号の復号回路に関し、ファ
クシミリ装置におけるＭＨ符号。

ＭＲ符号、ＭＭＲ符号等の復号や電子ファイリングシス
テムにおける可変長符号の復号等に適用して好適なもの
である。

〔従来の技術〕

少ないビット数で能率よくディジタル信号の伝送または
記録を行うために、出現確率の高いデータを表す符号列
は短く、出現確率の低いデータを表す符号列は長く設定
し、全体としての平均符号長が最小となるように設定す
る符号化方式が知られている。このような符号列の長さ
が一定でない符号は可変長符号または不等長符号と称さ
れ、代表的なものにハフマン符号がある。

第５図は、可変長符号の復号回路の従来例を示すブロッ
ク図である。

この復号回路は、入力端子１０から入力される可変長符
号の符号列を、アドレス生成回路１１で一定のビット数
にまとめ、この一定のビット数を１ワードのアドレスデ
ータとして復号テーブルメモリ１２をアクセスする。復
号テーブルメモリ１２には２種類のテーブルが格納され
ており、初めにアクセスする第１のテーブルには、各ア
ドレスに対して復号終了／未了を表ずフラグ情報が記憶
されている。復号終了のフラグ情報を持つアドレスには
、そのアドレスに対応する符号の復号データおよび符号
長データが記憶されており、復号未了情報を持つアドレ
スには、次にアクセスすべき第２のテーブルのアドレス
が記憶されている。

アドレス生成回路１１から出力される１ワードのアドレ
スデータによってテーブルメモリ１２の第１のテーブル
をアクセスした結果、復号が終了すれば、対応する符号
の復号データおよび符号長データがラッチ回路１３にラ
ッチされ、復号データはデータ生成回路１４および制御
回路１５に、符号長データはアドレス生成回路１１にそ
れぞれ供給される。アドレス生成回路１１では、制御回
路１５の制御のちとに入力端子１０から入力される可変
長符号を符号長データ分シフトして次にアクセスすべき
アドレスデータのワード揃えを行う。

こうＬ７て新たなアドレスデータが確定すると、それを
もとに再び第１のテーブルをアクセスして前述の処理を
繰り返す。

■ワードのアドレスデータによって復号テーブルメモリ
１２の第１のテーブルをアクセスした結果、復号が未了
であれば、次にアクセスする第２のテーブルのアトし・
スデータがラッチ回路１３にラッチされてアドレス生成
回路１１に供給される。

アドレス生成回路１１では、制御回路１５の制御のちと
に、受は取ったアドレスデータに入力端子１０から入力
される符号列の１ビツトを付加して新たなアドレスデー
タを生成し、第２のテーブルをアクセスする。第２のテ
ーブルには、各アドレスに対して復号終了／未了を表す
フラグ情報があり、復号終了のフラグ情報を持つアドレ
スにはそのアドレスに対応する復号データが記憶されて
おり、復号未了情報を持つアドレスには再びアクセスす
る第２のテーブルのアドレスデータが記憶されている。

第２のテーブルをアクセスした結果、復号が終了すれば
復号データをデータ生成回路１４に出力する。復号未了
であれば再び第２のチーフルをアクセスするために次の
アドレスデータをアドレス生成回路１１に出力する。ア
ドレス生成回路１１では、受は取ったアドレスデータに
入力端子１０から入力される符号列の１ビットを付加し
て新たなアドレスデータを生成し、前述の処理を繰り返
す。

このように、この従来例では、復号テーブルメモリとし
て１ワードを検索アドレスデータとするワード検索用復
号テーブル（第１のテーブル）と、前回の検索結果と入
力符号の１ビツトとを検索アドレスデータとするビット
検索用復号テーブル（第２のテーブル）とを用い、１ワ
ードで識別が可能な符号に対してはワード検索用復号テ
ーブルを検索して復号データと符号長データとを得、こ
の得られた符号長データにしたがって次に復号する符号
のワード揃えを行い、識別が不可能なものについてはビ
ット検索用復号テーブルを複数回検索して復号データを
得るという構成を取ることによって、統計的に発生頻度
の高い１ワード以下の短い符号については１回のワード
検索で復号し、また、統計的に発生頻度の低い１ワード
を超える長い符号についてはビット単位の検索を行うこ
とによって復号し、復号処理の高速化を図ると共に、テ
ーブル容量を小さくするようにしている。

〔発明が解決しようとする課題〕

しかし、前述の従来例では、第１のテーブルをアクセス
した結果、復号未了であった場合は、復号終了まで入力
符号の１ビツトに対して１回ずつ第２のテーブルをアク
セスしなければならないため、復号処理に時間が掛ると
いう不都合がある。

この不都合を避けるために、テーブルを２種類に分けず
に１回のアクセスで常に復号が終了するようにする方法
もある。しかし、そのためには１ワードのビット数を可
変長符号の最大ビット数とし、その１ワードをそのまま
アドレスとしてテーブルをアクセスする必要がある。と
ころが、この方法では、短い符号長の符号に対しても最
大符号長と同じビット数のアドレスを確保しなければな
らないため、メモリ空間が冗長になりすぎるという不都
合がある。

この発明は、復号時間が短く、且つ復号テーブルメモリ
のメモリ空間が小さくなるような可変長符号の復号回路
を提供することを目的とする。

〔課題を解決するための手段］ この発明による可変長符号の復号回路は、入力可変長符
号のビットを、指定されるシフトビット数分シフトして
検索済みのビットを除去し、新たな符号ビットを加えて
最大符号ビット数の１ワードに揃えるワード揃え手段と
、上記１ワードのうちの予め定められたビット数の上位
ビットからなるアドレスに対し復号データ、シフトビッ
ト数データおよびメモリセレクトデータを出力する第１
の復号テーブルメモリと、上記１ワードから上記上位ビ
ットを取り除いた下位ビットからなるアドレスに対し復
号データおよびシフトビット数データを出力する少なく
とも一つ以上の第２の復号テーブルメモリと、上記メモ
リセレクトデータによって、上記複数の復号テーブルメ
モリから出力される上記復号データおよび上記シフトビ
ット数データの中から共通の復号テーブルメモリから出
力される復号データおよびシフトビット数データをそれ
ぞれ一つずつ選択して出力するセレクタとから構成され
る。

また、この発明は、上記少なくとも一つ以上の第２の復
号テーブルメモリに関し、上記下位ビットの上位からそ
れぞれの復号テーブルメモリから出力される最大シフト
ビット数データから上記上位ビットのビット数を差し引
いたビット数分のみを、それぞれの復号テーブルメモリ
の有効アドレスビットとするように構成される。

〔作　用〕

この発明の構成において、入力可変長符号ｌワード（例
えば、８ビツト）のうちの上位ビット（例工ば、４ビツ
ト）で第１の復号テーブルメモリをアクセスし、復号デ
ータが得られれば、この復号データを出力データとして
出力し、この復号データの符号長をシフトビット数デー
タとしてワード揃え手段に出力する。第１の復号テーブ
ルメモリで復号データが得られない場合は、すなわち、
可変長符号が５ビツト以上の場合は、第１の復号テーブ
ルメモリから出力されるメモリセレクトデータによって
第２の復号テーブルメモリを選択する。第２の復号テー
ブルメモリは入力可変長符号１ワードのうちの下位４ビ
ツトでアクセスされ、５ビツト以上（最大８ビツト）の
可変長符号に対応する復号データを出力データとして出
力すると共に、この復号データの符号長をシフトビット
数データとしてワード揃え手段に供給する。

ワード揃え手段では、入力可変長符号のビットを、シフ
トビット数データによるビット分シフトして検索済みの
ビットを除去し、新たな符号ビットを加えて１ワードに
揃え、前述の復号動作を繰り返す。

このように、１ワードの上位ビット（４ビツト）で復号
できる可変長符号は第１の復号テーブルメモリで復号し
、上位ビットを超えるビット数の可変長符号は第２の復
号テーブルメモリで復号する。

二のようにすれば、いかなる可変長符号に対しても１回
のテーブルアクセスで復号処理することができ、復号時
間を大幅に短縮することができると共に、復号テーブル
メモリを複数に分割することによってメモリの冗長性を
減らすことができ、メモリ空間を小さくすることができ
る。

〔実施例］ 第１図は、この発明による可変長符号の符号回路の一実
施例を示すブロック図である。

この実施例は、入力端子１からビットシリアルに入力さ
れる可変長符号を、アドレス生成回路２によって最大ビ
ット数の１ワードにまとめ、それを適当なビット数ずつ
上位ビットと下位ビットとに分け、上位ビットは第１の
復号テーブルメモリとしてのテーブルメモリ３ａのアド
レスとして、下位ビットは第２の復号テーブルメモリと
してのテーブルメモリ３ｂ乃至３ｍのアドレスとして供
給する。

テーブルメモリ３ａには、各アドレスに対して定められ
たビット数のメモリセレクトデータが格納されており、
その中のある特定の１種類のメモリセレクトデータの格
納されているアドレスには、対応する復号データおよび
シフトビ・ノド数データが格納されている。他のメモリ
セレクトデータが格納されているアドレスでは復号デー
タおよびシフト・ビット数データが不定となっている。

また、テーブルメモリ３ｂ〜３ｍには、各アドレスに対
してそれぞれ対応する復号データおよびシフトビット数
データが格納されている。

テーブルメモリ３３〜３ｍから出力される復号データＤ
１〜Ｄｍ　　、シフトビット数データ３１〜Ｓｍのうち
、シフトビット数データ３１〜Ｓｍは第１のセレクタ４
ａに入力され、復号データＤ１〜Ｄｍは第２のセレクタ
４ｂに入力される。また、テーブルメモリ３ａから出力
されるメモリセレクトデータＭＳは、第１および第２の
セレクタ４ａおよび４ｂの各セレクト端子に入力され、
第１のセレクタ４ａでは、各テーブルメモリ３ａ〜３ｍ
から供給されるシフトビット数データ３１〜Ｓｍの１つ
を選択してアドレス生成回路２に出力し、第２のセレク
タ４ｂでは、各テーブルメモリ３ａ〜３ｍから供給され
る復号データＤ１〜Ｄｍの１つを選択して出力端子５に
出力する。従って、第１および第２のセレクタ４ａおよ
び４ｂで選択される各データは、同一のテーブルメモリ
から出力されるデータとなる。アドレス生成回路２では
、セレクタ４ａから供給されるシフトビット数データに
よって指定されるビット数分、入力符号の各ビットを上
位ヘシフトし、次にアクセスすべきアドレスのワード揃
えを行い、前述の復号処理を繰り返す。

次に、第２図に示す可変長符号の例を参照しながら、こ
の実施例の具体的な復号動作について説明する。なお、
この実施例では、可変長符号の最大ビット数を８ビツト
とし、上位および下位ビットのビット数をそれぞれ４ビ
ツトとし、また、テーブルメモリ３ａ〜３ｍの数を「４
」としくすなわち、ｍ＝ｄ）、この４つのテーブルメモ
リ３ａ〜３ｄは、第３図に示すように構成されているも
のとする。また、テーブルメモリ３ａから出力されるメ
モリセレクトデータＭＳはコード゛００゛′“０１”、
　“′１０““１１パでそれぞれテーブルメモリ３　ａ
　ｔ　３　ｂ　＋　３　ｃ　ｔ　３　ｄを指定し、第１
および第２のセレクタ４ａおよび４ｂは、このコードに
基づいて各テーブルメモリ３ａ〜３ｄの各出力を選択す
るものとする。

この構成において、入力端子１に入力される可変長符号
が”００１１０１１００００１００１・・・であるとす
ると、まず、先頭の１ワード（８ビツト）“’００１１
０１１０’”の上位４ビツト“００１１“をアドレスと
してテーブルメモリ３ａをアクセスし、下位４ビツト“
０１１０’“をアドレスとしてテーブルメモリ３ｂ〜３
ｄをそれぞれアクセスする。すると、第３図から明らか
なように、テーブルメモリ３ａからは、復号データ「Ａ
」。

シフトビット数データ［２Ｊ　、メモリセレクトデータ
゛００“がそれぞれ出力される。また、他のテーブルメ
モリ３ｂｔ３Ｃ９３ｄからは復号データ［ＧＪ　＋　　
’　ＩＪ　ｔ　　ｒ□、　、シフトビット数データ「５
」、「５」　　「７」がそれぞれ出力される。

このとき、テーブルメモリ３ａから出力されるメモリセ
レクトデータＭＳは“００゛なので、セレクタ４ａおよ
び４ｂで選択されるデータは、テーブルメモリ３ａから
出力されるデータとなり、セレクタ４ａからはテーブル
メモリ３ａから出力されるシフトビット数データ「２」
が、セレクタ４ｂからは同じくテーブルメモリ３ａから
出力される復号データ「Ａ」がそれぞれ選択されて出力
される。従って、この復号処理では、可変長符号“００
パがテーブルメモリ３ａによって復号されて復号データ
「Ａ」として出力される。

セレクタ４ａから出力されたシフトビット数データ「２
」はアドレス生成回路２に入力される。

アドレス生成回路２では、入力端子１から入力される入
力符号を、２ビツト上位ヘシフトして“１１０１１００
００１００１・・・“とし、さらに、先頭の１ワード“
’１１０１１０００″′の上位４ビ・ンド１１０１”で
テーブルメモリ３ａをアクセスし、下位４ビツト“”１
０００’”でテーブルメモリ３ｂ〜３ｄをそれぞれアク
セスする。第２図から明らかなように、上位４ビツト“
１１０１　”に相当する可変長符号は存在しないので、
テーブルメモリ３ａから出力される復号データおよびシ
フトビット数データは不定となり、メモリセレクトデー
タＭＳとしてテーブルメモリ３ｂを指定するコード“”
０１”が出力される。テーブルメモリ３ｂからは復号デ
ータ「Ｈ」、シフトビット数データ「５」がそれぞれ出
力されるので、これらデータがセレクタ４ａおよび４ｂ
で選択されてセレクタ４ａからは、シフトビット数デー
タ「５」、セレクタ４ｂからは復号データｒＨ，がそれ
ぞれ出力される。従って、この復号処理では、可変長符
号”１１０１１″がテーブルメモリ３ｂによって復号さ
れて復号データｒＨ，として出力される。

アドレス生成回路２は、シフトビット数データ「５」に
よって入力符号列を５ビツト上位ヘシフトし、”０００
０１００１・・・”として以下同様の復号動作を続けて
いく。この結果、出力端子５からは復号データｒＡＪ（
’“００”）　　　’ＡＪ（“００”　）、ｒＣ」　（
”１００′）、・・・が順次出力される。

ところで、第２図に示す可変長符号に対して最大符号ビ
ット数８ビツトを１ワードとしてメモリをアクセスする
には、２５６　（−２”　）ワードのメモリ空間が必要
となる。しかし、第３図に示すこの実施例による復号テ
ーブルメモリを用いれば、６４　（＝２’　Ｘ４）ワー
ドのメモリ空間で済む。

しかも、復号テーブルメモリ３ｂのデータはアドレスの
最上位ビットだけで識別でき、復号テーブルメモリ３ｃ
のデータはアドレスの上位２ビツトだけで識別できるの
で、この実施例の復号テーブルメモリには未だ冗長性が
残っていることになる。

次に、復号テーブルメモリ３ｂ〜３ｍのアドレスビット
に関し、アクセスする復号テーブルメモリに格納されて
いる最大シフトビット数からアドレス生成回路２の上位
ビット数を差し引いたビット数分だけを各テーブルメモ
リの有効アドレスビットとする実施例について説明する
。

この実施例の場合には、復号テーブルメモリ３ｂ〜３ｍ
の構成が第３図と異なり、第４図に示すようになる。す
なわち、アドレス生成回路２で生成される上位ビット数
を「４」、復号テーブルメモリ３ｂに格納されている最
大シフトビット数を「５」とすると、復号テーブルメモ
リ３ｂの有効アドレスビット数はｒｌ、（＝５−４）と
なる。

同様にして、テーブルメモリ３Ｃおよび３ｄの有効アド
レスビット数は「２Ｊ　　（−６−４）および’４Ｊ　
　（＝８−４）となる。従って、アドレス生成回路２の
下位４ビツトによってテーブルメモリ３ｂ〜３ｄをアク
セスする場合は、それぞれ下位４ビツトの上位１ビツト
でテーブルメモリ３ｂをアクセスし、上位２ビツトでテ
ーブルメモリ３Ｃをアクセスし、全４ビツトでテーブル
メモリ３ｄをアクセスする。

この実施例において、前述と同様に、入力符号“００１
１０１１００００１００１−・・・・”′が到来すると
、先頭の１ワード“００１１０１１０”の上位４ビツト
″００１１″で復号テーブルメモリ３ａをアクセスする
のは前述の例と同様であるが、テーブルメモリ３ｂをア
クセスする場合は、下位４ビツト“０１１Ｏ”の上位１
ビツト“０１１でアクセスし、テーブルメモリ３ｃをア
クセスする場合は下位４ビツトの上位２ビツト“ｏ１パ
でアクセスし、テーブルメモリ３ｄをアクセスする場合
は下位４ビ・ントの全４ビツトでそれぞれアクセスする
。その他の動作については前述の実施例と同様である。

このようにすれば、復号テーブルメモリのワード数は、
３８　（＝２’　＋２’　＋２”　＋２’　）ワードと
なり、前述の実施例よりもメモリ空間をさらに少なくす
ることができる。

なお、前述した可変長符号の形や、１ワードのビット数
、上位および下位ビットのビット数、復号テーブルメモ
リの数および構成、メモリセレクトデータによって選択
されるテーブルメモリの出力データ等は、前述した実施
例に限るものではない。

この発明によれば、いかなる可変長符号に対しても１回
のテーブルアクセスで復号処理することができるので、
復号時間を大幅に短縮することができる。また、復号テ
ーブルメモリを複数に分割したことによってメモリの冗
長性を減らすことができ、メモリ空間を小さくすること
ができる。

【図面の簡単な説明】

第１図はこの発明による可変長符号の復号回路の一実施
例を示すブロック図、 第２図は可変長符号の具体例を示すテーブル、第３図は
第１図における復号テーブルメモリの構成図、 第４図は復号テーブルメモリの他の構成図、第５図は従
来の可変長符号の復号回路の例を示すブロック図である
。 ２・・・アドレス生成回路、３ａ〜３ｍ・・・復号テー
ブルメモリ、４３〜４ｂ・・・セレクタ。 〔発明の効果］ 従来のぐ１４田鈴 第 図 町奮表荷（め例 第 図 チー１゛ルＸ／もり　３０ ＣＧ） 省ヂｊし７モソ３ｂ （ｂ） テープ；しヌ）ソ３Ｃ （Ｃ） チーゲルメモソ３ｄ （ｄ） テープｌし×もソ〜溝へ已 第 図

Claims (2)

【特許請求の範囲】
1. （１）入力可変長符号のビットを、指定されるシフトビ
   ット数分シフトして検索済みのビットを除去し、新たな
   符号ビットを加えて最大符号ビット数の１ワードに揃え
   るワード揃え手段と、上記１ワードのうちの予め定めら
   れたビット数の上位ビットからなるアドレスに対し復号
   データ、シフトビット数データおよびメモリセレクトデ
   ータを出力する第１の復号テーブルメモリと、 上記１ワードから上記上位ビットを取り除いた下位ビッ
   トからなるアドレスに対し復号データおよびシフトビッ
   ト数データを出力する少なくとも一つ以上の第２の復号
   テーブルメモリと、上記メモリセレクトデータによって
   、上記複数の復号テーブルメモリから出力される上記復
   号データおよび上記シフトビット数データの中から共通
   の復号テーブルメモリから出力される復号データおよび
   シフトビット数データをそれぞれ一つずつ選択して出力
   するセレクタと、からなることを特徴とする可変長符号
   の復号回路。
2. （２）上記少なくとも一つ以上の第２の復号テーブルメ
   モリに関し、上記下位ビットの上位からそれぞれの復号
   テーブルメモリから出力される最大シフトビット数デー
   タから上記上位ビットのビット数を差し引いたビット数
   分のみを、それぞれの復号テーブルメモリの有効アドレ
   スビットとすることを特徴とする請求項１記載の可変長
   符号の復号回路。