JPH0451720A - 可変長符号復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ファクシミリ分野なとで用いられるハフマン
符号等の可変長符号を復号する可変長符号復号装置に関
する。

［従来の技術］ 従来の可変長符号復号装置を第１図により説明する。一
般に復号テーブルメモリ３は２種類あトハここでは、初
め及び復号終了ごとにアクセスするテーブルを第１のテ
ーブル、復号未終了のときにアクセスするテーブルを第
２のテーブルとする。

第１のテーブルには、各アドレスに対して、復号終了／
未終了を表すフラグ情報があり、更に、復号終了情報を
持つアドレスにはそのアドレスに対応する符号の復号デ
ータ及び符号長が、復号未終了情報を持つアドレスには
次にアクセスすべき第２のテーブルのアドレスがそれぞ
れ記憶されている。第２のテーブルにも、各アドレスに
対して、復号終了／未終了を表すフラグ情報があり、更
に、復号終了情報を持つアドレスには復号データが、復
号未終了情報を持つアドレスには次にアクセスすべき（
第２のテーブルの）アドレスがそれぞれ記憶されている
。制御回路ｌは全体の動作を制御すると共に、復号テー
ブルメモリ３からの読出しデータをラッチ回路４を介し
て受は取り、そのフラグ情報をもとにアドレス生成回路
２およびラッチ回路４に所定の動作指示を出す回路であ
る。

入力線６から入力される符号ビットを、アドレス生成回
路２である定められたビット数ずつまとめ（これを１ワ
ードという）、まず、そのｌワードをアドレスとして復
号テーブルメモリ３の第１の復号テーブルをアクセスす
る。この第１の復号テーブルをアクセスした結果、復号
が終了すれば、対応する復号データをラッチ回路４より
データ生成回路５に出力し、かつ、線７を介して符号長
データをアドレス生成回路２に出力する。アドレス生成
回路２では、受は取った符号長分、入力符号ビットをシ
フトして、次にアクセスすべきアドレスのワード揃えを
行う。新たなアドレスが確定したら、それを基に再び復
号テーブルメモリ３の第１の復号テーブルをアクセスし
、同様の動作を繰り返す。

上記復号テーブルメモリ３の第１の復号テーブルをアク
セスした結果、復号終了であれば、次にアクセスする第
２の復号テーブルのアドレスを線７を介してアドレス生
成回路２に出力する。この時、アドレス生成回路２では
、線７を介して受は取ったアドレスに、入力線６から入
力した符号ビットを１ビツト付加して新アドレスを生成
し、それを基に復号テーブルメモリ３の第２の復号テー
ブルをアクセスする。第２の復号テーブルをアクセスし
た結果、復号が終了すれば、復号データをラッチ回路４
よりデータ生成回路５に出力し、最初の処理に戻る。復
号未終了であれば、次アドレスを線７を介してアドレス
生成回路２に出力し、アドレス生成回路２ではそのアド
レスに符号ビットを１ビツト付加して新アドレスを生成
し、再び復号テーブルメモリ３の第２の復号テーブルを
アクセスし、以下、同様の動作を繰り返す。

なお、この種の復号装置については、例えば特開昭６３
−３１４９７４号公報に詳述されている。

〔発明が解決しようとする課題〕

上記従来技術では、第１の復号テーブルをアクセスした
結果、復号未終了であった場合、復号終了まで、符号ビ
ット１ビツトに対して１回ずつ第２の復号テーブルをア
クセスしなければならない。

そのため、復号に要する時間がかかるという欠点がある
。

これを避けるために、復号テーブルを２種類に分けずに
、１回のテーブルアクセスで常に復号が終了できるよう
にすることが考えられる。即ち。

可変長符号の最大ビット数を１ワードのビット数とし、
その１ワードをそのままアドレスにして復号テーブルを
アクセスするのである。ところが、この場合には、短い
符号長の符号に対しても最大符号長と同じビット数のア
ドレスを確保しなければならず、メモリ空間が冗長にな
り過ぎるという欠点がある。

本発明の目的は、復号時間が短く、かつ、復号テーブル
メモリのサイズが小さくなるような可変長符号の復号装
置を提案することにある。

本発明の他の目的は、復号時間が短く、かつ、１個の復
号テーブルで復号が完了でき、かつ、復号テーブルメモ
リのサイズが小さくなるような可変長符号の復号装置を
提案することにある。

〔課題を解決するための手段〕

上記目的を達成するために、請求項（１）は、入力符号
ビットをシフトして検索済みのビットを除去すると共に
新たな符号ビットを加えて予め定められたビット数の１
ワードを生成する手段と、前記ｌワードによって構成さ
れる各アドレスに対応して復号終了／未終了を区別する
フラグを持ち、復号終了の場合は当該アドレスに対応す
る復号データ及び入力符号ビットのシフトビット数を出
力し、復号未終了の場合は当該アドレスに対応する次ア
ドレス情報及び入力符号ビットのシフトビット数を出力
する第１の復号テーブルと、前記１ワード及び前記第１
の復号テーブルからの出力次アドレス情報の両者によっ
て構成される各アドレスに対応して復号データ及び入力
符号ビットのシフトビット数を出力する第２の復号テー
ブルと、前記生成された１ワードをアドレスとして前記
第１の復号テーブルをアクセスして復号終了なら、当該
アドレスに対応する復号データを得るとともに。

出力シフトビット数だけ入力符号ビットをシフトして次
の１ワードを生成して再び前記第１の復号テーブルをア
クセスせしめ、復号未終了なら、出力シフトビット数だ
け入力符号ビットをシフトして生成されるｌワードと出
力次アドレス情報を結合して前記第２の復号テーブルを
アクセスせしめるように制御する手段とを有することを
特徴とする。

また請求項（２）は、入力符号ビットをシフトして検索
済みのビットを除去するとともに新たな符号ビットを加
えて予め定められたビット数の１ワードを生成する手段
と、前記１ワード及び予め定められたビット数の初期ア
ドレス付加ビットの両者によって構成される各アドレス
に対しては、復号終了／未終了を区別するフラグを持ち
、復号終了の場合は当該アドレスに対応する復号データ
及び入力符号ビットのシフトビット数を出力し、復号未
終了の場合は当該アドレスに対応する次アドレス付加ビ
ット及び入力符号ビットのシフトビット数を出力し、前
記１ワード及び当該次アドレス付加ビットの両者によっ
て構成される各アドレスに対しては、復号終了フラグを
持ち、当該アドレスに対応する復号データ及び入力符号
ビットのシフトビット数を出力する復号テーブルと、前
記復号テーブルをアクセスして、復号終了なら、当該ア
ドレスに対応する復号データを得ると共に、出力シフト
ビット数分だけ入力符号ビットをシフトする事によって
得られる新たな１ワード及び前記初期アドレス付加ビッ
トの両者によって構成される新アドレスを基に当該復号
テーブルをアクセスし、復号未終了なら、出力シフトビ
ット数分だけ入力符号ビットをシフトする事によって得
られる新たな１ワード及び出力次アドレス付加ビットの
両者によって構成される新アドレスを基に再び当該復号
テーブルをアクセスするように制御する手段とを有する
ことを特徴とする。

〔作　用Ｊ 請求項（１）では、生成された所定ビット数の１ワード
をアドレスとする第１の復号テーブルと、生成されたｌ
ワード及び第１の復号テーブルから出力された次アドレ
ス情報の結合データをアドレスとする第２の復号テーブ
ルを用いることにより、全ての符号を最大２回のメモリ
アクセスで復号できるので、復号時間の短縮が図れる。

また、復号テーブルを２種類に分けた事により、テーブ
ルメモリの容量を削減して冗長度を少なくできる。

請求項（２）では、生成された所定ビット数の１ワード
及び所定ビット数の初期アドレス付加ビットの両者によ
って構成される各アドレスに対しては、復号終了／未終
了を区別するフラグを持ち、復号終了の場合は当該アド
レスに対応する復号データ及び入力ビットのシフトビッ
ト数を出力し、復号未終了の場合は当該アドレスに対応
する次アドレス付加ビット及び入力符号ビットのシフト
ビット数を出力し、また、前記１ワード及び出力次アド
レス付加ビットの両者によって構成される各アドレスに
対しては、復号終了フラグを持つ、当該アドレスに対応
する復号データ及び入力ビットのシフトビット数を出力
する復号テーブルを用いることにより、全ての符号を最
大２回のメモリアクセスで復号できるので、復号時間の
短縮が図れ、かつ、１個の復号テーブルで復号が完了で
き、しかも、復号テーブルメモリの容量を削減して冗長
度を少なくできる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

ス」１町と 全体の構成は第１図に示したものと同じである。

また、入力線６から入力された符号ビットを、アドレス
生成回路２で定められたビット数の１ワードにまとめ、
それをアドレスとして復号テーブルメモリ３の第１の復
号テーブルをアクセスする点や、アクセスした結果、復
号終了であった場合の処理については、従来と同様であ
る。さらに、第１の復号テーブルの構成もほぼ同様であ
る。但し、前述の“符号長”の代わりに“シフトビット
数″が格納されている。復号終了の場合は、゛シフトビ
ット数”は“符号長″に等しいが、復号未終了の場合は
“ｌワードのビット数″に等しい。

復号テーブルメモリ３の第１の復号テーブルをアクセス
した結果、復号未終了であった場合は、第１の復号テー
ブルから第２の復号テーブルをアクセスするための次ア
ドレス情報が出力される。

その後、制御回路１の制御下で以下のような処理をする
。

先ず、入力符号ビットを１ワ一ド分シフトして、アドレ
ス生成回路２に入力する。これと同時に、復号テーブル
メモリ３の第１の復号テーブルがら出力された次アドレ
ス情報もラッチ回路４、線７を介してアトレイ生成回路
２に入力する。アドレス生成回路２では、これらの１ワ
一ド分の符号ビット及び次アドレス情報を結合して新ア
ドレスを生成し、この新アドレスを基に復号テーブルメ
モリ３の第２の復号テーブルをアクセスする。

復号テーブルメモリ３の第２の復号テーブルには、各ア
ドレスに対応して、復号データ及び符号ビットのシフト
ビット数が格納されている。新アドレスが確定したら、
第２の復号テーブルをアクセスし、復号データをラッチ
回路４を介してデータ生成回路５に出力する。同時にシ
フトビット数を線７を介してアドレス生成回路２に出力
する。

アドレス生成回路２では、受は取ったシフトビット数分
だけ入力符号ビットをシフトして、次にアクセスすべき
アドレスのワード揃えを行う。そこで新アドレスが確定
できたら、最初に戻って再び復号テーブルメモリ３の第
１の復号テーブルをアクセスし、以下、同様の動作を繰
り返す。

この様に、本実施例では、如何なる符号に対しても最大
２回の復号テーブルメモリアクセスで復号が完了する。

以下に処理の具体例を示す。

対象の可変長符号は第２図に示す符号系とする。

ここで、ｌワードのビット数を４ビ・ソトとする。

この場合の第１の復号テーブルの構成を第３図に、第２
の復号テーブルの構成を第４図にそれぞれ示す。なお、
第１の復号テーブルに於て、復号終了フラグが“１　”
のとき復号終了、パＯ″のとき復号未終了と約束する。

今、入力符号ビットが′００１１０１　ｔｏｏ○００１
・・・″である場合を考える。先ず、先頭の１ワードの
″００１１°′をアドレスとして、第１の復号テーブル
をアクセスすると、第３図より復号終了フラグが′１“
′なので復号終了であり、復号データ“Ａ”を出力する
。また、シフトビット数が“°２”なので、入力符号ビ
ットを２ビツトシフトする。すると、次の先頭の１ワー
ドは”１１０１“となる。

この”１１０１”をアドレスとして、第１の復号テーブ
ルを再びアクセスすると、第３図より復号終了フラグが
′０″なので復号未終了である。

このときの第１復号テーブル出力の次アドレスは０ビで
あり、また、入力符号ビ・ソトのシフトビット数はｌワ
ード分の４ビツトである。入力符号ビットを４ビツトシ
フトすると、次の先頭ワードは“１０００”となる。こ
の“１０００”及び第１復号テーブル出力の次アドレス
の０１″を結合して新アドレスとして、第４図の第２の
復号テーブルをアクセスする。

第４図において、アドレス欄のａが第１の復号テーブル
の出力部分で、ｂが入力符号ビットの部分である。従っ
て、上記の例の場合の新アドレスは“０１１０００”と
なり、第２の復号テーブルは復号データとして“工″を
出力する。また、シフトビット数が２″なので、入力符
号ビ・ソトを２ビツトシフトする。すると、次の先頭の
１ワードは“０００１″となる。

この“０００１”を新アドレスとして再び第１の復号テ
ーブルをアクセスし、以下同様にして復号を続けていく
。

第２図の可変長符号に対し、最大ビット数（８ビツト）
を１ワードとしてメモリをアクセスするには、２°＝２
５６ワードのメモリ空間が必要だが、本実施例の２種類
のテーブルを用いれば、２’＋２＠＝１６＋６４＝８０
ワードのメモリ空間で済む。

なお、以上述べた符号の形や、１ワードのビット数、復
号テーブルの構成等はこの例に限るものではないことは
云うまでもない。

実施例２ 上述の実施例１では、如何なる符号に対しても最大２回
のテーブルアクセスで復号が終了するが、２種類のテー
ブルを用いているため、テーブル選択の制御を行う必要
があり、回路構成が複雑になる。これを避けるためには
、テーブルを２種類に分けずに、１回のテーブルアクセ
スで常に復号が終了できるようにすればよい。この場合
、可変長符号の最大ビット数を１ワードのビット数とし
、その１ワードをそのままアドレスにしてテーブルをア
クセスしたのでは、短い符号長の符号に対しても最大符
号長と同じビット数のアドレスを確保せねばならず、メ
モリ空間が冗易となり過ぎる。

本実施例はこれを改善したものである。

本実施例の場合も、全体の構成は第１図に示したものと
同じである。但し、復号テーブルメモリ３には１種類の
復号テーブルを用いる。

入力線６から入力された符号ビットを、アドレス生成回
路２で定められたビット数の１ワードにまとめ、それに
予め定められたビット数の初期アドレス付加ビット加え
たものをアドレスとして、復号テーブルメモリ３の復号
テーブルをアクセスする。復号テーブル上の、このアド
レスに対しては、復号終了／未終了を区別するフラグ情
報があり、復号終了の場合は当該アドレスに対応する復
号データ及び入力ビットのシフトビット数、復号未終了
の場合は当該アドレスに対応する次アドレス付加ビット
及び入力ビットのシフトビット数がそれぞれ格納されて
いる。

復号テーブルメモリ３の復号テーブルをアクセスした結
果、復号終了の場合は、対応する復号デ−夕をラッチ回
路４、線７を介してデータ生成回路５に出力し、かつ、
線７を介して入力符号ビットのシフトビット数をアドレ
ス生成回路２に出力する。アドレス生成回路２では、受
は取ったシフトビット数分、入力符号ビットをシフトし
て、次にアクセスすべきアドレスのワード揃えを行う。

この新たな１ワードに前記の初期アドレス付加ビットを
加えて新アドレスを生成し、それを基に再び復号テーブ
ルをアクセスし、動作を繰り返す。

一方、復号テーブルメモリ３の復号テーブルをアクセス
した結果、復号未終了の場合は、線７を介して上記の次
アドレス付加ビット及び入力符号ビットのシフトビット
数をアドレス生成回路２に出力する。アドレス生成回路
２では、受は取ったシフトビット数分、入力符号ビット
をシフトして、次にアクセスすべきアドレスのワード揃
えを行う。

この新たな１ワードに上記の次アドレス付加ビットを加
えて新アドレスを生成し、それを基に再び復号テーブル
メモリ３の復号テーブルをアクセスする。復号テーブル
上の、この各アドレスに対しては、復号終了フラグがあ
り、当該アドレスに対応する復号データ及び入力ビット
のシフトビット数が格納されている。このため、再びア
クセスした結果、必ず復号終了とな番ハ対応する復号デ
ータをデータ生成回路５に出力し、かつ、線７を介して
入力符号ビットのシフトビット数をアドレス生成回路２
に出力する。アドレス生成回路２では、受は取ったシフ
トビット数分、入力符号ビットをシフトして、次のアク
セスすべきアドレスのワード揃えを行う。この新たなｌ
ワードに前記の初期アドレス付加ビットを加えて新アド
レスを生成する。以下、最初に戻って同様の処理を繰り
返す。

この様に、本実施例では、如何なる符号に対しても最大
２回のテーブルアクセスで復号が完了し、しかもそれが
１個の復号テーブルで実現できる。

以下に処理の具体例を示す。

対象の可変長符号は第５図に示す符号系とする。

ここでも、１ワードのビット数を４ビツトとする。

この場合の復号テーブルの構成を第６図に示す。

なお、復号テーブルにおいて、復号終了フラグが”　１
　”のとき復号終了、”　ｏ　”のとき復号未終了と約
束する。また、初期アドレス付加ビットを”ｏｏ″とす
る。アドレスは、アドレス付加ビットを上位、入力符号
ビットを下位にして結合したものとする。

今、入力符号ビットが”００１１０１１００００１・・
・”である場合を考える。先ず、先頭の１ワードの“０
０１１″及び初期アドレス付加ビットの”′００”を結
合した”００００１ビ′をアドレスとして、復号テーブ
ルをアクセスする。第６図より、この場合、復号終了フ
ラグがＩｆ　Ｉ　Ｉｆなので復号終了であり、復号デー
タ”　Ａ　”を出力する。

また、シフトビット数が２″なので、入力符号ビットを
２ビツトシフトする。すると、次の先頭の１ワードは“
１１０１”となる。

この“１１０１”及び初期アドレス付加ビットの“Ｏ○
′°を結合した“００１１０１″を新アドレスとして復
号テーブルを再びアクセスすると、第６図より復号終了
フラグが“Ｏ″なので、復号未終了である。このときの
次アドレス付加ビットは“０１″であり、また、符号ビ
ットのシフトビット数はｌワード分の４ビツトである。

入力符号ビットを４ビツトシフトすると、次の先頭ワー
ドは“１０００”となる。この″１０００”及び上記の
次アドレスの０１″を結合して新アドレスとして、更に
復号テーブルをアクセスする。この場合の新アドレスは
”０１１０００”であり、第６図より復号終了フラグは
パビなので、復号データとして′Ｈ″を出力する。また
、シフトビット数は′２″なので、入力符号ビットを２
ビツトシフトする。すると、次の先頭の１ワーにはＯ○
０１″となる。この“ＯＯＯ１”及び初期アドレス付加
ビットの“ＯＯ“を結合した゛”ｏ　ｏ　ｏ　。

Ｏ１″を新アドレスとして再び復号テーブルをアクセス
し、以下同様にして復号を続けていく。

第５図の可変長符号に対し、最大ビット数（８ビツト）
を１ワードとしてメモリをアクセスするには、２”＝　
２５６ワードのメモリ空間が必要だが、本実施例の復号
テーブルを用いれば、２°＝６４ワードのメモリ空間で
済む。

なお、以上述べた符号の形や、ｌワードのビット数、復
号テーブルの構成、初期アドレス付加ビットの型等はこ
の例に限るものでないことは云うまでもない。

〔発明の効果］ 以上説明したように、本発明の可変長符号復号装置にお
いては次の効果が得られる。

（１）全ての符号を最大２回のメモリアクセスで復号で
きるので、復号時間の短縮が図れる。また、復号テーブ
ルを２種類に分ける事により、テーブルメモリの容量を
削減して冗長度を少なくできる。

（２）１個の復号テーブルで復号が完了でき、しかも、
復号テーブルメモリの容量を削減して冗長度を少なくで
きる。

【図面の簡単な説明】

第１図は従来及び本発明の可変長符号復号装置の概略構
成図、第２図乃至第４図は本発明の第１の実施例の具体
的処理例を説明する図、第５図及び第６図は本発明の第
２の実施例の具体的処理例を説明する図である。 ｌ・・制御回路、　　２・・・アドレス生成回路、３・
・・復号テーブルメモリハ　４・・ラッチ回路、５・・
データ生成回路。

Claims (2)

【特許請求の範囲】
1. （１）可変長の符号ビットを入力し、復号テーブルを用
   いて復号する可変長符号復号装置において、入力符号ビ
   ットをシフトして検索済みのビットを除去すると共に新
   たな符号ビットを加えて予め定められたビット数の１ワ
   ードを生成する手段と、 前記１ワードによって構成される各アドレスに対応して
   復号終了／未終了を区別するフラグを持ち、復号終了の
   場合は当該アドレスに対応する復号データ及び入力符号
   ビットのシフトビット数を出力し、復号未終了の場合は
   当該アドレスに対応する次アドレス情報及び入力符号ビ
   ットのシフトビット数を出力する第１の復号テーブルと
   、 前記１ワード及び前記第１の復号テーブルからの出力次
   アドレス情報の両者によって構成される各アドレスに対
   応して復号データ及び入力符号ビットのシフトビット数
   を出力する第２の復号テーブルと、 前記生成された１ワードをアドレスとして前記第１の復
   号テーブルをアクセスして復号終了なら、当該アドレス
   に対応する復号データを得るとともに、出力シフトビッ
   ト数だけ入力符号ビットをシフトして次の１ワードを生
   成して再び前記第１の復号テーブルをアクセスせしめ、
   復号未終了なら、出力シフトビット数だけ入力符号ビッ
   トをシフトして生成される１ワードと出力次アドレス情
   報を結合して前記第２の復号テーブルをアクセスせしめ
   るように制御する手段とを有することを特徴とする可変
   長符号復号装置。
2. （２）可変長の符号ビットを入力し、復号テーブルを用
   いて復号する可変長符号復号装置において、入力符号ビ
   ットをシフトして検索済みのビットを除去するとともに
   新たな符号ビットを加えて予め定められたビット数の１
   ワードを生成する手段と、 前記１ワード及び予め定められたビット数の初期アドレ
   ス付加ビットの両者によって構成される各アドレスに対
   しては、復号終了／未終了を区別するフラグを持ち、復
   号終了の場合は当該アドレスに対応する復号データ及び
   入力符号ビットのシフトビット数を出力し、復号未終了
   の場合は当該アドレスに対応する次アドレス付加ビット
   及び入力符号ビットのシフトビット数を出力し、前記１
   ワード及び当該次アドレス付加ビットの両者によって構
   成される各アドレスに対しては、復号終了フラグを持ち
   、当該アドレスに対応する復号データ及び入力符号ビッ
   トのシフトビット数を出力する復号テーブルと、前記復
   号テーブルをアクセスして、復号終了なら、当該アドレ
   スに対応する復号データを得ると共に、出力シフトビッ
   ト数分だけ入力符号ビットをシフトする事によって得ら
   れる新たな１ワード及び前記初期アドレス付加ビットの
   両者によって構成される新アドレスを基に再び当該復号
   テーブルをアクセスし、復号未終了なら、出力シフトビ
   ット数分だけ入力符号ビットをシフトする事によって得
   られる新たな１ワード及び出力次アドレス付加ビットの
   両者によって構成される新アドレスを基に再び当該復号
   テーブルをアクセスするように制御する手段とを有する
   ことを特徴とする可変長符号復号装置。