JPS63236159A - 並列プロセツサのメモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は並列プロセッサに係り、特に各プロセッサで共
有する記憶装置を各プロセッサが個々にアクセスする場
合に好適な並列プロセッサのメモリアクセス方式に関す
る。

〔従来の技術〕

従来、汎用計算機は第３図に示すように、主記憶装置（
ＭＳ）　１０１　、主記憶制御装置（ＳＣＵ）３０２、
命令プロセッサ（ＩＰ）１０３．Ｉ１０プロセッサアダ
プタ（ＩＯＰＡ）１０４および複数のＩ１０プロセッサ
（ＩＯＰｏ−ａ　）１４０から構成される。

ＩＰＩＯＩはＭＳＩＯＩで保持するプログラムやデータ
を読出し１種々の演算や制御を行なうものである。ｌ０
Ｐｏ−ａ１４０は入出力装置とのデータ転送を制御する
ものであり、ｌ０ＰＡ１０４は４台のｌ０Ｐｏ−ｓから
のＭＳリクエストを制御するものである。また、５ＣＵ
３０２はＩＰ１０３および丁０ＰＡ１０４からＭＳリク
エストを制御するものである。ＭＳリクエストにはＭＳ
読出しとＭＳ書込みがあり、ＭＳ読出しリクエストに必
要な情報は。

ＭＳの何処から読出すかを示すＭＳアドレス、ＭＳから
読出したデータを何処に返すかを示すシンク情報および
ＭＳの動作を規定するオペレーションコード等である。

また、ＭＳＷ込みリクエストに必要な情報はＭＳの何処
に書込むかを示すＭＳアドレス、ＭＳに書込むべきＭＳ
データおよびオペレーションコード等である。５ＣＵ３
０２ではＩＰ１０３および１０ＰＡ１０４からＭＳリク
エストを複数個、受付けられるようにそれぞれスタック
３２０を持ち、ＭＳアクセスを効率よく行なう。

また、ＩＰ１０３と丁０ＰＡ１０４からのＭＳリクエス
トが集中した場合、プライオリティ回路３２１により優
先順次が決定され、ＭＳアクセスが行なわれる。

さらに５ＣＵ１０２ではＭＳｌｊ込みリフニス１−の場
合、その情報に従ってＭＳＩＯＩにＭＳデータを書込む
だけでよいが、ＭＳ読出しリクエストの場合。

ＭＳアドレスに従ってＭＳＩＯＩから読出されたＭＳ読
出しデータをシンク情報に従ってＴＰ１０３あるいはｌ
０ＰＡ１０４に振り分ける必要があり、このためＭ　Ｓ
　！Ｉｉ′２出しデータ制御回路３２２が設けられてい
る。

一方、ＴＯＰＡ１０４では４台の丁０Ｐ１０４からのＭ
ＳＳリフニス１〜受付け、プライオリティ回路１４１に
より優先順位を決定し、５ＣＩＪ３０２に送出する。ま
た、５ＣＵ３０２から送出されるＭＳ読出しデータは読
出しデータ制御回路１４２によりシンク情報に従ってｌ
０Ｐｏ−ｓ１４０の１つに送出される。

このときのシンク情報は４台のＴＯＰ１４０を区別する
ための２ビットとＩＰ１０３とｌ０Ｐ１４０を区別する
だめの１ビット、合計°ラビットが少なくとも必要であ
る。また、このシンク情報はｌ０ＰＬ４０からＭＳリク
エストが送出されるとそれに伴なって丁０Ｐ１４０カら
ｌ０ＰＡ１０４　　、　ｌ０ＰＡ１０４　から５ＣＵ３
０２を経由し、そしてＭＳから読出しデータが読出され
るとそれに伴なって５ＣＵ３０２からｌ０ＰＡ１０４　
を経由するように実現されていた。

このような汎用計算機においてＭＳを個々にアクセスす
るプロセッサエレメント（Ｐ　Ｅ）を多数台並べた並列
プロセッサを接続することを考える。

各ＰＥが５ＣＵ３０２に直接、接続されると５ＣＵ３０
２の大幅な変更が必要である。このため、各ＰＥからの
ＭＳリクエストの優先順位を決定し、ＭＳアクセスを数
個にするアレイコントローラ（ＡＣ）を設け、そのＡＣ
は第３図で示したｌ０ＰＡと同様な考え方で実現するこ
とが考えられる。

なお、複数のプロセッサが共有メモリをアクセスする場
合のメモリ制御方式に関連するものとしては例えば特開
昭６１−２１０４６９が挙げられる。

〔発明が解決しようとする問題点〕

上記従来技術は各プロセッサで共有する記憶装置をアク
セスするプロセッサの台数が数千〜数万台の規模につい
て配慮がされておらず、上記プロセッサの台数を数千〜
数万台に拡張すると、ＭＳ読出しリクエストに必要なシ
ンク情報のビット数が増える。このため塔存の記憶制御
装置のインタフェースが増え、大幅な変更が必要となる
という問題があった。

本発明の目的は並列プロセッサにおいてプロセッサの台
数を数千〜数万台となっても記憶制御装置へのシンク情
報を少なくとも並列プロセッサのメモリアクセス方式を
提供する。

また、並列プロセッサにおいてプロセッサの台数を数千
〜数万台に容易に拡張できる並列プロセッサのメモリア
クセス方式を提供する。

〔問題点を解決するための手段〕

上記目的は、各ＰＥからのＭＳリクエストを保持する手
段１２手段１を少なくとも２つ以上まとめて、優先順位
を決定する手段２、その手段２において優先順位が決定
されたＭＳリクエストがＭＳ読出しリクエストであった
場合、そのシンク情報の数ビットを保持する手段３およ
びＭＳから読出されたデータが転送される毎に手段３の
シンク情報を１つ取り出し、そのデータの転送先を決定
する手段４を設け、これらを多段構成に並べることによ
り達成される。

〔作用〕

各ＰＥは、各ＰＥに対応する手段１に空きがあることを
確認し、ＭＳリクエストを送出する。手段１ではＭＳリ
クエストに必要な情報を保持する。

手段２では、各手段１を少なくとも２つ以上（グループ
単位）にまとめて、優先順位を決定し、ＭＳリクエスト
を１つ選択する。選択されたＭＳリクエストは次の段に
ある手段１に送出される。

このとき、そのＭＳリクエストがＭＳ読出しリクエスト
であった場合、シンク情報からグループ単位に対応した
ビット（例えば、手段１を４個まとめて１つのグループ
とすれば２ビット）を取り出し手段３に保持する。

このような構成を多段に並べて最終的に、各ＰＥからの
ＭＳリクエストを数個にし、ＳＣＵに送出する。このと
きのシンク情報すなわちプロセッサ番号は上記多段に９
ηべられた手段３により保持され、ＳＣＵには新たに１
１ｆＬ列プロセッサから送出されたＭＳリクエストであ
ることを示すシンク情報が１ビット付は加えられ、送出
される。

ＳＣＵでは従来と同様な方式によりＴ　Ｐ　、　ｒｏｔ
）Ａおよび並列プロセッサからのＭＳリクエストの優先
順位を決定し、ＭＳをアクセスする。そして、ＳＣＵで
はＭＳ読出しリクエストの場合、ＭＳ読出しデータを前
述したシンク情報によりＩＰ。

ＩＯＰＡおよび並列プロセッサに振り分ける。

並列プロセッサではＳ　ＣＵからＭＳ読出しデータを受
取ると、まず手段４において前述した手段３からシンク
情報を１つ取り出し、その内容をデコードし、そのデー
タの次の段への行先を決定し転送する。次の段の対応す
る手段４では前述と同様に手段３からシンク情報を取り
出し、そのデータの次の段への行先を決定し転送する。

このような処理を段数弁だけ行ない、対応するＰＥとＭ
、Ｓ読出しデータを転送する。

このように１手段１，２．３および４を多段構成に推べ
ることにより、各ＰＥが個々にアクセスでき、ＰＥの台
数が数千〜数万台となってもＳＣＵへのシンク情報は１
ビットだけであり、ＳＣＵへのシンク情報を少なくでき
る６ また、手段１，２．３および４の構成を多段に組合せて
各ＰＥのＭＳリクエストのプライオリティを制御できる
ので、ＰＥの台数を上記構成の段数を増やすだけで容易
に拡張できる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。本図
においては、従来の汎用計算機に並列プロセッサを接続
した場合の概略ブロック図を示している。これは主記憶
装置（ＭＳ）ｌｏｔ、主記憶制御装置（ＳＣＵ）１０２
．命令プロセッサ（ＩＰ）１０３．Ｉ１０プロセッサア
ダプタ（ＩＯＰＡ）　１０４および並列プロセッサ（１
０５と１０６）により構成される。

並列プロセッサは複数のプロセッサニレメン１〜（ＰＥ
）１０６とアレイコントローラ（ＡＣ）１０５により構
成される。ＰＥ１０６は内部に記憶装置を持ち、他のＩ
）　Ｅ　１０６と同期せず１種々の演算や制御を行なう
ことができ、また、各ＰＥで共有するＭＳ　１０１を独
自にアクセスすることができる。ＡＣ１０５は、各ＰＥ
１０６からのＭＳＳリフニス−を制御するものであり、
各）’Ｅ１０ＧからのＭＳリクエストを受付けるスタッ
ク１５０−ａ〜Ｃ５そのスタック１５０を制御するスタ
ック制御（Ｒ８Ｃ）１５１−ａ−ｃ、ＭＳリクエストの
優先順位を決定するプライオリティ回路１５２−ａｘｃ
、ＭＳ読出しリクエストのシンク情報を保持するスタッ
ク１５３−　ａ　”　ｃ、そのスタックを制御するスタ
ック制御（ＳＳＣ）　１５４−　ａ　＝　ｃ　。

ＭＳから読出されたＭＳデータを保持するスタック１５
５ａ−ｃ、１５６およびそのスタック１５７を制御する
スタック制御（１）ＳＣ）　１５８を用いて多段に構成
される。

このような構成において、各ＰＥ１０６からのＭＳアク
セスについて説明する。

各ＰＥ１０６はＡＣ１０５内のそのＰＥ１０６に対応す
るスタック１５０−　ａに空きがあることを確認し、Ｍ
Ｓリクエストを送出する。ＡＣ１０５ではＭＳリクエス
トが送出されるとそのリクエストに必要な情報をスタッ
ク１５０−ａに保持する。

（たとえば、ＭＳ読出しリクエストに必要な情報はＭＳ
の何処から読出すかを示すＭＳアドレス。

ＭＳから読出したデータを何処に返すかを示すシンク情
報およびＭＳの動作を規定するオペレーションコード等
である。また、ＭＳ１ｇ込みリクエストではＭＳの何処
に書込むかを示すＭＳアドレス、ＭＳに書込むべきＭＳ
データおよびオペレーションコード等である。）Ｒ８Ｃ
１５１−ａではスタックの空き状態を管理し、スタック
１５０−　ａに１つ以上空きがない場合、そのＰＥ１０
６からのＭＳリクエストを抑止する。また、プライオリ
ティ回路１５２によりそのスタックで保持されているＭ
Ｓリクエストが１つ選択されるとそのスタック１５０に
１つの空きを生成する。ここで、スタックはファースト
・イン・ファースト・アウトにより制御される。

スタック１５０−ａに保持されたＭＳＳリフニス−は、
プライオリティ回路１．５２−　ａにより他のＰ　Ｅの
スタック１５０−　ａといっしょにグループ単位でまと
めて、優先順位を決定し、ＭＳリクエスト１つを選択す
る。このプライオリティ回路１５２では、ＭＳＳリフニ
ス−を保持しているスタック１５０を優先的に、かつ、
複数のスタック１５０に保持されているときは公平に選
択するものである。また、ＭＳリクエスト、１つを選択
したとき、そのＭＳリクエストを保持するスタック１５
０−ａに対して、選択したことを通知する。

プライオリティ回路１５２−ａにより選択されたＭＳリ
クエストは次の段のスタック１５０−ｂに送出される。

このとき、前述と同様にスタック１５０−ｂに１つ以上
の空きがない場合はプライオリティ回路１５２−ａによ
りＭＳリクエストを送出することを抑止する。また、選
択したＭＳリクエストがＭＳ読出しリクエストであった
場合、シンク情報からグループ単位に対応したビット（
例えば、プライオリティ回路１５２によりスタック１５
０．４個をまとめて１つのグループとすれば２ビット）
を取出し、スタック１５３−ａに保持する。５ＳＣＩ５
４−　ａでは、スタックＬ　５３−　ａを管理し、スタ
ック１５３−ａに１つ以上の空きがない場合は対応する
プライオリティ回ｖ１１５２−ａによりＭＳリクエスト
を送出することを抑止する。

上記の処理を段数分だけ行ない、最終的に各Ｐ　Ｅ　１
０６からのＭＳリクエストを数個にして、ＳＣＵ＋０２
に送出する。第１図では３段（ａ　＝　ｃ　）で、ＭＳ
リクエストを１個にする場合を示している。

プライオリティ回路１５２−　ｃ、より選択されたＭＳ
リクエストは５ＣＵ１０２に送出される。また、このＭ
ＳリクエストにはどのＩ）　Ｅ　１０６に返すかを示す
シンク情報は含まれず、新たに並列プロセッサから送出
されたリクエストであることを示すシンク情報が付は加
えられる。５ＣＵ１０２では、ＩＰ１０３　。

ｌ０Ｐ１０４および並列プロセッサからのＭＳ　１０１
のメモリアクセスを制御するものであり、従来と同様な
方式でＭＳｉＯｌをアクセスする。

ＡＣ１０５から送出されたＭＳリクエストがＭＳ読出し
リクエストであった場合、５ＣＩＪ１０２では従来と同
様な処理によりＡＣ１０５にＭＳ読出しデータを送出す
る。

ＡＣ１０５テはＭＳ読出しデータが５ＣＵ１０２カら送
出されると、まずそのデータはスタック１５５−Ｃに保
持される。そして、スタック１５３−ｃで保持されてい
るシンク情報を１つ取り出し、そのデータが次のスタッ
ク１５５−ｂのどこに転送すべきかをデコーダ１５６に
より決定する。ここで、転送先のスタックＬ５５−ｂに
１つ以上の空きがないなら、そのデータは何処へも転送
されず、スタック１５５−　ａで保持され、転送先のス
タック１．５５−　ｂに１つ以上の空きができるまで、
デコードは抑止される。もし、転送先のスタック１５５
−ｂに空きがあるなら、そのＭＳ読出しデータをそのス
タック１５５−ｂに転送する。

上記の処理を段数分だけ行ない、ＭＳｌ、０１から読出
されたＭＳ読出しデータは１ＭＳ読出しすクエストを送
出したＰＥ１０６に対応するスタック１５７に転送され
る。そして、スタック１５７で保持されたデータはＰ　
Ｅ　ｉ　Ｏ６に送出される。

このように各Ｐ　Ｅから送出されるＭＳ読出しリクエス
トのシンク情報はＡＣ１０４内の各スタック１５３で分
散して保持し、ＳＣＵには新たなシンク情報が送出され
るのでＳＣＵへのインタフェースを最小にすることがで
きる。

第２図では、本発明の並列プロセッサの部分だけを取り
出したＷｔＩｌ＠ブロック図である６本図においてはＰ
Ｅの台数が１６匂である。また、各ＰＥから送出される
ＭＳリクエストはスタック１５０に保持され、プライオ
リティ回路１５２により他のＰＥのスタック１５０とい
っしょに、合計４つのスタック１５０を１つのグループ
２０１とし、優先順位を決定し、ＭＳリクエストを１つ
選択する。

本図では１６台であるため上記グループ２０１を合計５
個用いて、２０１−ａと２０１−ｂの２段で実現できる
。

また、各グループ２０１−　ａ＝　ｂのシンク情報にお
いては、Ｉ）　Ｅ台数が１６台であるため、総シンク情
報のビット数は４ビットであり、そのシンク情報の下位
２ピッＩ−をグループ２０１−ａの段で保持し、上位２
ビットをグループ２０１−ｂの段で保持すればよい。

さらに、このような構成においてＰＥ台数を６４台にす
る場合は第２図の構成を４つ並べ、新たにグループ２０
１を１個追加し、そのグループ２０１をＣの段とし、合
計３段で実現できる。このときのシンク情報は、総シン
ク情報が６ビットであるので、第２図と同様に、そのシ
ンク情報の下位２ビットをグループ２０１−ａの段で保
持し、中位ビットをグループ２０１−ｂの段、上位２ピ
ッ１−をグループ２０１−ｃの段で保持すればよい。

このようにグループ２０１を多段構成にすることができ
るのでプロセッサの台数を容易に拡張できる。

〔発明の効果〕

本発明によれば、記憶装置を共有する複数のプロセッサ
から成る並列プロセッサにおいて、各プロセッサからの
リクエストの優先順位を決定するプライオリティ回路を
多段構成にし、プライオリティ回路対応にシンク情報の
一部を保持できるようにし、また、記憶装置から読出し
たデータはそのシンク情報のデコード結果に従い振り分
け、リクエストを送出したプロセッサに送出することか
できるので、記憶装置を共有するプロセッサの台数が数
千〜数万台であっても、記憶制御装置へのシンク情報を
少なくすることができる。

また、各プロセッサからのリクエストの優先順位を決定
するプライオリティ回路を多段構成にできるので並列プ
ロセッサにおいてプロセッサの台数を容易に拡張できる
。

【図面の簡単な説明】

第１図は本発明の一実施例であり、従来の汎用計算機に
並列プロセッサを接続した場合の概略ブロック図、第２
図はＰＥを１６台並べたときの並列プロセッサの概略ブ
ロック図、第３図は従来の汎用計算機の概略ブロック図
である６

Claims (1)

1. 【特許請求の範囲】 １、各プロセッサで共有する記憶装置を複数の前記プロ
   セッサが個々に前記記憶装置をアクセスする並列プロセ
   ッサにおいて、 前記プロセッサから前記記憶装置をアクセスする場合に
   、そのリクエストを保持する手段１と、前記手段１を少
   なくとも２つ以上まとめて、それらのリクエストの優先
   順位を決定し、１つのリクエストを選択する手段２と、
   前記選択されたリクエストが前記記憶装置のデータを読
   出すためのリクエストであつた場合、前記データを何処
   に返すかを示す前記リクエストのシンク情報の一部を保
   持する手段３を設け、前記手段１、２、３を１つの組と
   し、これをプロセッサの台数に比例して多段に組合わせ
   、前記記憶装置へのリクエストは前記組の多段の組合わ
   せを介して優先順次を決定し、前記記憶装置へのシンク
   情報は並列プロセッサであることを示す少なくとも１ビ
   ットのシンク情報であり、これをもつて前記記憶装置を
   アクセスし、また、読出しリクエストに対応した前記記
   憶装置からの読出しデータが送られてきたときは、前記
   組の多段の組合わせの各前記手段３の内容をデコードし
   、対応するプロセッサにデータを送ることを特徴とする
   並列プロセッサのメモリアクセス方式。