JPS63137375A

JPS63137375A - 画像処理用ｌｓｉ

Info

Publication number: JPS63137375A
Application number: JP28454086A
Authority: JP
Inventors: Hiroyuki Seta; 博之瀬田; Yoichi Hamada; 洋一濱田; Shigehiro Kajiwara; 梶原　茂弘
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-11-29
Filing date: 1986-11-29
Publication date: 1988-06-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は高速・多機能で、しかも安価な画像処理システ
ムに用いて好適な画像処理用ＬＳＩに関する。

（従来の技術）オフィスオートメーシ冒ンが進む中で画像処理システム
の開発がピークを向え、よシ高速で安価な画像処理シス
テムの開発を目標に専用ＬＩＣが多数出現するに至っ九
。

ところで、上記ＬＳＩを使用してイメージ処理システム
を構築した例を第２因に示す。図において、２１はイメ
ージメモリ、２２は圧縮・伸張ＬＳＩ　。

ｚｓｕ拡大−ｍ示ＬＳＩ、　Ｊ　４［回４５Ｌ８Ｉ、　
２５ｄ上記各Ｌ８１同志を結合するイメージパスである
。

上記各ＬＳＩ　２２　、２　Ｊ　、　２４によるオ（レ
ージ箇ンは全てイメージメモリ２１に対して行なゎｎる
。

（発明が解決しようとする問題点）ところが上記構成に従えば、上記３種のＬＳＩが同時に
動作することは出来ず、従って圧縮・伸張、拡大・縮小
、回転のシリアルな３ステツプの処理によってのみ１ペ
ージの処理を行なう必要があった。従って処理に多大な
時間を要し、高速化をはかるうえでネ、りとなっていた
ものである。

本発明は上記事情に鑑みてなさｎたものであり、／母イ
ブライン処理を採用することによシト−タルな処理時間
の短縮をはかり、且つ、入出力データの種類により各処
理ステージの接続順序をダイナミックに可変とする画像
処理用Ｌｉ９Ｉを提供することを目的とする。

［発明の構成］（問題を解決するための手段）本発明は画像処理システムを構成する各要素、即ち、圧
縮・伸張回路、拡大・縮小回路、回転回路、切出し回路
をノやイブライン手法により高速化し、各回路を／４イ
ブラインパスで接続することにより処理の高速化ならび
に１チ、グ化をはかったものである。更に、上記回路間
にセレクタを介挿し、このセレクタをコントロールする
ことによシ内部の処理順序をダイナミ、りに変更する構
成とした。

（作用）上記回路出力はそｎぞｎセレクタを介し次段の処理ステ
ージへ入力データとして供給され、所望の出力データと
なる。各処理ステージでの動作をさせたくない場合、圧
縮・伸張回路を素通シ、切出し回路を切出し領域最大、
拡大・縮小回路を倍率″ｌ”、回転回路に対し回路角０
度を／ｆラメータ設定することによシ、そｎぞｎの／４
スと等価となる。各セレクタの動作を入出力イメージの
種類により変えることによって各処理ステージの順序を
適切に選ぶことが出来る。このことによシ、処理の高速
化がはかｎ１且つ１チツグ化に有利となる。

（実施例）以下、本発明実施例について詳細に述べる。

＠１図は本発明の実施例を示すプロ、り図である。図に
おいて、１１はコードデータの伸張、あるいは、デコー
ドデータの圧縮を行う圧縮・伸張回路である。この回路
１１は、符号化さｔＬｙコードデータを入力とし、コー
ドデータ（ドツトイメージデータ）を出力する伸張動作
、デコードデ−ν り（ドツトイメージデータ）を入力とし、コードデータ
を出力する圧縮動作、そして入力さｎたイメージデータ
をそのまま出力するａ４スモードのいずｎかの処理を行
う。１２はイメージ切出し回路である。イメージ切出し
回路１２は入力さｎｆｅ、デコードデータ（ドツトイメ
ージデータ）から、必要な部分のみを切夛出し、出力デ
ータとする。１３は拡大・縮小回路であり、例えば２Ｘ
２ドツト構成の入力データを４Ｘ４ド、トの出力データ
とする。１４は回転回路である。回転回路１４は、例え
ば入力データを９０度回転し出力データとする。

１５〜１８はセレクタであり、後述する１４イブライン
パスを選択する。例としてセレクタ１５は２系統のパイ
プラインパス１０９，１１４を選択し、出力１１０と接
続する。１０９〜１１７は／４イブラインパスでちゃ、
各処理ステージおよびセレクタとを接続する。このパイ
プラインパス１０９〜１１７は、全て同じ形態をとる。

以下、本発明実施例の動作について詳細に説明する。コ
ードデータを伸張する場合、このコードデータはう・イ
ン１０９を介して入力され、セレクタ１５を通り圧縮・
伸張回路１１に入力さｎる。

圧縮・伸張回路１１の出力（デコードデータ）は、セレ
クタ１６ｔ−通り切り出し回路Ｊ２へ入力さｎる。切り
出し回路１２の出力は、拡大・縮小回路１３に供給さｎ
る。拡大・縮小回路１３の出力はセレクタ１７を通シ、
回転回路１４へ入力さｎる。

回転回路１４の出力はセレクタ１８を通り、出力データ
となる。

また、デコードデータ（ドツトイメージデータ）を圧縮
する場合、そのデコードデータはライン１０９を介して
入力され、セレクタ１７を通り回転回路１４に入力さｎ
る。回転回路１４の出力はセレクタ１６を通り、切シ出
し回路１２へ入力さｎる。切り出し回路１２の出力は、
拡大・縮小回路１３に入力さｎる。拡大・縮小回路１３
の出力はセレクタ１５を通り、圧縮・伸張回路１１に入
力される。圧縮・伸張回路１１の出力はセレクタ１８を
通り、出力データとなる。

尚、各処理ステージの動作を禁止したい場合、圧縮・伸
張回路１１を素通りし、切少出し回路１２を切り出しエ
リア最大、拡大・縮小回路１３に対し倍率１倍、回転回
路１４を回転角０度にパラメータ設定する事によシ、そ
ｎぞれノ譬スと等価になる。従って、各処理ステージを
／ヤスする回路を設ける必要はない。各セレクタ１５〜
１８の動作は、入出力イメージデータの徨類によってコ
ントロールすることにより各処理ステージの順序が適切
に選ばｎる。

［発明の効果コ以上説明の様に本発明に従えば以下に列挙する効果が得
らｎる。

（１１／＃イグライ／処理を採用することによシ、トー
タルな処理時間の短縮が実現できる。

（２）各処理ステージをパイグライン化することで、各
処理ステージの入出力形態（）譬イグラインパス）を統
一でき、入出力データの程類によフ各処理ステージの接
続順序をダイナミックに変化させることができる。

【図面の簡単な説明】

第１図は本発明の冥流側を示すブロック図、第２図は従
来例を示すブロック図である。１１・・・圧縮・伸張回路、１２・・・切出し回路、１
３・・・拡大・縮小回路、１４・・・回転回路、１５〜
１８・・・セレクタ、１０９〜１１７・・・ノ母イブラ
インパス。

Claims

【特許請求の範囲】

（１）入力データを符号化・復号化する圧縮・伸張回路
と、上記符号化データを回転処理する回転回路と、上記
符号化データの必要部分を切出す切出し回路とで構成さ
れ、上記各回路のうち、少くとも２回路がパイプライン
バスにより接続され、同時動作を行なうことを特徴とす
る画像処理用ＬＳＩ。
（２）入力データもしくは上記任意の回路出力に従がい
後続する処理ステージに制御を渡すセレクタを備え、こ
のセレクタをコントロールすることにより内部の処理順
序をダイナミックに変更することを特徴とする特許請求
の範囲第１項記載の画像処理用ＬＳＩ。