JPH0293591A

JPH0293591A - ベクトルラスタ変換の演算方式

Info

Publication number: JPH0293591A
Application number: JP63244238A
Authority: JP
Inventors: Katsuya Takakuwa; 高桑　勝哉
Original assignee: LSI Systems KK
Current assignee: LSI Systems KK
Priority date: 1988-09-30
Filing date: 1988-09-30
Publication date: 1990-04-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、デスクトップ・パブリッシングシステム等に
適用されるベクトルラスタ変換の演算方式に係り、詳し
くは、複数のベクトルにて特定される文字図形について
、各ベクトルに対する加工演算処理を施してドツト表示
情報に変換するベクトルラスタ変換の演算方式に関する
。

Ｃ従来の技術］文字や図表等をＣＲＴデイスプレィ上で自由にレイアウ
トし、それをそのままレーザプリンタ等にてプリントア
ウトする、いわゆるデスクトップ・パブリッシングシス
テムが近年提案されるに至っている。このようなシステ
ムにおいては、使用可能な文字あるいは図形等（以下、
単に文字図形という）のフォントを予め蓄えておく必要
があるが、そのフォントを蓄える方式に、文字図形をド
ツト情報（ドツトフォント）として蓄える方式と、文字
図形の輪郭を複数のベクトル情報（アウトラインフォン
ト）として蓄える方式がある。

上記文字図形の輪郭を複数のベクトルとして蓄える方式
を採用した場合、文字図形をＣＲＴデイスプレィ上にて
拡大、傾斜等して自由にレイアウトするに際し、対象と
なる文字図形フォントを構成する各ベクトルに対して所
望の拡大、縮小、回転、傾斜等の加工演算処理を施した
後にビットマツプメモリ上にドツト展開し、その展開し
た文字図形ドツトをＣＲＴデイスプレィに供給している
。

このようなベクトルを加工演算処理してドツト変換する
一連の変換処理、いわゆるベクトルラスタ変換処理は、
一般的に演算処理が複雑かつ膨大な量のものとなるが、
従来、このベクトルラスタ変換に係る演算は、マイクロ
プロセッサ等に代表される汎用の演算器が用いられ、プ
ログラム等で当該演算器を制御することによりなされる
ものであった。

［発明が解決しようとする課題］ところで、上記のようなプログラム等で制御する汎用の
演算器によりベクトルンスタ変換の演算処理を行なう従
来の方式にあっては、処理の高速化が図れない。

それは、プログラム制御の関係からベクトルに対する一
連の処理を分割することができず、文字図形を構成する
多数のベクトルについて、−のベクトルに対するベクト
ルラスタ変換処理が終了した後でなければ、次のベクト
ルの処理ができないからである。

また、ベクトルをＸ成分及びＹ成分等独立した複数の成
分にて表わした場合、各成分を時分割で処理する必要が
あり、並列処理ができない。

そこで、本発明の課題は、複数のベクトルに対して並列
的な処理を可能にすることである。

［課題を解決するための手段］本発明は、複数のベクトルＶ１、Ｖ２．Ｖ３．Ｖ４．・
・・にて特定される文字図形１について、各ベクトルｖ
１Ｖ２．Ｖ３．Ｖ４．・・・に対する加工演算処理を施
してドツト表示情報Ｉｄに変換するベクトルラスタ変換
の演算方式を前提としており、当該演算方式にあって、
上記課題を解決するための技術的手段は、第１図に示す
ように、ベクトルラスタ変換に要する演算操作を複数の
基本演算ステップ（１）、（２）・・・１（ｎ）に分解
し、文字図形■を特定する複数のベクトルＶ１．Ｖ２．
Ｖ３．Ｖ４．・・・を各基本演算ステップ（１）。

（２）、・・・、（ｎ）にてパイプライン演算すること
である。

また、各基本ｍ算ステップでのｒｉ４算制御を容易にす
るという観点から、各基本演算ステップでの演算制御を
被処理ベクトルに付加したアトリビュート情報にて行な
うことが好ましい。このアトリビュート情報とは、当該
ベクトルの属性、例えば、ベクトルの符号（＋、−）、
輪郭の開始、輪郭の終了等を示す情報である。

文字図形を特定するベクトルを独立した複数の成分にて
表わした場合、更に高速処理を可能にする観点から、対
象となるベクトルの各成分毎にベクトルラスタ変換に要
する演算操作を複数の基本演算ステップに分解し、当該
ベクトルの各成分を並列的に対応する基本演算ステップ
にてパイプライン演算することが好ましい。

上記パイプライン演算とは、−のベクトルについて基本
演算ステップ毎の演算処理を行なう過程で、処理の終了
した基本演算ステップについては順次次のベクトルの処
理を行なってゆく演算方式％式％一また、基本演算ステップは、加算、減算、乗算、除算
、シフト処理程度の規模で構成される。

［作用］文字図形Ｉを構成するーのベクトルｖ１について初段の
基本演算ステップ（１）から順次最終段の基本演算ステ
ップ（ｎ）に至るまでの演算処理によりベクトルラスタ
変換が行なわれ、対応するドツト情報への変換がなされ
る。その過程で、次のベクトルｖ２については、基本演
算ステップｍ１−ｔ、２゜・・・、ｎ）での前のベクト
ルｖ１の処理が終了する毎に当該基本演算ステップ（ｉ
）での処理を行なって、順次最終段の基本演算ステップ
（ｎ）までの処理を実行する。以後のベクトルｖｊｔｊ
＝１．２．３．　ａ、・・・）についても同様に、前の
ベクトルｖｊ−１について行なっている基本演算ステッ
プ（ｉ）より一段遅れた基本演算ステップ（ｉ−１）を
行なう関係を保ちながら最終段の基本演算ステップ（ｎ
）までの処理を実行する。

文字図形■を構成するベクトルＶ１、Ｖ２．Ｖ３．Ｖ４
．・・・について上記のような手順に従って各基本演算
ステップでの処理が全て終了すると当該複数のベクトル
にて特定される文字図形に対応したドツト表示情報１ｄ
が得られる。

このような処理においては、最初のベクトルｖ１につい
てのドツト変換が終了するまでには、基本演算テップ（
１）から（ｎ）までのトータル処理時間がかかるが、そ
れ以後は、各基本演算ステップでの処理の開始タイミン
グは通常同期がとられることから、処理時間が最長とな
る基本演算ステップでの当該処理時間毎に１つのベクト
ルについてのドツト変換が完了することになる。このこ
とから、基本演算ステップの規模はできるだけ小さいこ
とが処理をより高速に行なう観点から好ましい。

アトリビュート情報が各被処理ベクトルに付加された場
合、当該ベクトルについて各基本演算ステップｍでの演
算態様（加算、減算、乗算、除算等）がアトリビュート
情報に基づいて選択制御等される。

［実施例１以下、本発明の実施例を図面に基づいて説明する。

第２図は、本発明に係るベクトルラスタ変換の演算方式
が適用される画像処理装置の基本構成例を示すブロック
図である。

同図において、１０は全体の統轄的制御を行なうＣＰＵ
、１２はプログラム、テーブル等が格納されたＲＯＭ、
１４は文字図形のフォントが複数のベクトルの組として
格納されたベクトルフォントメモリ、１６は画像情報を
ドツト展開するビットマツプメモリ等の領域を有するＲ
ＡＭ１１Ｂはベクトルフォントメモリ１４内のフォント
についてのベクトルラスタ変換処理を行なって、ＲＡＭ
１６のビットマツプメモリ上にフォントのドツト展開を
行なうベクトルラスタ変換プロセッサ（ＬＳＩ）であり
、これら、ＣＰＵ１０、ＲＯＭ１２、ベクトルフォント
メモリ１４、ＲＡＭ１６、ベクトルラスタ変換プロセッ
サ１８は夫々バス接続されている。また、２０はインタ
フェース回路であり、このインタフェース回路２０を介
してＣＲＴデイスプレィ１３、プリンタ１５と共に、キ
ーボード装置等の入力装置１７が接続されている。

なお、上記ベクトルラスタ変換プロセッサ１８が本発明
に係る演算方式に従ったベクトルラスタ変換機能を有し
ている。

また、ベクトルフォントメモリ１４に格納されるフォン
トは、例えば、第３図に示すように当該文字図形の領域
ＯＧＨＩが指定され、その中の文字図形、例えば、′Ｖ
″の輪郭Ａ→Ｂ−１Ｃ→Ｄ→Ｅ−＋Ｆ−＋Ａがベクトル
にて特定される。具体的ついては原点Ｏからの変位、Ａ
ＢについてはＡ点からの変位、ＢＣについては８点から
の変位のように、各点のＸ１Ｙ方向の変位量にて表わさ
れている。この各点の変位量は、例えば４ビツトにプル
）を単位とした可変長フォーマットにてベクトルフォン
トメモリ１４に格納されている。即ち、第４図（ａ）〜
（ｄ）に示すように、ベクトルの大きさに応じて、当該
ベクトルの各成分（Ｘ、Ｙ）を４ビツト（１ニブル：１
ｌＨ）、８ピツト（２ニブル：Ｈ）１、ＨＬ　）、１２
ビツト（３ニブル：　ＨＨ，ＨＬ　１８）１６ピツト（
４ニブル：　ＨＨ，ＨＬ、ＬＨ，ＬＬ　）にて表現して
いる。そして、そのデータの格納は、例えば、第５図に
示すように、８ビツト（１バイト）単位にてなされる。

この第５図に示す例では、データレングスを表す８ビツ
トコードの後にベクトルデータが配列される構造となり
、８ビツトデータのうち上位４ビツトがＸ成分で下位４
ビツトがＹ成分となる。例えば、（ＦＢ）（１６進表現
）はデータレングス４ビツト（１ニブル）を意味するコ
ードで、続くニブル単位のＸ成分ＸＩＩＨとＹ成分Ｙ８
１１にてベクトル（ＸＨＨ，ＹＨＨ）を表現しており、
（Ｆ９）はデータレングス８ビツト（２ニブル）を意味
するコードで、続くＸ成分の上位ニブルＸＨＩＩ、Ｙ成
分の上位ニア　／Ｌ、　Ｙ　Ｈｌｌ（７）組（ＸＨＨ，
ＹＨ旧とＸ成分の下位ニブルＸＨＬ、　Ｙ成分の下位ニ
ブルＹ　ＨＬ（７）組（ＸＨＬ、　ＹＨＬ）　ニＴ　Ｉ
−）（７）ヘクトルヲ表現している。また、（ＦＡ）は
データレングス１２ビツト（３ニブル）を意味すコード
で、続くＸ成分の最上位ニブルＸＨＨ，Ｙ成分の最上位
ニブ／１ｚＹＨＨ（７）組（ＸＨＨ，ＹＨＨ）　、！：
Ｘ成分の上位二フルＸＨＬ、　Ｙ成分の上位ニブ／Ｌ／
ＹＨＨ（７）組（ＸＨＬ、　ＹＨＬ）とＸ成分の下位ニ
ブルＨＬＨ，Ｙ成分の下位ニブルＹＬＨ（７）組（ＸＬ
ＩＩ、　ＹＬＨ）　ニＴ　Ｉ−）のベクトルを表現して
いる。更に、（ＦＢ）はデータレングス１６ビツト（４
ニブル）を意味するコードで、上記１２ビツトの場合の
３組のデータに更にＸ成分の最下位ニブルＸＬＬ、Ｙ成
分の最下位ニブルＹＬＬの組（ＸＨＨ，ＹＬＬ）を加え
て１つのベクトルを表現している。

一方、ベクトルラスタ変換プロセッサ１８の要部基本構
成は、例えば、第６図に示すようになっている。

同図において、１００はベクトルのＸ成分についての演
算を行なうＸ成分演算器、２００はベクトルのＹ成分に
ついての演算を行なうＹ成分演算器、３００は上記Ｘ成
分演算器１００及びＹ成分演算器２００の制御を行なう
制御回路である。

Ｘ成分演算器１００は、ベクトルの入力間隔の大小を緩
衝するバッファ１０２と、加算、減算等の基本演算を行
なう基本演算器１０４，１０８゜１１２．１１６と、各
基本演算器の間で一時的に演算結果を蓄えるラッチ１０
６，１１０，１１４゜１１８とを備え、Ｙ成分演算器２
００も同様にバッファ２０２、基本演算器２０４，２０
８゜２１２．２１６、ラッチ２０６，２１０，２１４゜
２１８を備えている。この各基本演算器が直列的に配列
されたＸ成分演算器１００及びＹ成分演算器２００は各
基本演算器での処理を基本演算ステップとしたパイプラ
イン演算器となり、第５図に示す各８ビツトデータの上
位４ビツト（Ｘ旧１゜ＸＨＬ、　ＸＬＩＩ、　ＸＬＬ）
がＸ成分演算器１００に、同下位４ビツト（ＹＨＨ，Ｙ
ＨＬ、　ＹＬＨ，ＹＬＬ）がＹ成分演算器２００に夫々
入力データとして並列的に供給されるようになっている
。また、制御回路３００もＸ、Ｙ成分演算器１００．２
００のバッファ、基本演算器、ラッチに対応したバッフ
ァ３０２、演算制御器３０４，３０８，３１２゜３１６
及びラッチ３０６，３１０．３１４を備え、同様に演算
制御器での処理を基本演算ステップとしたパイプライン
演算器となっている。そして、この演算回路３００には
後述するようなベクトルのデータに付加されたアトリビ
ュート情報（タグ）が入力データとして供給される。

ｆＫオ、Ｘ、Ｙ成分演算５１００．２００Ｇ、ｔ、Ｘ成
分演算器１００側のラッチ１１０からＹ成分演算器２０
０側の基本演算器２１２への経路、対応するＹ側のラッ
チ２１０からＸ側の基本演算器１１２への経路、また、
Ｘ成分演算器１００側のラッチ１１４からＹ成分演算器
２００側の基本演算器２１６への経路、対応するＹ側の
ラッチ２１４からＸ側の基本演算器１１６への経路のよ
うに各成分演算器内での演算結果を他方の成分演算器に
供給する経路も有している。

上記Ｘ、Ｙ成分演算器１００，２００の更に具体的な構
成は、例えば、第７図及び第８図に示すようになってい
る。

なお、説明の便宜上第７図及び第８図に示す演算器をＸ
成分演算器１００として説明する。実際には、Ｙ成分演
算器２００もまた同様の構成となっている。

第７図及び第８図において、この演算器は、拡大／縮小
処理のブロック、座標抽出処理のブロック、回転処理の
ブロック、ベクトル化処理のブロック、補間処理のブロ
ック、ビットマツプへの配置処理のブロックに別れてい
る。

拡大／縮小処理ブロックは、ラッチ２１．シフタ２２．
加算器２３の前段部分とラッチ２４、加算器２５、シフ
タ２６、ラッチ２７の後段部分にて構成されている。前
段部分のラッチ２１には倍率（例えば１６ビツト）が設
定され、当該設定倍率に応じてバッファ１０２からの４
ビツト入カデータ０（ｔｌＨ，）−ＩＨＬ等）の下位２
ビツトと上位２ビツトに対応した２系統の出力ａ、ｂが
なされるようになっている。各系統の出力ａ、ｂは、入
力ビットとの関係で、例えば、に従っている。シフタ２２は２ビツトのシフタであり、
ラッチ２１のａ出力とシフタ２２を介したｂ出力とが加
算器２３にて加算されるようになっている。このラッチ
２１、シフタ２２、加算器２３により入力データと設定
倍率とを乗算する乗算器が構成されている。例えば、設
定倍率が“２　倍”　　（・・−００１０）　ｌ’入カ
フ’−夕ＸＨｔｌが１３°′（１１０１）の場合、ラッ
チ２１のａ出力は倍率（・・・００１０）がそのままで
（下位２ビツトが０１）、ｂ出力が倍率の二倍″’６”
（・・・０１１０）となる（上位２ビツトが１１）。そ
して、ｂ出力を２ビツトシフトしたデータ（・・・０１
１０（１０）と上記ａ出力（・・・００１Ｇ）とが加算
され、その結果（・・・０１１０１０　＝２６）、即ち
、入力データ゛１３″と倍率１１２　Ｉ＋との乗算結果
“２６″がラッチ２４に格納されることとなる。

ベクトルデータのデータレングスが４ビツト以上の場合
にはより上位の４ビツトＸＨＨから処理を行なっている
。従って、拡大／縮小ブロックの後段部分はベクトル成
分のデータレングスが４ビツト以上の場合に、より上位
の４ビツトについての上記乗算結果を４ビツトシフトし
て（シフタ２６）次の４ビツトについての乗算結果と加
算するものである。これにより、４ビツト以上のベクト
ル成分（第４図“（ｂ）（ｃ）（ｄ）の場合）について
の乗算を実現している。

なお、この拡大／縮小処理ブロックにて縮小処理を行な
う場合には、レジスタ２１にＯく倍率ｍ〈１の条件とな
る倍率ｍが設定されることになる。

座標抽出処理ブロックは、ラッチ２８、加減算器２９、
ラッチ３０にて構成される。この座標抽出ブロックは、
上記拡大／縮小処理ブロックを経てラッチ２８にセット
された変化量で表現されるベクトル成分データを正のデ
ータについては順次加算、負のデータについては順次減
算することによりベクトル先端の座標点データを演算し
ている。

回転処理ブロックは、ラッチ３１、減算器３２、レジス
タ３３、選択器３４にて構成されいてる。

レジスタ３３には当該文字図形の指定領域（第３図にお
けるＯＧＨＩ　）のＸ方向の長さ（ＯＧ）が格納され、
減算器３２がこのレジスタ３２に格納されたデータ値か
ら上記座標抽出処理ブロックを経てラッチ３１にセット
されたＸ座標データ値を減算している。そして、選択器
３４が、ラッチ３１にセットされた座標データ値Ｘ、減
算器３２からのデータ値Ｘ、更にＹ成分演算器２００側
からの座標データ値Ｙ、同Ｙ側の減算器からのデータ値
Ｙのいずれかを指定される回転の態様に応じて選択し、
新たなＸ座標値としている。例えば、回転態様に応じた
データの選択は、Ｘ側、Ｙ側についてＸ、Ｙ：Ｘ、Ｙ座標値Ｘ、Ｙ：Ｘ、Ｙ各側の減算器出力値のようになされる。

ベクトル化処理ブロックは、ラッチ３５、減算器３６、
ラッチ３７にて構成されている。このベクトル化処理ブ
ロックは、上記回転処理ブロックを経てラッチ３５にセ
ットされるＸ座標値について、ラッチ３７にセットされ
た前の座標値から次の座標値を減棹することで変化量で
表現されるベクトルのＸ成分値を演算している。そして
、減算器３６にて演算されたベクトル成分値がタイミン
グの緩衝を行な、うバッファ３８にセットされる。

第８図の補間処理ブロックは、ラッチ３９、補間演算器
４０にて構成され、ベクトル化処理ブロックを経てラッ
チ３９にセットされたベクトルのＸ成分値及びＹ成分演
算器２００側からの同Ｙ成分値に基づいて補間演算器４
０が当該ベクトル線分の始点と終点との間において所定
間隔での補間点のＸ成分値を演算している。

ビットマツプへの配置処理ブロックは、ラッチ４１、加
算器４２、レジスタ４３の前段部分とラッチ４４、アド
レス計算器４５の後段部分にて構成されている。前段部
分では、レジスタ４３に文字図形の指定領域原点のビッ
トマツプメモリＭ上の座標値がセットされ、上記補間処
理ブロックを経てラッチ４１にセットされる補間後の各
点のＸ成分値に上記レジスタ４３にセットされた原点の
移動ｍが加算され、各点がビットマツプメモリＭ上の座
標データに変換される。後段部分では、ラッチ４４にセ
ットされる前段部分からのＸ座標データ及びＹ成分演算
器２００側からの同Ｙ座標データをアドレス計算器４５
が入力し、予め定めた座標点とアドレスとの関係に従っ
て、上記ＸＹ座標データにて特定される座標点のアドレ
スを計算してラッチ４６にセットする。

上記ラッチ間での処理は基本演算ステップを構成し、例
えば、−の４ビツトデータに対する拡大／縮小処理ブロ
ックの前段部分での処理が終了すると、その４ごットデ
ータについては当該処理ブロックにおける後段部分での
処理に移行すると共に、次の４ビツトデータについての
拡大／縮小処理ブロックの前段部分での処理が開始され
る。このように、各ラッチ間の演算器では−の４ビツト
データについての当該演算器での処理が終了する毎に次
の４ビツトデータについての処理を行なっている。即ち
、パイプライン演算が行なわれる。

そして、上記のような各ブロックでの処理を経過してＸ
、Ｙ成分処理演算器１００．２００から座標点毎にアド
レスデータが出力され、当該アドレスデータにて特定さ
れるビットマツプメモリＭ上の位置にピッド１″の書込
みがなされる。

なお、基本演算ステップは任意に設定でき、例えば、拡
大／縮小処理ブロック、座標抽出処理ブロック等上記各
処理ブロック毎に設定することも可能である。

上記の例において、ベクトルフォントメモ１４から読出
されるフォントに対してベクトルラスタ変換プロセッサ
１８は上記処理に先立って各ベクトルデータについて必
要なアトリビュート情報（以下、タグという）を付加し
ており、ベクトルラスタ変換プロセッサ１８にて扱われ
るベクトル情報のフォーマットは、例えば、のようになっている。ここで、タグデータは、例えば、
ベクトルの符号、文字図形の開始、文字図形の終了、輪
郭の開始、輪郭の終了等の情報を表わすものが予め設定
されている。そして、このタグが制御回路３００に入力
し、この制御回路３００はタグに基づいてＸ、Ｙ成分演
算器１００゜２００の各処理ゾロツクを制御している。

例えば、座標抽出処理ブロックについてみると、第９図
に示すように、前述したラッチ２８、加減算器２９、ラ
ッチ３０．３０′にて構成される当該処理ブロックに対
して、タグを格納するレジスタ５１．５２が設けられた
構造となっている。このレジスタ５１．５２は２ビツト
構成となり、上位ビット５１ａ、５２ａにはベクトルの
符号を表すタグ（“１″のとき負“）が、下位ビット５
１ｂ。

５２ｂには文字図形の開始を表わすタグ（“°１″のと
き開始）が夫々格納されるようになっている。

そして、当該座標抽出処理ブロックにて、文字図形を表
すタグが“１″の場合にはランチ３０がクリアされてそ
れまでの積算値が“０″となる。また、ベクトルの符号
を表すタグが“１″の場合には、通常加算器として機能
する加減算器２９が減算機能に切換えられる。

なお、他の情報を示すタグデータについても各処理ブロ
ックでの制御態様が夫々個別に設定されするベクトルを
複数の基本演算器に分けたパイプライン演算にてドツト
変換するようにしたため、各基本演算器で−のベクトル
に対する処理が終了した時点で次のベクトルの処理の実
行が可能となることから、複数のベクトルに対して処理
が異なる基本演算器にて同時に進行することになる。こ
のことから、定常状態においては、最長処理時間の基本
演算器での処理が終了する毎に−のベクトルに対するド
ツト変換処理が終了することになる。

そして、ベクトルのＸ、Ｙ成分を独立した演算器にて処
理していることから、更に、その処理が並列化され、よ
り高速でのベクトルラスタ変換処理が可能になる。また
、ベクトルにタグを付加し、そのタグデータにてＸ、Ｙ
成分演算器１００゜２００の各処理ブロックを制御する
ようにしたため、常時、各ベクトルの属性を監視せずに
そのベクトルの属性に適した処理が可能となる。

なお、本実施例では、ベクトルのＸＹ成分夫々について
演算器を設けたが、このような構成にせず、パイプライ
ン演算器にてＸ、Ｙ成分を時分割にて処理するようにし
ても所望の基本的な効果は得られる。また、各処理ブロ
ックをベクトルに付加したタグによらず、伯の制御手段
にて行なっても同様に所望の基本的な効果は得られる。

更に、フォントを特定するベクトルの態様は、上述する
ような各点の変位量にて表わすものでなくても本願発明
の適用は当然可能である。例えば、座標データそのもの
でベクトルを特定する場合、大きさと方向でベクトル特
定する場合等も同様に適用できる。

［発明の効果］以上説明してきたように、本発明によれば、ベクトルラ
スタ変換に要する演算操作を複数の基本演算ステップに
分解し、文字図形を特定する複数のベクトルを各基本演
算ステップにてパイプライン演算するようにしたため、
複数のベクトルに対する処理が異なる基本演算ステップ
にて同時に進行できるようになり、各ベクトルの並列的
処理が可能となる。これにより、定常時の処理において
、−のベクトルについての処理時間が基本演算ステップ
での処理時間となり、その処理の高速化が図れる。

上記演算方式において、各基本演算ステップでの演算制
御を被処理ベクトルに付加したアトリビュート情報に基
づいて行なうようにすると、その制御がより容易なもの
となる。

また、ベクトルを複数の成分にて表わした場合、各成分
毎に同様のパイプライン演算を行なうようにすると、そ
の処理が更に並列化され、より高速な処理が実現できる
。

【図面の簡単な説明】

第１図は本発明の構成を示す図、第２図は本発明に係る
ベクトルラスタ変換の演算方式が適用される画像処理装
置の基本構成例を示すブロック図、第３図はベクトルで
表現される文字図形フォントの一例を示す図、第４図は
ベクトルのデータ長の種類の一例を示す図、第５図はベ
クトルデータの格納状態を示す図、第６図はベクトルラ
スタ変換プロセッサの本願発明に係る部分の基本構成例
を示すブロック図、第７図及び第８図はＸ成分演算器の
詳細構成例を示すブロック図、第９図は座標抽出処理ブ
ロックと制御回路との関係の一例を示す図である。［符号の説明］１０・・・ＣＰＵ１２・・・ＲＯＭ１３・・・ＣＲＴディスプレイ１４・・・ベクトルフォントメモリ１５・・・プリンタ１６・・・ＲＡＭ１７・・・入力装置１８・・・ベクトルラスタ変換プロセッサ２０・・・イ
ンタフェース回路１０４．２０４・・・基本演算器３０４・・・演算制御器 ■・・・文字図形Ｉｄ・・・ドツト表示情報ｖ１〜ｖ４・・・ベクトル特許出願人　株式会社エルエスアイシステムズ代　理　
人　弁理士　　中村　智廣　（外３名）第図１０　　　　　　＋−−−−一一一−−−コＨ第図（ａ）（ｂ）（Ｃ）（ｄ）口】［コ　（牝′１〕口■［工］［コ　（８？ｙｈ）

Claims

【特許請求の範囲】

（１）複数のベクトル（Ｖ１、Ｖ２、Ｖ３、Ｖ４、・・
・）にて特定される文字図形（Ｉ）について、各ベクト
ル（Ｖ１、Ｖ２、Ｖ３、Ｖ４、・・・）に対する加工演
算処理を施してドット表示情報（Ｉｄ）に変換するベク
トルラスタ変換の演算方式であって、このベクトルラスタ変換に要する演算操作を複数の基本
演算ステップ｛（１）、（２）、・・・、（ｎ）｝に分
解し、文字図形（Ｉ）を特定する複数のベクトル（Ｖ１、Ｖ２
、Ｖ３、Ｖ４、・・・）を各基本演算ステップ｛（１）
、（２）Ｏ・・・、（ｎ）｝にてパイプライン演算する
ことを特徴とするベクトルラスタ変換の演算方式。
（２）請求項１記載のベクトルラスタ変換の演算方式に
おいて、各基本演算ステップでの演算制御を被処理ベクトルに付
加したアトリビュート情報に基づいて行なうことを特徴
とするベクトルラスタ変換の演算方式。
（３）請求項１または２いずれか記載のベクトルラスタ
変換の演算方式であつて、文字図形を特定するベクトルを独立した複数の成分にて
表わし、対象となるベクトルの各成分毎にベクトルラスタ変換に
要する演算操作を複数の基本演算ステップに分解し、当該ベクトルの各成分を並列的に対応する各基本演算ス
テップにてパイプライン演算することを特徴とするベク
トルラスタ変換の演算方式。