JPS6286464A - 実時間動画プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はテレビ信号等の動画信号に対し、ディジタルフ
ィルタや高能率符号化等のディジタル信号処理をソフト
ウェアで実現する実時間信号処理プロセッサに関する。

（従来技術とその問題点） 実時間ディジタル信号処理の利点はアナログ技術では実
現できない様な高精度もしくは高安定性の保障されたフ
ィルタや変復調装置が実現できること、さらにアナログ
信号処理では考えられなかった時変適応フィルタ等が容
易に実現できることなどが挙げられる。さらに最近急速
に発展して来たディジタルＬＳＩ技術の成果を取り入れ
ることＫよジ、実時間ディジタル信号処理回路の、Ｊ−
型化及び低消費電力化が可能となシ、アナログ回路の置
換及び高機能化への応用が徐々に進行して来つつある。

さらに詳しいディジタル信号処理の利点等については電
子通信学会誌１９８２年１２月号のこの様に多くの利点
を持つディジタル信号処理も、その反面莫大な演算量を
必要とする欠点を持っている。実時間信号処理を行なう
には、標本化された入力信号１標本当り標本化周期以内
に与えられたディジタル信号処理を行わなくてはならず
、例えば電話音声（８ｋＪ（ｚ標本化）に対し次の巡回
形ディジタルフィルタ処理を施す場合、１２５マイクロ
秒の間に乗算８回、加算８回の演算を要する。

このため電話音声と比べ周波数帯域幅が１０００倍以上
も広く、従って標本化周期も１／１０００以下となる動
画信号に対し信号処理を施すには電話音声用信号処理回
路と比べ１０００倍以上高速な回路が必要となる。この
ため、高度なディジタル信号処理が行えるのは現在のと
ころ音声領域の信号に留まっておシ、動画信号の処理は
ごく簡単な処理に限られているのが現状である。

さらに音声領域の信号に対するディジタル信号処理に関
しては、高速なディジタル信号処理を行ないたいため、
種々のパラメータを変えたり、信号処理アル−ｒｙズム
の一部を変えたシすることが多い。このためソフトウェ
アによりアルゴリズムやパラメータの変更が可能な信号
処理装置の要求が強い。従来ソフトウェアによｐディジ
タル信号処理を行なうハードウェアとしては、アイ　イ
ーイーイー　ジャーナル　オン　ソリッドステートサー
キッツ（ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ
　５ｔａｔｅＣｉｒｃｕｉｔｓ）第５Ｃ−１６巻４号（
１９８１年８月）の３７２頁より３７６頁に掲載された
シグナルプロセッサなどがあシ、このシグナルプロセッ
サの代表的な応用例としては１９８２年アイ　イーイー
イー発行のグロシーディングズ　オン　インターナシ冒
ナル　コンファレンス　オン　アク−ステイクススピー
チ　シグナル　プロセッシング（Ｐｒｏｃｅｅ−ｄｉｎ
ｇｓ　ｏｆ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅ
ｒｅｎｃｅ　Ａｃｏ　−ｕｓｔｉｃｓ、　　５ｐｅｅｃ
ｈ、　　Ｓｉｇｎａｌ、　　Ｐｒｏｃｅｓｓｉｎｇ）誌
の９６０頁より９６３頁に掲載された３２ｋｂｐｓＡＤ
ＰＣＭがあジ、やはシミ話音声処理を対象としている。

この様な従来のプロセッサ形式ではいくら演算回路を高
速化しても１０００倍以上の高速化は容易には望めない
ため、動画に対し高度なディジタル信号処理を行なうた
めのソフトウェア制御によるプロセッサには不向きであ
った。

（発明の目的） 本発明の目的はテレビ信号等の動画信号に対し高度なデ
ィジタル信号処理特に動画信号の高能率符号化を施しう
るソフトウェア制御の回路を提供することにある。

（発明の構成） 本発明によればテレビ信号等の動画信号の一画面の始ま
りを知らせる同期信号より予め定められた入力部分画面
位置信号及び出力部分画面位置信号を発生する１賃の制
御装置と、前記制御装置より入力部分画面位置信号を入
力され、別途入力された動画信号及び補助入力動画信号
の前記入力部分画面位置信号の指定する部分画面信号を
取込む取込部と、前記取込部に接続され、前記取込部に
取込まれた入力動画信号及び補助入力部分動画信号に対
し次の画面の取込が始まるまでに信号処理を施す処理部
と前記処理部の出力側に接続され、」） 前記処理部で処理した出力部分動画信号及び出力補助部
分動画信号を蓄えるとともに、別途前記制御部より入力
された前記出力部分画面位置信号の指定する部分画面位
置に前記蓄えられた出力部分動画信号及び出力補助部分
動画信号を出力する出力部とから構成される複数個の単
位プロセッサと前記制御装置から、前記複数個の単位プ
ロセッサの各々に前記入力部分画面位置信号、出力部分
画面位置信号を供給する複数本の制御バスと、前記複数
個の単位プロセッサの各々に前記同期信号及び前記入力
動画信号を供給する入力バスと、前記複数個の単位プロ
セッサの各々から出力される前記出力部分動画信号を伝
える出力バスと前記複数個の単位プロセッサの各々から
出力される前記出力補助部分動画信号をまとめ、前記複
数個の単位プロセッサの各々へ前記補助入力動画信号と
して伝える帰還バスとから構成され、入力動画信号及び
帰還された補助入力動画信号の入力部分画面を複数の単
位プロセッサ間で重なシを許して入力することを特徴と
する実時間動画プロセッサが得られる。

（発明の原理） 本発明の原理は一画面（フレーム）を複数個の部分画面
に分割し、各部分画面に１台づつの単位シグナルプロセ
ッサを割当てることによル複数個の単位シグナルプロセ
ッサで動画を処理するものである。

まず、動画信号の伝送に適した一次元信号として扱うと
前述した様に約ＩＱＭＨｚで標本化する必要があり、こ
の場合約１００μ就の周期内に１標本当りの処理を施す
必要があったが、動画信号を画面という２次元信号とし
て扱うと、例えばテレビ信号では１秒間に３０枚の画面
を送るにすぎない。つまり詔ミリ秒間で】板の画面を処
理できれば１画面分の遅延が発生するものの実時間性は
保たれる。

このため、１板の画面を複数の部分画面に分割し、各部
分画面を処理するために複数の単位シグナルプロセッサ
を割り当て、複数の単位シグナル７”ｏセッサを並列に
処理させることにより、単位シグナルプロセッサ当たシ
の処理能力は、音声信号を実時間信号処理できる程度の
ものであっても全体としては動画信号を実時間信号処理
が可能となる。

特に動画信号処理における重要な応用例としては伝送路
使用効率を高められる高能率符号化技術がある。この代
表的な例としては１９８１年７月２２日電子通信学会発
行の通信方式研究会資料Ｃ３８１−８７に掲載されてい
る動き補償フレーム間符号化方式がある。この方式は１
画面分昔の画像と現在入力されて来た画像との差を取り
この差を符号化して伝送することを基本としており、受
信側では受信した符号力）ら復号された差面像信号を１
画面昔の復号画面に加算し新しい復号画面を構成する。

このため前述した送信側で使用する１画面分昔の画像は
受信側での演算結果との整合を取るために送信側でも符
号化信号より受信側で行なう復号画像の再生を行い、入
力されて来た画像との差は送信側で再生された復号画像
に対して計算されるのが一般的である。特に動き補償フ
レーム間符号化においては入力されて来た部分画像は復
号画像の菰 うち動き分だけ位置のずれた部分画像に対して差分を取
ることとなる。第２図はこの関係を示したもので符号化
領域Ｏに対し復号部分画像領域Ｑを広く取ることにより
動き分だけ位置の異なった面像を用意できることをしめ
している。

また、符号化に先立ち、入力画像をフィルタリングする
ことも考えられるがこの場合座標（ｉ、ｊ）の２次元標
本化信号ｘ　（ｉ、ｊ）に対し、２次元インパルスレス
ポンス（ｈ　（ｆ、ｊ））を持つフィルタに通して符号
化領域０の信号ｙ　（ｔ、　ｊ）を得るものとすると ｙ　（ｉ、　ｊ）＝東、Δｈ（ｋ、／？）ｘ（ｉ−に、
ｊ−ｌ）　　（１）となる。ここで領域Ｐは Ｐ＝（（ｉ、ｊ）　ニーＭ≦ｌ≦Ｍ、−Ｍ≦ｊ≦Ｍ）　
　　　（２）としＯの領域を ０＝（（ｉ、　ｊ）　ニーＮ≦ｉ≦Ｎ、−Ｎ≦Ｊ≦へ）
（３）とすると式（１）を計算するのに必要なｘ（ｊ、
ｊ）の翰 領域Ｑは Ｑ”（（ｊ−Ｄ　ニー　（Ｎ−Ｈｖｐ　＜ｉ＜　（Ｎ十
１Ｖｆ）　。

−σＮ十Ｎ）≦栢（Ｎ十Ｍ）　　）　　　　　　　　　
（４）となる。よってやけタ入力画像も第２図に示すＯ
とＱとの関係の様に符号化領域０よりも多くの領域Ｑの
入力信号を必要とする。

よって、ｌｌ１１７面を複数の部分画面に分割するとと
もに、各部分画面を処理する複数の単位シグナルプロセ
ッサを割当て、各単位シグナルプロセッサは各々に割当
てられた部分画面よりも広い領域の入力画像信号及び機
力画像信号を取り込み、取り込みが終了すれば各単位シ
グナルプロセッサは各々独豆に信号処理を行なう。よっ
て各単位シグナルプロセッサでは割当てられた部分画面
の処理を前述した１フレ一ム標本周期である３３ミリ秒
間に処理し、予め定められた部分画像領域に復号部分画
像及び符号信号を出力すれば、全体として実時間の画像
処理が可能となる。

（本発明の実施例） 次に本発明の実施例を図面を参照しながら説明する。第
１図は単位シグナルプロセッサを４台用いた場合の本発
明の一実施例で同期信号入力線１、動画信号入力線２、
単位シグナルプロセッサ３゜４．５，６、動画信号出力
線７、補助動画信号ａ８及び制御装置１３からなってお
り、単位シグナルプロセッサ３．４．５．６、は各々取
込部１０．処理部１１％出力部１２からなって＾る。

信号ｉｌｌより伝見られる同期信号は制御装置１３に入
力される。制御装置１３では入力された同期信号より予
め各々の単位シグナルプロセッサに割当てられた取込部
分画面領域に属する信号が動画入力信号線及び補助動画
信号線８へ伝えられる時点を識別し、取込信号として各
単位シグナルプロセッサの取込部１ｏへ知らせる。

取込部１０は制御装置１３より伝見られた取込信号によ
り信号＋１！２及び信号Ｈ８で伝えられる入力及び補助
入力信号を取込み記憶する。

制御装置１３はまた、信号線１より入カされた同期信号
より予め定められた取込部分画面領域の信号が入力し終
わる各単位シグナルプロセ、？の処理部１１に実行信号
を伝え、処理部１１は制御部３から入力された実行信号
によ夕予め定められたディジタル信号処理、例えば前述
した式（１）のコンボリューション演算を取込部１０に
蓄えられた取込入力動画信号に対して行ない、かつ、別
途取込部１ｏに蓄えられた復号信号との間で差分符号化
され演算結果は符号信号及び復号信号に分けて読み出し
部１２へ書込む。

制御装置１３は更に端子ｌより入力された同期信号よル
予め定められた処理部分画面領域出力時点を検出し、各
単位シグナルプロセッサが担当する処理部分画面領域に
なると各単位シグナルプロセッサの出力部１２へ出力指
令信号を伝え、出力部１２では制御装置１３よりの出力
指令信号よ夕前述した処理部１１で処理され書き込まれ
た処理済データを符号信号は信号線７へ復号信号は信号
線８へ順次出力する。

第３図（ａ）　〜（ｅ）、　　（ｂ’）　、　　（Ｃ’
）　、　（ｄ’）は第２図の構成の動画プロセッサにお
ける単位シグナルプロセッサ３および４で使用される取
込信号、実行信号、出力指令信号を示したものである。

第３図で用いた動画信号は説明を簡略化するため通常の
全画面に亘るスキャン信号を部分画面毎に並べ変えた走
査線変換を受けたものと考えている。信号線１に伝えら
れる同期信号（ａ）は１画面の始まシを知らせるもので
、最初の第１区画画面を処理する単位シグナルプロセッ
サ３では、制御装置工３の発生する取込信号（ｂ）＃′
ｉ同期信号と同時に立ち上妙り取込領域が終了するまで
取込を指令し続ける。さらに、取込終了後制御装置１３
はまた単位シグナルプロセッサ３の処理部１１に対し実
行信号（Ｃ）を伝える。この結果処理部１１は実行信号
（Ｃ）の立ち上がりから、次の取込信号（切の次の立ち
上がりまでの間で信号処理を行なう。制御装置１３は単
位シグナルプロセッサ３の出力部１２に対し出力指令信
号（ｄ）を伝える。この出力指令信号は単位シグナルプ
ロセッサ３の処理部分画面の位置信号とも考えられる。

第２図で説明した様に取込部分画面は一般に処理部分画
面よ夕大きいため、各々に対応する信号１）と（ｄ）と
では信号（ロ）がオンとなっている時間の方が信号（ｄ
）よ夕長い。

信号（ｂ／）。（Ｃ’）、　（ｄ’）　　は第２区画画
面を処理するためにプロセッサ４の取込信号、実行信号
、出力指令信号である。信号（ｂつと（ｄ′）の関係は
第２で示した取込部分画面と処理部分画面との差異から
来るものである。単位プロセッサ４の処理部１１に許さ
れる処理時間は実行信号（ｂ′）の立上シから出力指命
信号の立上りまでで、この長さは単位プロセッサ３の処
理部１１に許される時間と同じである。

第３図では単位プロセッサ３および４のみの制御信号に
ついて述べたが単位プロセッサ５および６も同様に行な
われる。各単位プロセッサが出力する時点は各々の出力
指令信号がオンの時のみであるか第１図の信号＠７およ
び８には第３図（ｅ）で示す形式で処理済符号信号及び
復号動画信号が出力される。

ただし、ここで信号（ｅ）のＡ、　Ｂ、　Ｃ，Ｄと記し
た部分は各々単位シグナルプロセッサ３．４．５．６か
らの出力を意味する。よって信号線７及び８には処理（
へ） 済符号信号及び復号動画信号が切れ目なく出力される。

第４図は、第１図の制御装置１３の一実施例であり、同
期信号入力端子２０％クロック信号入力端子２１、列カ
ウンタ５、行カウンタ２６、同期信号出力端子３２の他
、読み出し専用メモリが、２８と、グー）２９．３０．
３１と、取り込み指命信号出力端子ｎ１実行指令信号出
力端子羽、出力指命信号出力端子入力１らなる複数個の
制御部３３．３４％３５．３６を持つ。

同期信号出力端子３２からは、全ての単位プロセッサに
同期信号を供給するが、個々の制御部お。

３４、３５．３６の出力信号は、各々単位プロセッサ３
゜４．５．６の制御のみに用いられる。

以下、制御部３３を例にとって説明する。

読出専用メモリ２７は３ビツト出力で第１ビツトは入力
アドレスの値が第１図における単位プロセッサ３の取込
画面の行番号と一致するものには１を他はゼロを出力す
る様プログラムされておシ、第２と、トは入力アドレス
の値が同じく単位プロセッサ３の実行指令を出力したい
時点の画面上の慢 ゴ１−′＼ 行番号となったものに／ｆｉ１を、他はゼロを出力する
ようプログラムされており、第３ビツトは入力アドレス
の値が単位プロセッサ３の処理画面の行番号と一致する
ものには１を、他はゼロを出力するようプログラムされ
ている。

また、読出専用メモリ路は同様に３ビツト出力で第１ビ
ツトは入力アドレスの値が第１図における単位プロセッ
サ３の取込画面の列番号と一致するものにはｌを、他は
ゼロを出力する様プログラムされており、第２ビツトは
入力アドレスの値が単位プロセッサ３の実行指令を出力
したい時点の画面上の列番号となったものには１を他は
ゼロを出力する様にプログラムされており、　Ｍ３ビッ
トは入力アドレスの値が単位プロセッサ３の処理画面の
列番号と一致するものには１８他はセロを出力スル様プ
ログラムされる。

同期信号が端子加より入力されると、列カウンタ２５及
び行カウンタ妬はリセットされ双方ともゼロを出力する
。いま第１図における第１区画を処理する単位プロセッ
サ３の制御を考えているもの（１？）？、 とすると、列カウンタの値Ｏにより読出専用メモリアは
取込画面を示す第１ビツト目及び出力画面を示す第３ビ
ツト目に°１“を出力し、第２ビツトは“０“である。

また行カウンタの値０により読出専用メモリｎは取込画
面を示すＭｌビット目及び出力画面を示す第３ビツト目
に“１“を出力し、Ｍ２ビット目は“０“である。　こ
のためゲート２９゜加、３１はそれぞれ取込信号出力端
子ｎにｓｌｇ、実行信号出力端子ｎに°〇−出力指命出
力端子冴に“１“を出力する。標本化された動画信号が
第１図の端子２に加わる毎にＩＩ＆４図のクロック端子
２１に信号が加わシ列カウンタ５を歩進し、列カウンタ
筋金画面の一列分が終了すると行カウンタあを一歩進し
列カウンタ２５はゼロにもどる。

このため読出専用メモ！７２８．２７の第１ビツト目は
取込み画面に属する列及び行を各々の列カウンタ５、行
カウンタ２６が示している限シ“１“を出力しゲート２
９はよって取込画面に属する標本位置に対して′１”を
端子２２へ出力する。

同様に列カウンタ５及び行カウンタ２６が処理開轡 始を指示すべき列と行の値を示した時のみ読出専用メモ
リ２８．２７は１１１８出力し、この時ゲー）３０は端
子器に実行信号として５１“を出力する。

同様に列カウンタ５及び行カウンタ２６が出力画面に相
当する列及び行を示した時に読出専用メモリ銘、２７は
各々１１″を出力し、この結果ゲート３１は端子器に出
力指令信号として“１“を出力する。

単位プロセッサ４．５．６に対する制御は、各々制御部
３４．３５．３６が行なうが、読み出し専用メモリ内の
データが異なるのみで、その方法は、前述した制御部お
と同様である。

クナルプロセッサ４０％レジスタ４１、ゲート４２、取
込部よりの入力端子４３、取込部へのアドレス出力端子
４４、出力部への出力端子４５１出力部へのアドレス出
力端子４６、出力部への書込信号出力端子４７、実行信
号入力端子４８、取込部読出し信号出力端子４９からｓ
成される。シグナルプロセッサ４０は本発明の第２の文
献で述べられてｂるＮＥＯ製のμＰＤ）′釦 ７７２０を用いるものと仮定している。

μＰＤ７７２０は内部に乗算器や加算器を持ち、独特の
バス構成を持つ信号処理用のプロセッサであるが、詳細
は第２の文献に譲る。μＰＤ７７２０は割込入力端子（
ＩＮＴ）に信号が来ると割込処理が動作できる様になっ
ており、さらにプログラム可能な出力ピッ）Ｐｌ、Ｐ２
を持っている。　入出力は双方向のパラレルバス（Ｄ）
を介して行ない、書込端子（Ｗ）Ｋ信号が来ている場合
は入力方向バスとして、書込端子（５）に信号が来ない
場合は出力方向バスとして用いられる。

いま、第１図の制御部１３よりの実行信号が第５図の端
子器に加わるとシグナルプロセッサ４０は割込処理とし
てティジタル信号処理を始める。このため、第１図の取
込部１０よりの入力データを必要とし、まず、必要とな
るアドレスをボートＤに用意してビット出力ボートＰ１
からパ１“を出力する。

この時ゲート４２は“０“を出力し、ボー）Ｄのデータ
はシグナルプロセッサ４０よｐ外部へ出力でき、レジス
タ４１にアドレスを格納する。次にＰｌを“０”（イ） とするとレジスタ４１の内容が端子４４を介して取込部
１０へ伝達され、対応するデータが端子器からボート−
Ｄ“へ入力される。

同様にシグナルプロセッサ旬よ夕処理済となったデータ
を出力部１２へ転送するには出力部１２にアドレスを指
定するため、必要となるアドレスをボー）Ｄに用意して
ビット出カポ−）ＰＩから“１゜を出力し、レジスタ４
１にアドレスを書込む。このアドレスは出力端子４６を
介して出力部１２へ伝達される。次に処理済みデータを
ボー）Ｄに用意してビット出力ボートＰ２から”１ｓを
出力する。この時、ゲート４２は“０−を出力し、ボー
）Ｄはシグナルプロセッサ４０より外部へ出力する状態
となシ、かつ、取込部には出力端子４９を介して出力禁
止を知らせるため、Ｄボート上のデータは端子４５を介
して出力部へ伝達される。ビット出力ボートＰ２の“１
”は端子４７を込して出力部へ伝達され、端子４５から
伝えられたデータを出力部へ書込むことを指令する。

１ｓ６図は、第１図の単位シグナルプロセッサ３゜Ｑυ ４、５．６で用いられる取込部の一実施例であり１２つ
の読み出し書き込み可能メモリ５０．５１、カウンタ５
２、セレクタ５３、ゲート５４．５５．５６、動画信号
入力端子５７％補助動画信号入力端子５８．出力端子５
９．アドレス入力端子６０、同期信号入力端子６１、取
シ込み指令信号入力端子６２、読み出し信号入力端子６
３％アドレス入力最上位ビット信号線６４より成る。こ
こで、読み出し書き込み可能メモリ（資）。

５１は１ｗＴに”１°　が入力されたときは、Ｄｉｎ上
のデータをＡＤＨに与えられたアドレスに書き込み、Ｒ
Ｄに”１“が入力されたときＦｉ％ＡＤＲに与えられた
アドレスから読み出したデータをＤｏｕｔに出力する。

また、　ＲＤに０゛が入力されてｂるときは％Ｄｏｕｔ
はハイインピーダンスとなると仮定している。

制御装置より取ｐ込み指令信号入力端子６２に“１”が
出力されている間は、セレクタ５３によりカウンタ５２
の出力をアドレスとして選択し、第１図の動画信号入力
端子２に標本化された動画信号が加わる毎に、読み出し
書き込み可能メモＩＪ　５０．５１の屯 同−アドレスに各々動画信号入力端子５７１補助動画信
号入力端子５８上の動画信号を書き込んだ後カウンタ５
２を１歩進する。また、同期信号が同期信号入力端子６
１に加わる毎にカウンタ５２をゼロにする。従って、読
み出し書き込み可能メモ！７５０．５１には、取り込み
領域の動画信号が入力順に取シ込まれる。

一方、制御装置より取り込み指令信号入力端子６２に０
０１が出力されている間は、処理部よりアドレス入力端
子６０に供給されるアドレスでアクセスされる。ここで
は、読み出し書き込み可能メモリ５０と５１の選択は、
処理部よりアドレス入力端子６０に供給されるアドレス
の最上位ビット６４ヲ用いて行なっている。読み出し書
き込み可能メモリ５０゜５１からのデータの読み出しは
、前述したように彫５図のレジスタ４１にアドレスを格
納した後、第６図の読み出し信号入力端子６３へ”１”
　を出力することによって読み出し書き込み可能メモリ
５０または５１のいずれか一方からデータが出力端子５
９に読み出される。

第７図は、第１図の単位シグナルプロセッサ３゜４、５
．６で用いられる出力部の一実施例であり、２つの読み
出し書き込み可能メモ！Ｊ７０，７１、カウンタ７２、
セレクタ７３、ゲート７４．７５．７６、符号信号出力
端子７７、補助動画信号出力端子７８．入力端子７９、
アドレス入力端子８０．同期信号入力端子８１出力指令
信号入力端子８２、書き込み信号入力端千羽、アドレス
入力最上位ビット信号線８４より成る。

ここで、読み出し書き込み可能メモリ７０．７１？′ｉ
、第６図に於ける読み出し書き込み可能メモリ５０゜５
１と同じ機能を持つ。

制御装置より出力指令信号入力端子８２に°０“が出力
されている間は、処理部よりアドレス入力端子（資）に
供給されるアドレスでアクセスされる。ここでは、読出
し書き込み可能メモリ７０と７１の選択は、処理部より
アドレス入力端子８０に供給されるアドレスの最上位ビ
ット８４を用いて行なっている。

読み出し書き込み可能メモｎｏ、７１へのデータの書き
込みは、前述したように第５図のレジスタ４１にアドレ
スを格納した後、第７図の書き込み信号入力端千羽へ”
１“を出力することによって読み出し書き込み可能メモ
リ７０または７１のいずれか一方へ入力端子７９上のデ
ータが書き込まれる。

一方、制御装置より出力指命信号入力端子に“１“が出
力されている間は、セレクタ７３によりカウンタ７２の
出力をアドレスとして選択し、纂１図の動画信号入力端
子２に標本化された動画信号が加わる毎に、読み出し書
き込み可能メモリ７０．７１の同一アドレスから符号信
号出力端子７７、補助動画信号出力端子７８へ各々デー
タを読み出した後カウンタ７２を１歩進する。また、同
期信号が同期信号入力端子８１に加わる毎にカウンタ７
２をゼロにする。

従って、読み出し書き込み可能メモリ７０．７１からは
、１画面ごとに処理部で処理済みとなったデータがアド
レス順に読み出される。

以上の様にして本発明が実施できる。

以上述べた実施例では制御装置に読出専用メモリを用い
たが、ジンダム−アクセス・メモリ等ニ置換することに
より予め定められた取込部分画像及び処理部分画像の位
置を動的に変化させるものも本発明のうちである。

また１本発明の一実施例として動画符号化を一例として
説明したが、単に動画符号化のみを行なうものではない
ため、出力信号線７には必ずしも符号がまた補助画像信
号線８には必ずしも復号信号が伝えられる訳ではなく、
双方が画像信号である場合も本発明のうちである。

さらに、本発明の一実施例として入力動画部分画面及び
補助画像部分画面のサイズは同一として説明したが、こ
れ等のサイズを独立に設定する方法も本発明の一部であ
る。この場合、制御装置１３は各単位プロセラの取込部
１０に入力動画部分画面用と補助画像部大画面用に２本
の制御信号を必要とし、この場合＃！４図のＲＯＭ２７
及びＲＵＭ　２８を４ビツト出力とし、新たに増えた１
ビツト同志のアンドをとるゲートにより補助画像部用入
力制御信号を作り、更に、第６図において読み出し書き
込み可能メモリ５０と５１で共有しているカウンタ５２
゜セレクタ犯、取込み指令信号入力端子６２を各々２組
ずつ持たせることにより実現できる。

（・（発明の効果） 以上見て来たように、本発明によれば動画信号を複数の
単位シグナルプロセッサにより、お互いに通信すること
なく、単位シグナルプロセッサ間の境界部のディジタル
信号処理に何ら影９を与えることなく、高度なディジタ
ル信号処理を実現できる。このため、多くの単位シグナ
ルプロセッサを用いることにより実時間ディジタル信号
処理を動画信号に対して適応できる様になる。

また、並列に置かれた単位シグナルプロセッサは取込画
面および処理画面の指定のみが異なり、各単位シグナル
プロセッサの処理部では同一ディジタル信号処理プログ
ラムで処理すべきものであるから、プログラムの開発も
単一シグナルプロセッサについてのみ行えば良く、他の
単位シグナルプロセッサのプログラムは開発されたプロ
グラムのコピーで良いため、プログラム作業も容易とな
る。

さらに、単位シグナルプロセッサ間では取込画面と処理
画面の領域のみが異なるため、多くの単位シグナルプロ
セッサと並列に設け、故障を起こした単位シグナルプロ
セッサの出力を禁止し、他の予備単位シグナルプロセッ
サの取ジ込み画面と処理画面の定義のみを変えるだけで
故障を復帰できる。このため高信頼度の信号処理プロセ
ッサとしても利用できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図は本発明の原理を示す図、 第３図は第１図の動作タイミングを示す因、第４図は制
御装置１３の構成例を示す図、第５図は処理部の構成例
を示す図、 第６図は取込部の構成例を示す図、 第７図は出力部の構成例を示す図、である。 図において、 １・・・・・・同期信号線、　　２・・・・・・動画信
号入力線、３、４．５．６・・・・・単位シグナルズロ
セッサ、７・・・・・・出力信号線、　　８・・・・・
・補助動画信号線、１０・・・・・取込部、　１１・・
・・・・処理部、　１２・・・・・読出部１３・・・・
・・制御装置 である。 躬　Ｚ　図 へへららハの、ヘベ ＃４ｕＴｈ　　ミ　（〜　　も ｕ　　　’ｙ　　’、ｙ　　’ｕ　　　’−、＝　　％
、、　　７　　　ｕ第４図 第　５　図

Claims (1)

【特許請求の範囲】
1. １、テレビ信号等の動画信号の一画面の始まりを知らせ
   る同期信号より予め定められた入力部分画面位置信号及
   び出力部分画面位置信号を発生する１台の制御装置と、
   前記制御装置より入力部分画面位置信号を入力され、別
   途入力された入力動画信号及び補助入力動画信号の前記
   入力部分画面位置信号の指定する部分画面信号を取込む
   取込部と、前記取込部に接続され、前記取込部に取込ま
   れた入力部分動画信号及び補助入力部分動画信号に対し
   次の画面の取込みが始まるまでに信号処理を施す処理部
   と、前記処理部の出力側に接続され、前記処理部で処理
   した出力部分動画信号及び出力補助部分動画信号を蓄え
   るとともに、別途前記制御部より入力された前記出力部
   分画面位置信号の指定する部分画面位置に前記蓄えられ
   た出力部分動画信号及び出力補助部分動画信号を出力す
   る出力部とから構成される複数個の単位プロセッサと、
   前記制御装置から前記複数個の単位プロセッサの各々に
   前記入力部分画面位置信号、出力部分画面位置信号を供
   給する複数本の制御バスと、前記複数個の単位プロセッ
   サのすべてに前記同期信号及び前記入力動画信号を供給
   する入力バスと、前記複数個の単位プロセッサの各々か
   ら出力される前記出力部分画面信号を伝える出力バスと
   、前記複数個の単位プロセッサの各々から出力される前
   記出力補助部分動画信号をまとめ、前記複数個の単位プ
   ロセッサの各々へ前記補助入力動画信号として伝える帰
   還バスとから構成され、入力動画信号及び帰還された補
   助入力動画信号の入力動画信号の入力部分画面を複数の
   単位プロセッサ間で重なりを許して入力することを特徴
   とする実時間動画プロセッサ。