JPS6129972A - 実時間動画プロセツサ - Google Patents

実時間動画プロセツサ

Info

Publication number
JPS6129972A
JPS6129972A JP15059384A JP15059384A JPS6129972A JP S6129972 A JPS6129972 A JP S6129972A JP 15059384 A JP15059384 A JP 15059384A JP 15059384 A JP15059384 A JP 15059384A JP S6129972 A JPS6129972 A JP S6129972A
Authority
JP
Japan
Prior art keywords
signal
output
processing
unit
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15059384A
Other languages
English (en)
Other versions
JPH0614349B2 (ja
Inventor
Takao Nishitani
隆夫 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59150593A priority Critical patent/JPH0614349B2/ja
Priority to DE8585305122T priority patent/DE3578298D1/de
Priority to EP85305122A priority patent/EP0169709B1/en
Priority to CA000487099A priority patent/CA1250949A/en
Publication of JPS6129972A publication Critical patent/JPS6129972A/ja
Priority to US07/376,901 priority patent/US4942470A/en
Publication of JPH0614349B2 publication Critical patent/JPH0614349B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はテレビ信号等の動画信号に対し、ディジタルフ
ィルタや高能率符号化等のディジタル信号処理をソフト
ウェアで実現する実時間信号処理プロセッサに関する。
(従来技術とその問題点) 実時間ディジタル信号処理の利点はアナログ技術では実
現できない様な高精度もしくは高安定性の保障されたフ
ィルタや変復調装置が実現できること、さらに、アナロ
グ信号処理では考えられなかった時変適応フィルタ等が
容易に実現できることなどが挙げられる。さらに最近急
速に発展して来たディジタルLSI技術の成果を取り入
れることにより、実時間ディジタル信号処理回路の小型
化及び低消費電力化が可能となシ、アナログ回路の置換
及び高機能化への応用が徐々に進行して来つつある。さ
らに詳しいディジタル信号処理の利点等については電子
通信学会誌1982年12月号の128QAjシ128
4頁(文献l)を参照されたい。
この様に多くの利点を持つディジタル信号処理も、その
反面莫大な演算量を必要とする欠点を持っている。実時
間信号処理を行なうには、標本化きれた入力信号1標本
当シ標本化周期以内に与えられ7I+l:y:イジタル
信号処理を行々わなくてはならず、例えば電話音声(8
KHz標本化)に対目次の巡回形ディジタルフィルタ処
理を施す場合、125マイクロ秒の間に乗算8回、加算
8回の演算を要する。このため電話音声と比べ周波数帯
域幅が1000倍以上も広く、 従って標本化周期もK
。。。
以下となる動画信号に対し信号処理を施すには電話音声
用信号処理回路と比べ1000倍以上高速な回路が必要
となる。
上記理由により、高度なディジタル信号処理が行なえる
のけ現在のところ背戸領域の信号に留まっており、動画
信号の処理はごく簡単な処理に限られているのが現状で
ある。
さらに音声領域の信号に対するディジタル信号処理に関
しては、高速なディジタル信号処理を行ないたいため、
種々のパラメータを変えたり、信号処理アルゴリズムの
一部を変えたシすることが多い。よって、ソフトウェア
によりアルゴリズムやパラメータの変更が可能外信号処
理装置の要求が強い。従来ソフトウェアによりティジタ
ル信号処理を行なうハードウェアとしては、アイイーイ
ーイー ジャーナル オン ソリッド ステートサーキ
ッツ (I EEE Journal  of 5ol
idStates C1rclits )第5C−16
巻4号(1981年8月)の372頁より376頁(文
献2)に掲載されたシグナルプロセッサなどがあり、こ
のシグナルプロセッサの代表的な応用例としては198
2年アイイーイーイー発行のプロシーディングズ オン
 インターナショナル コンファレンス オン アクー
スティクス スピーチ シグナル プロセッシング(P
roceeaings ofInternationa
l Conference on Acous −ti
cs 3peech of Signal Proce
ssing )の960頁より963頁(文献3)に掲
載された32’kbps ADPCMがあるが、やけ力
電話廿声処理を対象としている。
この様な従来のプコセッサ形式でtまいくら演算回路を
高速化しても1.000倍以上の高速化(は製品には望
めないため、動画に対し背戸信号で行なえた様な高度な
ディジタル信号処理を行なうことができるソフトウェア
制御によるプロセッサは実現できなかった。
(発明の目的) 本発明の目的はテレビ信号等の動画信号に対し高度なデ
ィジタル信号処理を施しうるソフトウェア制御の回路を
提供することにある。
(発明の構成) 本発明の構成は テレビ信号等の動画信号の一画面の始まりを知らせる同
期信号より予め定められた入力部分画面位置信号及び出
力部分画面位置信号を発生する制御部と、 前記制御部より入力部分画面位置信号を入力され、別途
入力された動画信号の前記入力部分画面位置信号の指定
する部分画面t9 @を取込む取込部と、前記取込部に
接続され、前記取込部に取込まれた動画信号に対し、次
の画面の取込が始まるまでに信号処理を施す処理部と、
前記処理部の出力側に接続され、前記処理部の処理結果
を蓄えるとともに、別途前記制御部より入力された前記
出力部分画面位置信号の指定する部分画面位置に前記蓄
えられた処理結果を出力する出力部とから構成される複
数個の単位プロセッサと、 前記複数個の単位プロセッサの各々に前記同期信号及び
前記動画信号を供給する入力バスと、前記複数個の単位
ブロモ、すの各々から出力される前記出力部分画像信号
を伝える出力バスとからなり。
前記複数の単位プロセッサで予め定める前記出力部分画
面は各単位プロセッサ間で重なりがない様に、また、予
め定める前記入力部分画面は重々シを許すことにより、
各単位プロセッサ間の情報交換をなくし、−1Ij面分
の遅延で(H号処理を寅祝することを特電としている。
(発明の原理) 本発明の原理は一画面(フレーム)を複数個の部分画面
に分割し、各部分画面に1台づつの単位シグナル・プロ
セッサを割当てることにより複数個の単位シグナル・プ
ロセッサで動画を処理するものである。
まず、動画信号の伝送に適した一次元信号として扱うと
前述した様に約10 M)I zで標本化する必要があ
り、この場合約100nsecの周期内に1標本当りの
処理を施す必要があったが、動画信号を画面という2次
元信号として扱うと、例えはテレビ信号では1秒間に3
0枚の画面を送るにすぎない。
つまり33ミリ秒間で1枚の画面を処理できれば1画面
分の遅延が発生するものの実時間性は保たれる。
この1画面分の標本化信号を処理するにあたシ複数個の
単位シグナルプロセッサを用意し、各単位シグナル・プ
ロセッサ間で処理すべき像域を予め設定しておき、各単
位シグナル・プロセッサは割当てられた処理部分画面領
域に必要となる動画信号を選択的に取り込む様にする。
この場合一般に取込み部分画面は処理部分画面より太き
い。
例えば座標(i、j)の2次元標本化信号をX(i、j
)とし、この2次元信号をインパルス・レスポンス(h
 (i、j))のフィルタに通すことを考える。ここで
出力y (i、j)は各々以下で定義される 部分画面
0.インパルスレスポンスh (i・j)は区間Pに属
しているものとする。
この時のフィルタ操作は次式に従う。
%式%(2) よって出力画面0を得るために必要な入力信号(x (
r、 D )の区間Qは式(1)及び式(2)よ)Q=
((i、j)ニー代十勺≦i≦(M+N)。
−(M十勺≦j≦(M十N)  )    (3)とな
る。第2図はデータ取込画面Qと処理画面Oとの関係を
示したもので、−辺2 (M+N)の正方形取込画像区
間Qと一辺2Nの正方形処理画像区間0が示されている
式(2)はコンポリ二−ジ目ン演算と呼ばれるが。
る。
以上の様にディジタル信号処理で基本となる演算である
コンポリー−ジョンや相関演算では取込画像と処理画像
の領域は異なるものの、処理画像の領域を固定すれば全
画面の情報は不要となる。
よって1画面を複数の部分画面に分割し、各部分画面を
処理する複数の単位シグナルプロセッサを割当て、各単
位シグナルプロセッサは各々に必要となる取込部分画面
分の信号を取り込めば信号処理は各々の単位シグナルプ
ロセッサで独立に行なえる。つまり、各単位シグナルプ
ロセッサでは割当てられた部分画面の処理を前述し−7
tlフレーム標本周期である33ミリ秒の間に処理すれ
ば良くな力、数多くの単位シグナルプロセッサを並列に
動作させることで実時間動画処理が可能となる。
(実施例) 次に本゛発明の実施例を図面を参照しながら説明する。
第1図は単位シグナルプロセッサを4台用いた場合の本
発明の一実施例で、同期信号入力端子1゜動画信号入力
端子2、単位シグナルプロセッサ3、4.5.6.同期
信号出力端子7、動画信号出力端子8からなっており、
単位シグナルプロセッサ3.4.5.6は各々取込部1
0、処理部11.読出部12、制御部13からなってい
る。取込部10、読出部12は記憶回路であり、処理部
11及び制御部13の詳細は後述する。
端子1より入力された同期信号は単位シグナルプロセッ
サ3.4.5.6それぞれの制御部13に入力される。
制御部13では入力された同期信号より予め割昌てられ
た取込部分画面領域に属する信号が端子2へ入力される
時点を識別し、取込信号として取込部10へ知らせる。
取込部10け制御部13より伝えられた取込信号により
端子2へ入力された動画信号を取込み記憶する。
制御部13はまた、端子1より入力された同期信号より
予め定められた取込部分画面領域の信号が入力し終ると
処理部11に実行信号を伝え、処理部11は制御部から
入力された実行信号により予め定められたディジタル信
号処理、例えば前述した式(2)のコンボリューション
演算を取込部10に蓄えられた取込動画信号に対して行
ない、演算結果は読出部12へ書込む。
制御部13は更に端子工より入力された同期信号より予
め定められた処理部分画面領域出力時点を検出し、処理
部分画面領域になると出力部12へ出力指令信号を伝え
、出力部12では制御部13よりの出力指令信号より前
述した処理部11で処理され書込まれた処理済データを
順次出力する3、第3図は第2図の構成のα画グロセツ
サにおける単位シグナルプロセッサ3および4で使用さ
れる取込信号、実行値@、出力相−0−信号を示したも
のである。第3図で用いた動画信号はg!?、明を簡略
化するため、通常の全画面に臣るスキャン信づを部分画
面毎に並べ変えた走査線変換を受けたものと考えている
端子1に加えられた同期信号(第3図(a))は1両面
の始まりを知らせるもので、最初の第1区画画面を処理
する単位シグナルプロセッサ3では制御部13の発生す
る取込信号1(第3図(b))は同期信号と同時に立ち
上が9、取込領域が終了するまで取込を指令し続ける。
さらに、取込終了後制御部13は処理部11に対し実行
信号1(第3図(C))を伝える。この結果処理部11
は実行信号1の立上シから、取込信号1の次の立ち上り
までの間で信号処理を行なえば良い。制御部13はまた
出力部12に対し出力指令信号1 (第3図(d))を
伝える。この出力指令信号は単位シグナルプロセッサ3
の処理部分画面の位置信号とも考えられる。第2図で説
明した様に取込部分画面は一般に処理部分画面より大き
いため、各々に対応する信号第3図向と第3図(dlと
では取込信号1がオンとなっている時間の方が出力指令
信号1よ、り長い。
第3図回、 (C’)、 (d’)に示した信号は各々
第2区画画面を処理する単位プロセッサ4の取込信号、
実行信号、出力指令信号である。第3図Φ′)と(dつ
・の関係は第2図で示した取込部分画面と処理部分画面
との差異から来るものである。単位プロセッサ4の処理
部11に許される処理時間は第3図(bつの信号の立上
りから出力指令信号の立上りまででこの長さは単位プロ
セッサ3の処理部11に許される時間と同じである。
以上第3図を参照して単位プロセッサ3および4のみの
制御信号について述べたが単位プロセッサ5および6も
同様に行々われる。各単位プロセ、すが出力する時点は
各々の出力指令信号がオンの時のみであるから、第1図
の出力端子8 (Cは第3図(e)で示す形式で処理済
動画信号が111力される。
ただし、ここで第3図(e)のA、 B、 C,D  
と記した部分は各々単位シグナルプロセッサ3.4.5
.6からの出力を意味する。よって、端子8からは処理
済動画信号が切れ目なく出力される。
第4図は単位シグナルプロセッサ3.4.5.6で用い
られる制御部13の一実施例であり、同期信号入力端子
20、クロック信号入力端子21、取込信号出力端子2
2、実行信号出力端子23、出力指令信号出力端モス、
列カウンタz5、行カウンタ26、読出専用メモリ27
、あ、ゲート回路29.30.31からなっている。
読出専用メモリ27は、3ビツト出力で、第1ビツトは
入力アドレスの値が取込画面の行番号と一致するものに
は1を、他はゼロを出力する様プログラムされており、
第2ピツトは入力アドレスの値が実行指令を出力したい
時点の画面上の行番号となったものにはIを、他はゼロ
を出力する様プログラムされており、第3ビツトは入力
アドレスの値が処理画面の行番号と一致するものには1
を、他はゼロを出力する様プログラムされている。
また、読出専用メモリ28は同様に3ビツト出力で、第
1ビツトは入力アドレスの値が取込画面の列番号と一致
するものには1を、他はゼロを出力する様プログラムさ
れており、第2ビツトは入力アドレスの値が実行指令を
出力したい時点の画面上の列番号となったものには1を
、他はゼロを出力する様プログラムされており、第3ビ
ツトは入力アドレスの値が処理画面の列番号と一致する
ものには1を他はゼロを出力する様プログラムされる。
同期信号が端子20より入力されると、夕1丁ガウンタ
25及び行カウンタ26はリセットされ双方ともゼロを
出力する。いま第1図における第1区画を処理する単位
プロセッサ3の制御部を考えているものとすると、列カ
ウンタの値Oにより読出専用メモリ28は取込画面を示
す第1ビツト目及び出力画面を示す第3ビツト目に“1
゛ を出力し、M2ビットは“0゛である。また行カウ
ンタの値0により読出専用メモリ27は取込画面を示す
第1ビツト目及び出力画面を示す第3ビツト目に“1゛
を出力し、第2ビツト目は0゛である。このためゲート
29゜3Cl、31はそれぞれ取込信号出力端子22に
1゛、実行信号出力端子23に#0“ 、 出力指令出
力端子24に“l゛を出力する。
標本化された動画信号が第1図の端子2に加わる毎に第
4図のクロック端子21に信号が加わり列カウンタ5を
歩進し、列カウンタ25は全画面の一列分が終了すると
行カウンタ26を一歩進し列カウンタ6はゼロにもどる
。このため読出専用メモリあ。
nの第1ビツト目は取込画面に属する列及び行を各々の
列カウンタ5、行カウンタ26が示している限り“1゛
を出力し、 ゲート29はよって取込画面に属する標本
位置に対して1゛を端子22へ1f−1力する。
同様に列カウンタ25および行カウンタ26が処理開始
を指示すべき列と行の値を示した時のみ読出専用メモリ
28.27a″11を出力し、仁の時ゲート30I/i
端子23F/−実行信号として1”を出力する。
同様に列カウンタ25および行カウンタ26が出力画面
に相当する列および行を示した時に読出専用メモリ28
.27は各々“1″を出力し、 この結果ゲート31は
端子24に出力指令信号として1゛を出力する。
第5図は第1図の単位シグナルプロセッサ3゜4.5.
6における処理部の一実施例であり、シグナルプロセッ
サ40、レジスタ41、ゲート42%取込部よりの入力
端子43、取込部へのアト1/ス出力端子44、出力部
への出力端子45、出力部へのアドレス出力端子46、
出力部への書込信号出力端子47実行信号入力端子絽取
込部出力禁止信号出力端子49から構成される。シグナ
ルプロセッサ旬は前記文献2で述べられているNEC製
のμPD7720 を用いるものと仮足している。μP
D7720は内部に乗算器や加算器を持ち、独得のバス
構成を持つ信号処理用のプロセッサであるが、詳細は前
記文献2に論る。μPD7720は割込入力端子(IN
T)K信号が来ると割込処理が動作できる様になってお
り、さらに、プ四グラム可能な出力ピッ)PI。
P2を持っている。入出力は双方向のパラレルバス(D
)を介して行ない、書込端子(W)に信号が来ている場
合は入力方向バスとして%書込端子(ロ)に信号が来な
い場合は出力方向バスとして用いられる。
いま、第1図の制御部13よりの実行信号が第5図の端
子侶に加わるとシグナルプロセッサ40は割込処理とし
てディジタル信号処理を始める。このため、第1図の取
込部10よりの入カデータを必要とし、まず、必要とな
るアドレスをボートDに用意してビット出力ポートP1
から“1゛ヲ出力する。
この時、ゲート42は“0゛を出力し、 ボー)Dのデ
ータはシグナルプロセッサ40より外部へ出力でき、レ
ジスタ41にアドレスを格納する。次にPlを“0゛ 
とするとレジスタ41の内容が端子44を介して取込部
10へ伝達され、対応するデータが端子43からポート
“D゛へ入力される。
同様にシグナルプロセッサ40で処理済となったデータ
を出力部12へ転送するには出力部12のアドレスを指
定するため、必要と々るアドレスをポートDに用意して
ビット出カポ−)PIから11“を出力し、レジスタ4
1にアドレスを書込む。このアドレスは出力端子46を
介して出力部12へ伝達される。次に処理済データをポ
ー)Dに用慧してビット出力ポートP2から“1“を出
力する。この時、ゲート42は“0゛を出力し、ポー)
Dはシグナルプロセッサ40より外部へ出力する状態と
なシ、かつ、取込部には出力端子49を介して出力禁止
を知らせるため、Dボート上のデータは端子45を介し
て出力部へ伝達される。また、ビット出力ポートP2の
“1゛は端子47を込して出力部へ伝達され、端子45
から伝えられたデータを出力部へ書込むことを指令する
以上の様にして本発明が実施できる。
以上述べた実施例では制御部に〆読出専用メモリを用い
たが、ランダム−アクセス拳メモリ等に置換すること罠
より予め定められた取込部分画像及び処理部分画像の位
置を動的に変化させるものも本発明のうちである。
また、制御部の発生する信号は取込信号終了時としたが
、プログラムにより取込信号の途中に立てても良いこと
もあり、この様な変更も本発明のうちである。
さらに、本発明では取込部分画像及び処理部分画像の位
置を指定する制御部を個々の単位シグナルプロセッサに
分散させて持たせたが、これ等を集中させて各単位シグ
ナルプロセッサに制御信号のみを分配する方法も本発明
のうちである。
(本発明の効果) 以上見て来たように、本発明によれば動画信号を複数の
単位シグナルプロセッサにより、互いに通信することな
く、また単位シグナルプロセッサ間の境界部のディジタ
ル信号処理に何ら影響を与えることなく、ディジタル信
号処理を実現できる。
このため、多くの単位シグナルプロセッサを用いること
により実時間ディジタル信号処理を動画信号に対【7て
適応できる様になる。
また、並列に置かれた単位シグナルプロセッサは取込画
面および処理画面の指定のみが異な、す、各単位シグナ
ルプロセッサの処理部では同一ディジタル・信号処理プ
ログラムで処理すべきものであるから、プログラムの開
発も単一単位シグナルプロセッサについてのみ行なえば
良く、他の単位シグナル−プロセッサのプログラムは開
発されたプログラムのコピーで良いため、プログラム作
業も容易となる。
更に、単位シグナルプロセッサ間では取込画面と処理両
面の領域のみが異なるため、多くの単位シグナルプロセ
ッサを並列に設け、故障を起した単位シグナルプロセッ
サの出力を禁止し、他の予備単位シグナルプロセッサの
取込画面と処理画面の定義のみを変えるだけで故障を復
帰できるため、高信頼度の信号処理プロセッサとしても
利用できる。 ゛
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、 第2図は本発明の原理を示す図、 第3図は第1図の動作タイミングを示す図。 第4図は第1図の一部を示す図、 第5図は第1図の一部を示す図である。 図において、 1・・・・・・・・・同期信号入力端子、  2 ・・
・・動画信号入力端子、  3.4.5.6・・・・・
・・・単位シグナルプロセッサ%  8・・・・・・動
画出力端子、 10・・・・・・・・パ取込部、 11
  ・・・・・処理部、 12  ・・・・・・読出部
、13・・・・・・・・制御部 である。 ’17    45     46 手続補正書(自発) 昭和  昂0・8・角1 日 1、事件の表示   昭和59年 特許 興業1505
93号2、発明の名称   実時間動画プ四セッサ3、
補正をする者 事件との関係       出 願 人東京都港区芝五
丁目33番1号 (423)   日本電気株式会社 代表者 関本忠弘 4、代理人 電話東京(03)456−3111(大代表)5、補正
の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書第9頁第1行目に「部分画面0.」とある
のを、[部分画面はO,Jと訂正します。 (2)明細書第9頁第6行目に r y(i、j) =  Σ h(k、l) X (i
−に、j−A)J(k 、/)EP とあるのを。 r y(i、j)−Σ  h(k、l) X (i−に
、j−A) J(k、1)(P と訂正します。 (3)明細書第12頁第11行目に「第2図」とあるの
を「第1図」に訂正します。 、文理人弁理士 内照  音

Claims (1)

  1. 【特許請求の範囲】 テレビ信号等の動画信号の一画面の始まりを知らせる同
    期信号より予め定められた入力部分画面位置信号及び出
    力部分画面位置信号を発生する制御部と、 前記制御部より入力部分画面位置信号を入力され、別途
    入力された動画信号の前記入力部分画面位置信号の指定
    する部分画面信号を取込む取込部と、 前記取込部に接続され、前記取込部に取込まれた動画信
    号に対し次の画面の取込が始まるまでに信号処理を施す
    処理部と、 前記処理部の出力側に接続され、前記処理部の処理結果
    を蓄えるとともに、別途前記制御部より入力された前記
    出力部分画面位置信号の指定する部分画面位置に前記蓄
    えられた処理結果を出力する出力部とから構成される複
    数個の単位プロセッサと、 前記複数個の単位プロセッサの各々に前記同期信号及び
    前記動画信号を供給する入力バスと、前記複数個の単位
    プロセッサの各々から出力される前記出力部分画像信号
    を伝える出力バスとからなり、 前記複数個の単位プロセッサに供給される前記出力部分
    画面位置信号は各単位プロセッサ間で重なりがなく、ま
    た、前記入力部分画面位置信号は重なりを許すことを特
    徴とした実時間動画プロセッサ。
JP59150593A 1984-07-20 1984-07-20 実時間動画プロセッサ Expired - Lifetime JPH0614349B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59150593A JPH0614349B2 (ja) 1984-07-20 1984-07-20 実時間動画プロセッサ
DE8585305122T DE3578298D1 (de) 1984-07-20 1985-07-18 Realzeitverarbeitungssystem fuer videosignale.
EP85305122A EP0169709B1 (en) 1984-07-20 1985-07-18 Real time processor for video signals
CA000487099A CA1250949A (en) 1984-07-20 1985-07-19 Real time processor for video signals
US07/376,901 US4942470A (en) 1984-07-20 1989-07-05 Real time processor for video signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59150593A JPH0614349B2 (ja) 1984-07-20 1984-07-20 実時間動画プロセッサ

Publications (2)

Publication Number Publication Date
JPS6129972A true JPS6129972A (ja) 1986-02-12
JPH0614349B2 JPH0614349B2 (ja) 1994-02-23

Family

ID=15500269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59150593A Expired - Lifetime JPH0614349B2 (ja) 1984-07-20 1984-07-20 実時間動画プロセッサ

Country Status (1)

Country Link
JP (1) JPH0614349B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222791A (ja) * 1990-12-26 1992-08-12 Bunka Shutter Co Ltd シャッター巻上げ装置
JP2012216045A (ja) * 2011-03-31 2012-11-08 Fujitsu Ltd 画像処理装置および画像処理プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640949A (en) * 1979-09-11 1981-04-17 Nec Corp Parallel arithmetic processor
JPS5953964A (ja) * 1982-09-22 1984-03-28 Hitachi Ltd 並列画像プロセツサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640949A (en) * 1979-09-11 1981-04-17 Nec Corp Parallel arithmetic processor
JPS5953964A (ja) * 1982-09-22 1984-03-28 Hitachi Ltd 並列画像プロセツサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04222791A (ja) * 1990-12-26 1992-08-12 Bunka Shutter Co Ltd シャッター巻上げ装置
JP2012216045A (ja) * 2011-03-31 2012-11-08 Fujitsu Ltd 画像処理装置および画像処理プログラム

Also Published As

Publication number Publication date
JPH0614349B2 (ja) 1994-02-23

Similar Documents

Publication Publication Date Title
US4942470A (en) Real time processor for video signals
JPH03180965A (ja) 単一のマルチプライヤ/アキュムレータと単一のランダムアクセスメモリを用いてdct/idct演算を繰り返す集積回路装置
US6785800B1 (en) Single instruction stream multiple data stream processor
JPS6129972A (ja) 実時間動画プロセツサ
JP3092526B2 (ja) 2次元逆離散コサイン変換回路
JPS61123979A (ja) 実時間動画プロセツサ
JPS62160562A (ja) マルチプロセツサ
JPS62149272A (ja) 実時間動画プロセツサ
JPS61113375A (ja) 実時間動画プロセッサ
JPS6346884A (ja) 実時間動画プロセツサ
JPS6286464A (ja) 実時間動画プロセツサ
JPH0240688A (ja) 実時間動画処理方式及び装置
JPS61107476A (ja) 実時間動画プロセツサ
KR0155527B1 (ko) 복합 멀티미디어 보드의 pc 정합방법 및 그 장치
JP2841489B2 (ja) 実時間動画処理方式及び装置
JPH04349496A (ja) 画像処理装置及びその方式
WO2021035715A1 (zh) 数据处理方法和装置
JPS63165922A (ja) サブ画面入出力タイミング発生器
JPS62291279A (ja) 動画処理装置
JPS6284384A (ja) 実時間動画プロセツサ
JP2766191B2 (ja) デジタル信号処理装置及び信号処理方法
JP2574628B2 (ja) ファクシミリ装置
JPH0381881A (ja) 並列パイプライン画像処理方式
JPH0267667A (ja) 回路基板
JPS63196984A (ja) 画像デ−タ転送回路