JPS6284384A - 実時間動画プロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はテレビ信号等の動画信号に対し、ディジタルフ
ィルタや高能率符号化等のディジタル信号処理をソフト
ウェアで実現する実時間信号処理プロセッサに関する。

（従来技術とその問題点） 実時間ディジタル信号処理の利点はアナログ技術では実
現できない様な高精度もしくは高安定性の保障されたフ
ィルタや変復調装置が実現できること、さらに、アナロ
グ信号処理では考えられなかりた時変適応フィルタ等が
容易に実現できることなどが挙げられる。さらに最近急
速に発展して来たディジタルＬＳＩ技術の成果を取シ入
れることべより、実時間ディジタル信号処理回路の不滅
化及び低消費電力化が可能となシ、アナログ回路の置換
及び高機能化への応用が徐々に進行して来つつある０さ
らに詳しいディジタル信号処理の利点等については電子
通信学会誌１ソロ２年１２月号の１２８０頁よ、９１２
８４頁（文献１）を参照されたい。

この様に多くの利点を持つディジタル信号処理も、その
反面莫大な演算量を必要とする欠点を持っている。実時
間信号処理を行なうには、標本化された入力信号１標本
当シ標本化周期以内に与えられたディジタル信号処理を
行なわなくてはならず、例えば電話音声（８ＫＨｚｉ本
化）に対し４次の巡回形ディジタルフィルタ処理を施す
場合、１２５マイクロ秒の間に乗真８回、加算８回の演
算を要する口このため電話音声と比べ周波数帯域幅が１
０００倍以上も広く、従って標本化周期も１／１００゜
以下となる動画信号に対し信号処理を施すには電話音声
用信号処理回路と比べ１０００倍以上高速な回路が必要
となるり 上記理由により、高速なディジタル信号処理が行なえる
のは現在のところ音声領域の信号に留まっておシ、動画
信号の処理はごく簡単な処理に限られているのが現状で
ある。

さらに音声領域の信号に対するディジタル信号処理に関
しては、高速なディジタル信号処理を行ないたいため、
種々のパラメータを変えたシ、信号処理アルゴリズムの
一部を変えたシすることが多い０よって、ソフトウェア
によりアルゴリズムやパラメータの変更が可能な信号処
理装置の要求が強い。従来ソフトウェアに二υディジタ
ル信号処理を行なうハードウェアとしては、アイ　イー
イーイージャーナルオプソリッドステートサーキッツ（
Ｉ　ＢＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ　５ｔ
ａｔｅｓＣｉｒｃ９１ｔｓ）第８０−１６巻４号（１９
８１年８月）の３７２頁より３７６頁（文献２）に掲載
されたシグナルプロセッサなどかあシ、このシグナルプ
ロセッサの代表的な応用例としては１９８２年アイ　イ
ーイーイー発行のプロシーディングズオプインターナシ
層ナルコン７アレンスオンアクーステイクスメビーチシ
グナルプロセシシングＣＰｒｏｃｅｅｄｉｎｇｓ　ｏｆ
　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒ−ｅｎｃ
ｅ　ｏｎ　Ａｃｑｕｓｔｉｃｓ　５ｐｅｅｃｈ　ｏｆ　
ＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ　）の９６０頁より
９６３頁（文献３）に掲載された３　２　ｋｂｐｓ　Ａ
ＤＰＣＭがあるが、やはり電話音声処理を対象と１、て
いる。

この様な従来のプロセッサ形式ではいくら演算回路を高
速化しても１０００倍以上の高速化は製品には望めない
ため、動画に対し音声信号で行なえた様な高度なディジ
タル信号処理を行なうことができるソフトウェア制御に
よるプロセッサは実現できなかつ九〇 （発明の目的） 本発明の目的はテレビ信号等の動画信号に対し高度なデ
ィジタル信号処理を施しうるソフトウェア制御の構成は テレビ信号等の動画信号の一画面の始ま９を知らせる同
期信号より予め定められた入力部分画面位置信号及び出
力部分画面位置信号を発生する制御部と、 前記制御部より入力部分画面位置信号を入力され、別途
入力された動画信号の前記入力部分画面位置信号の指定
する部分画面信号を取込む取込部と、前記取込部に接続
され、前記取込部に取込まれた動画信号に対し、外部よ
り供給される命令に従って信号処理を施す処理部と、前
記処理部の出力側に接続され、前記処理部の処理結果を
蓄えるとともに、別途前記制御部より入力された前記出
力部分画面位置信号の指定する部分画面位置に前記蓄え
られた処理結果を出力する出力部とから構成される複数
個の単位プロセッサと、 前記単位プロセッサの処理部の処理内容を決定する命令
系列を前記動画信号の１画面の始ｔｂに同期してくシ返
し発生する命令発生装置と、前記命令発生装置が供給す
る命令系列を前記複数個の単位プロセッサの各々に供給
する命令バスと、前記複数個の単位プロセッサの各々に
前記同期信号及び前記動画信号を供給する入力バスと、
前記複数個の単位プロセッサの各々から出力される前記
出力部分画儂信号を伝える出力バスとからなシ。

前記Ｌ　つ単位プロセッサで予め定める前記出力部分画
面は各単位プロセッサ間で重なシがない様に、また、予
め定める前記入力部分画面は重なりを許すことにより、
各単位プロセッサ間の情報交換をなくシ、一画面分の遅
延で信号処理を実現することを特徴としている。

（発明の原理） 本発明の原理は一画面（フレーム）を複数個の部分画面
に分割し、各部分画面に１台づつの単位プロセッサを割
当てることによυ複数個の単位プロセッサで動画を処理
するものである口まず、動画信号の伝送に適した一次元
信号として扱うと前述した様に約１０■ｈで標本化する
必要があ）、この場合約１００　ｎ　ｓｅｅの周期内に
１標本当シの処理を施す必要があったが、動画信号を画
面という２次元信号として扱うと、例えばテレビ信号で
は１秒間に３０枚の画面を送るにすぎない。つま、！ｌ
）　３３９１７秒間で１枚の画面を処理できれば実時間
性は保たれる〇 この１画面分の標本化信号を処理するにあたシ複数個の
単位プロセッサを用意し、各単位プロセッサ間で処理す
べき領域を予め設定しておき、各単位プロセッサは割当
てられた処理部分画面領域に必要となる動画信号を選択
的に取シ込む様にする。この場合一般に取込み部分画面
は処理部分画面より大きい。例えば座標（ｉｒｊ）の２
次元標本化信号をｘ（ｉ、ｊ）とし、この２次元信号を
インパルス・レスポンス（ｈ（ｌｙｊ））のフィルタに
通すことを考える。ここで出力ｙ（ｔ、ｊ）は各々以下
で定義される部分画面０、インパルスレスポンスｈ（ｉ
、ｊ）は区間Ｐに属しているものとする０ Ｏ＝（（正ｐ　ｊ）：　　ＮくｌくＮ　、ＮくｊくＮ）
Ｐ＝（（ｉ　ｐ　ｊ　）：　　ＭくｉくＭ、−Ｍくｊく
Ｍ）この時のフィルタ操作は次式に従う。

よりて出力画面Ｏを得るために必要な入力信号（ｘ（＋
、ｊ））の区間Ｑは式（１）及び式（２）よりＱ−（（
Ｉ　ｔｊ　）ニー（Ｍ＋Ｎ）くｔく（Ｍ＋Ｎ）−（Ｍ＋
Ｎ）くｊく（Ｍ＋Ｎ））　　（３）となる０第２図はデ
ータ取込画面Ｑと処理画面０との関係を示したもので、
−辺２　（Ｍ＋Ｎ　）の正方形取込画像区間Ｑと一辺２
Ｎの正方形処理画像区間Ｏが示されている。

式（２）はコンボリエージッン演算と呼ばれるが、この
ほか相関演算もほぼ式（２）と同様に表現でき、取込画
像と処理画像の関係は第２図の様に表現できる。

以上の様にディジタル信号処理で基本となる演算である
コンポリエージ璽ンや相関演算では取込画像と処理画像
の領域は異なるものの、処理画像の領域を固定すれば全
画面の情報は不要となる。

更に、一画面のどの部分においても処理は同一である０
よって１画面を複数の部分画面に分割し、各部分画面を
処理する複数の単位プロセッサを割当て、各単位プロセ
ッサは各々に必要となる取込部分画面分の信号を取り込
めばすべての単位プロセッサが同時に同じ処理をほどこ
すことが可能になる。つｔｂ、各単位プロセッサでは割
当てられた部分画面の処理を前述した１フレーム標本周
期である３３ミリ秒の間に処理すれば良くな）、数多く
の単位プルセッサを並列に動作させることで実時間動画
処理が可能となる口 （実施例） 次に本発明の実施例を図面を参照しながら説明する。

第１図は単位シグナルプロセッサを４台用いた場合の本
発明の一実施例で、同期信号入力端子１、動画信号入力
端子２、単位シグナルプロセッサ３１４．５，６、命令
発生装置７、動画信号出力端子８からなっておシ、単位
シグナルプロセッサ３゜４．５．６は各々取込部１０．
処理部１１、出力部１２、制御部１３からなっている。

端子１よ多入力された同期信号は単位シグナルプロセッ
サ３，４，５．６それぞれの制御部１３に入力される。

制御部１３では入力された同期信号より予めＷｕ当てら
れた取込部分画面領域に属する信号が端子２へ入力され
る時点を識別し、取込信号として取込部１０へ知らせる
。取込部１０は制御部１３より伝えられた取込信号によ
り端子２へ入力された動画信号を取込み記憶する。

処理部１１は命令発生装置７から供給される命令系列に
より予め定められたディジタル信号処理、例えば前述し
た式（２のコンポリュージ冒ン演算を取込部１０に蓄え
られた取込動画信号に対して行ない、演算結果は出力部
１２へ書込む０制御部１３は更に端子１よ多入力された
同期信号より予め定められた処理部分画面領域出力時点
を検出し、処理部分画面領域になると出力部１２へ出力
指令信号を伝え、出力部１２での制御部１３よりの出力
指令信号より前述した処理部１１で処理され書込まれた
処理済データを順次出力する０第３図は第２図の構成の
動画プロセッサにおける単位シグナルプロセッサ３およ
び４で使用される取込信号、出力指令信号を示したもの
である０第３図で用いた動画信号は説明を簡略化するた
め、通常の全画面に亘るスキャン信号を部分画面毎に並
べ変えた走査線変換を受けたものと考えているＯ端子１
に加えられた同期信号（第３図（ａ））は１画面の始ま
りを知らせるもので、最初の第１区画画面を処理する単
位シグナルプロセッサ３では制御部１３の発生する取込
信号１（第３図（ｂ））は同期信号と同時に立ち上がり
、取込領域が終了するまで取込を指令し続ける。この結
果処理部１１は次の同期信号の立上シから、その次の同
期信号の立ち上りまでの間で信号処理を行なえば良い（
第３図（ｃｌ　）　ロ制御部１３はまた出力部１２に対
し出力指令信号１（第３図（ｄ））を伝える。この出力
指令信号は単位シグナルプロセッサ３の処理部分画面の
位置信号とも考えられる。このようにして、第３図価）
のαで示した区間に取り込まれたデータは第３図（Ｃ１
のαで示した区間で処イ五、第３図（ｄ）のαで示した
区間に処理結果が出力される０第２図で説明した様に取
込部分画面は一般に処理部分画面より大きいため、各々
に対応する信号第３図（ｂ）と第３図（ｄｌとでは取込
信号１がオンとなっている時間の方が出力指令信号１よ
り長い。

第３図（ｂ’）、（ｄりに示した信号は各々第２区画画
面を処理する単位プロセッサ４の取込信号、出力指令信
号である。第３図（ｂつと（ｄりの関係は第２図で示し
た取込部分画面と処理部分画面との差異から来るもので
ある０単位プロセッサ４の処理部１１での処理は第３図
（ａ）の信号の立上９から次の同期信号の立上シまでで
単位プロセッサ３の処理部１１と同時である口 以上第３図を参照して単位プロセッサ３および４のみの
制御信号について述べたが単位プロセッサ５および６も
同様に行なわれる。各単位プロセッサが出力する時点は
各々の出力指令信号がオンの時のみであるから、第１図
の出力端子８には第３図（ｅ）で示す形式で処理済動画
信号が出力される。

ただし、ここで第３図ｔｅｌのＡｓ　　Ｂ＊　　Ｃ＋　
　Ｄと記した部分は各々単位シグナルプロセッサ３．　
４．　５゜６からの出力を意味する。よって、端子８か
らは処理済動画信号が切れ目なく出力される。

第４図は単位シグナルプロセッサ３．　４．　５゜６で
用いられる制御部１３の一実施例であ）、同期信号入力
端子２０、クロック信号入力端子２１、取込信号出力端
子２２、出力指令信号出力端子２４、列カウンタ２５、
行カウンタ２６、読出専用メモリ２７．２８、ゲート回
路２９．３１がらなっている。

読出専用メモリ２７は、２ビツト出力で、第１ビツトは
入力アドレスの値が取込画面の行番号と一致するものに
は１を、他はゼロを出力する様プログラムされておシ、
第２ビツトは入力アドレスの値が処理画面の行番号と一
致するものには１を、他はゼロを出力する様プログラム
されている。

また、読出専用メモリ２８は同様に２ビツト出力で、第
１ビツトは入力アドレスの値が取込画面の列番号と一致
するものには１を、他はゼロを出力する様プログラムさ
れておυ、第２ビツトは入力アドＹスの値が処理画面の
列番号と一致するものには１を他はゼロを出力する様プ
ログラムされるＯ 同期信号が端子２０より入力されると、列カウンタ２５
及び行カウンタ２６はリセットされ双方ともゼロを出力
する。いま第１図における第１区画を処理する単位プロ
セッサ３の制御部を考えているものとすると、列カウン
タの値０により読出専用メモリ２８は取込画面を示す第
１ビツト目及び出力両面を示す第２ビツト目に１１”を
出力する。

また行カウンタの値Ｏにより読出専用メモリ２７は取込
画面を示す第１ビツト目及び出力画面を示す第２ビツト
目に＠１”を出力する。このためゲー）２９，３１はそ
れぞれ取込信号出力端子２２に′″１′″、出力指令出
力端子２４に′″１′を出力する。

標本化された動画信号が第１図の端子２に加わる毎に第
４図のクロック端子２１に信号が加わり列カウンタ２５
を歩進し、列カウンタ２５は全画面の一列分が終了する
と行カウンタ２６を一歩進し列カウンタ２５はゼロにも
どる口このため読出専用メモ！Ｊ２８，２７の第１ビツ
ト目は取込画面に属する列及び行を各々の列カウンタ２
５、行カウンタ２６が示している限り１”を出力し、ゲ
ート２９はよって取込画面に属する標本位置に対して＠
１”を４子２２へ出力する０ 同様に列カウンタ２５および行カウンタ２６が出力画面
に相当する列および行を示した時に読出専用メモ１，１
２８．２７は６各１１”を出力し、この結果ゲート３１
は端子２４に出力指令信号として＠１ｍを出力する。

第５図は第１図の単位シグナルプロセッサ３゜４、　５
．　６における処理部の一実施例であり、シグナルプロ
セラｆ４０．レジスタ４１、ゲート４２、取込部よりの
入力端子４３、取込部へのアドレス出力端子４４、出力
部への出力端子４５、出力部へのアドレス出力端子４６
、出力部への書込信号出力端子４７、命令入力端子４８
、取込部読み出し信号出力端子４９から構成される。シ
グナルプロセッサ４０は文献２で述べられているＮＥＣ
製のμＰＤ７７２０と同等なプロセッサを用いるものと
仮定している。μｒ’Ｄ７７２０は内部に乗算器や加算
器を持ち、独得のバス構成を持つ信号処理用のプロセッ
サであるが、詳細は前記文献２（／ｃ譲る。

以下ではμＰＤ７７２０相当のプロセ、すとして、μＰ
Ｄ７７２１を用いた場合【ついて説明する。μＰＤ７７
２１ば、μＰＤ７７２０と同じ機能を持つが、インスト
ラフシランＲＯＭを内蔵せず、入力端子Ｉ凡から命令サ
イクル毎にインストラクションをａり込んで動作するプ
ロセッサでちる。従って、第１図の命令発生装置より供
給される命令を第５図の命令入力端子４８を介してシグ
ナルプロセッサ４０の入力端子ＩＲへ供給することによ
り、μＰ　Ｄ　７７２０を使用するのと同じ機能を実現
できる。μＰＤ７７２１の使用例として、ＮＥＣ製ＯＥ
ＶＡＫＩＴ　−７７２０取扱説明書（文献＝ｌ）Ｋ記載
があるので参照されたい。

μＰＤ７７２０はプログラム可能な出力ビットＰ１゜Ｐ
２を持りている。入出力は双方向のパラレルバス（旬を
介して行ないｏ’ｉｆ込端子（５）Ｋ信号が来ている場
合は入力方向バスとして、書込端子（５）に信号が来な
い場合は出力方向バスとして用いられる。

いま、第１図の命令発生装置７よυ命令が第５図の端子
４８に加わるとシグナルプロセッサ４０は命令に従って
ディジタル信号処理を行なう。このため、第１図の取込
部１０よりの入力データを必要とし、まず、必要となる
アドレスをポートＤに用意してビット出力ポートＰ１か
ら１”を出力する。この時、ゲート４２は１０′を出力
し、ポートＤのデータはシグナルプロセッサ４０より外
部ヘ出力テキ、レジスタ４１にアドレスを格納する。

次にＰｌを１０”とするとレジスタ４１の内容が端子４
４を介して取込部１ｏへ伝達され、対応するデータが端
子４３からボート１Ｄ”へ入力される。

１１ｆｆｌ　ｉ　Ｋシグナルプロセッサ４０で処理済と
なったデータを出力部１２へ転送するには出力部１２の
アドレスを指定するため、必要となるアドレスをボー）
Ｄに用意してピット出力ボートＰ１から１１”を出力し
、レジスタ４１にアドレスを書込む。

このアドレスは出力端子４６を介して出力部１２へ伝達
される。次に処理済データをボー）Ｄに用意してビット
出力ボートＰ２から＠１”を出力する。

この時、ゲート４２は＠０”を出方し、ボートＤはシグ
ナルプロセッサ４ｏより外部へ出力する状態となシ、か
つ、取込部には出力端子４９を介して出力禁止を知らせ
るため、Ｄボート上のデータは端子４５を介して出力部
へ伝達される０また、ビット出カポ−）Ｐ２の１１″は
端子４７を込して出力部へ伝達され、端子４５から伝え
られたデータを出力部へ書込むことを指令する。

第６図は、第１図の単位シグナルプロセッサ３゜４．５
．６で用いられる取込部の一実施例であ如、読み出し書
き込み可能メモリ５０，５１．カウンタ５２、セレクタ
５３，５８、ゲート５４，５５゜６４．６５．フリップ
フロップ５６、動画信号入力端子５７、出力端子５９、
アドレス入力端子６０、同期信号入力端子６１、取シ込
み指令信号入力端子６２．読み出し信号入力端子６３よ
り成る。ここで、読み出し香き込み可能メモ！７５０．
５１は、ＷＴに＠１”が入力されたときは、ＤＩｎ上の
データをＡＤ几に与えられたアドレスに薔き込み、ＲＤ
に＠１”が入力されたときは、ＡＤＲに与えられたアド
レスから読み出したデータをり。ｕｔに出力する口また
、ＲＤに＠０”が入力されているときは、Ｄｏｕｔはハ
イインピーダンスとなると仮定している０フリツプフロ
ツプ５６は、正論理出力Ｑと負論理出力ＱＢを持ち、入
力信号の立ち上がりで出力を各々反転する０ 同期信号入力端子６１には、第３図（ａ）に示した同期
信号が加わっておシ、同期信号の立ち上がりによって、
フリップフロ、プ５６の出力を反転すると同時にカウン
タ５２をゼロにする〇第６図では、フリップフロップ５
６の出力値により動画信号入力端子５７上のデータを取
シ込むメモリと、処理部からアクセスされるメモリを切
）替えている。以下では、メモＩＪ　５０が動画信号の
取り込みに、メモリ５１が処理部からアクセスされてい
る状態を仮定して説明する。すなわち、フリップフロッ
プ５６の出力Ｑは＠Ｏ”ＱＢは＠１＃であることにより
、セレクタ５３はカウンタ５２の出力を、セレクタ５８
はアドレス入力端子６゜を各々選択し、更にゲート５４
．６５の出力ｒＯ”となってメモリ５０からの読み出し
、メモリ５１への書き込みが各々禁止された状態である
。

この状態に於いては、制御装置より取シ込み指令信号入
力端子６２に１２が出力されている間のみ、第１図の動
画信号入力端子２に標本化された動画信号が加わる毎に
、読み出し書き込み可能メモリ５０に動画信号入力端子
５７上の動画信号を書き込んだ後カウンタ５２を１歩進
−する〇一方、メモリ５１は、処理部より読み出し信号
入力端子６３が＠１”のときのみアドレス入力端子６０
に供給されるアドレスからデータが読み出される口すな
わち、前述した処理部に於いて第５図のレジスタ４１に
アドレスを格納した後、第６図の読み出し信号入力端子
６３へ＠１”を出力することによって読み出し書き込み
可能メモリ５１から一データが出力端子５９に読み出さ
れる。このようにして、読み出し書き込み可能メモリ５
０に、取り込み領域の動画信号を入力順に取り込むと同
時に、読み出し書き込み可能メモリ５１からは、処理部
の必要に応じてデータを読み出すことができる。

次に、同期信号が新に加わると、フリップフロップ５６
の出力Ｑは＠１”ＱＢは′″０“となり書き込み読み出
し可能メモリ５０と５１の動作を逆にする。以上のよう
にして、同期信号毎に取り込みを行なうメモリと処理部
から読み出されるメモリを切り替え、所謂ダブルバッフ
ァ７−モリを講成している。

第７図は、第１図の単位シグナルプロセッサ３゜４、　
５．　６で用いられる出力部の一実施例であシ、読み出
し書き込み可能メモリ７０，７１、カウンタ７２、セレ
クタ７３．７８、ゲー）７４，７５゜８４．８５、クリ
ップ７０ツブ７６、符号信号出力端子７７、入力端子７
９、アドレス入力端子８０、同期信号入力端子８１、出
力指令信号入力端子８２、書き込み信号入力端子８３よ
構成る口ここで、読み出し舊き込み可能メモリ７０，７
１及び７リツプフロツプ７６は、各々第６図に於ける読
み出し書き込み可能メモリ５０．５１及びフリップ７０
ツブ５６と同じ機能を持つ。また、同期信号入力端子８
１には、第３図＋１）に示した同期信号が加わっておシ
、同期信号の立ち上がシによって、トグル７リツプ７０
ツブ６の出力を反転すると同時にカウンタ７２をゼロに
する。

第７図では、フリップフロップ６の出力値により動画信
号出力端子７７上にデータを読み出すメモリと、処理部
から処理済みのデータを書き込むメモリを切シ替えてい
る。以下では、メモリ７１が動画信号の出力に、メモリ
７０が処理部からアクセスされている状態を仮定して説
明する。すなわち、７リツプフロツプ７６の出力Ｑは”
Ｏ’ＱＢは＠１”であることにより、セレクタ７８はカ
ウンタ７２の出力を、セレクタ７３はアドレス入力端子
８０を各々選択し、更にゲート７４．８５の出力は＠０
″となってメモリ７０からの読み出し、メモリ７１への
書き込みが各々禁止された状態である。

この状態に於いては、制御装置より出力指令信号入力端
子８２に′″１”が出されている間のみ、第１図の動画
信号入力端子２に標本化された動画信号が加わる毎に、
読み出し書き込み可能メモリ７１から動画信号出力端子
５７上へ動画信号を読み出した後カウンタ７２を１歩進
する〇一方、メモリ７０は、処理部より供給される書き
込み信号入力端子８３が＠１”のときのみアドレス入力
端子８０に供給されるアドレスへデータを書き込む０す
なわち、前述したように処理部に於いて第５図のレジス
タ４１にアドレスを格納した後、第７図の書き込み信号
入力端子６３へ＠１”を出力することＫよって読み出し
書き込み可能メモリ７０へ入力端子７９上のデータが書
き込まれる０このようＫして、読み出し書き込み可能メ
モリ７１から、処理ずみのデータを読み出すと同時に、
読み出し書き込み可能メモリ７０へは、処理部の必要に
応じてデータを書き込むことができる口 次に、同期信号が新たに加わると、７す、プフロップ７
６の出力Ｑは＠１″ＱＢは＠Ｏｍとなり書き込み読み出
し可能メモリ７０と７１の動作を逆にする０以上のよう
にして、同期信号毎に読み出しを行なうメモリと処理済
みのデータを蓄えるメモリを切シ替え、所謂ダブルバッ
ファメモ！Ｊｔ＝構成している。

以上述べたように、本実施例では取シ込みメモリ及び出
力メモリ双方をダブルバッファ構成にしているため動画
像の入力からその処理結果が観測されるまでの遅延は２
周期分となっている。

以上の様にして本発明が実施できる。

以上述べた実施例では制御部に読出専用メモリを用いた
が、ランダム・アクセス中メモリ等に置換することによ
り予め定められた取込部分画像及び処理部分画像の位置
を動的に変化させるものも本発明のうらである０ さらに、本発明では取込部分画像及び処理部分画像の位
置を指定する制御部を個々の単位シグナルプロセッサに
分散させて持たせたが、これ等を集中させて各単位シグ
ナルプロセッサに制御信号のみを分配する方法も本発明
のうちであるＯ（発明の効果） 以上見て来たように、本発明によれば動画信号を複数の
単位シグナルプロセッサにより、互いに通信することな
く、また単位シグナルプロセッサ間の境界部のディジタ
ル信号処理に何ら影響を与えることなく、ディジタル信
号処理を実現できる。

このため、多くの単位シグナルプロセッサを用いること
により実時間ディジタル信号処理を動画信号に対して適
応できる様になる。

また、並列に置かれた単位シグナルプロセッサは取込画
面および処理画面の指定のみが異なシ、各単位シグナル
プロセッサの処理部では同一ディシタルー信号処理プロ
グラムで処理すべきものであるから、プログラムの開発
は単一単位シグナルプロセッサについてのみ行なえば良
いため、グログジム作業も容易となる。

また、命令発生装置は単位プロセッサの台数によらず１
個で良いためＭＩＭＤ型のマルチプロセッサよりもプロ
グラム格納メモリが少なくて良く、プログラムの変更も
容易である〇 更に、単位シグナルプロセッサ間では取込画面と処理画
面の領域のみが異なるため、多くの単位シグナルプロセ
ッサを並列に設け、故障を起した単位シグナルプロセッ
サの出力を禁止し、他の予備単位シグナルプロセッサの
取込画面と処理画面の定義のみを変えるだけで故障を復
帰できるため、高信頼度の信号処理プロセッサとしても
利用できるＯ

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図は本発明の原理を示す図、 第３図は第１図の動作タイミングを示す図、第４図は制
御部の構成例を示す図、 第５図は処理部の構成例を示す図、 第６図は取入部の構成例を示す図、 第７図は出力部の構成例を示す図である。 図において、 １・・・同期信号入力端子、２・・・動画信号入力端子
、３、　４．　５．　６・・・単位シグナルプロセッサ
、７・・・命令発生装置、８・・・動画出力、端子、１
０・・・取込部、１１・・・処理部、１２・・・出力部
、１３・・・制御部である◇ 代理人す１゛埋上　１′ｉ　　原　　　晋第２図 ＾　　　　　　＾　　＾　　＾　　　＾　　　　　　　
、＾　　　＾の　　　　　　、ＯＱ　　“ｏ　　　　、
Ｏ’ｏ　　　　Φ第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 テレビ信号等の動画信号の一画面の始まりを知らせる同
   期信号より予め定められた入力部分画面位置信号及び出
   力部分画面位置信号を発生する制御部と、 前記制御部より入力部分画面位置信号を入力され、別途
   入力された動画信号の前記入力部分画面位置信号の指定
   する部分画面信号を取込む取込部と、 前記取込部に接続され、前記取込部に取込まれた動画信
   号に対し外部より供給される命令に従って信号処理を施
   す処理部と、 前記処理部の出力側に接続され、前記処理部の処理結果
   を蓄えるとともに、別途前記制御部より入力された前記
   出力部分画面位置信号の指定する部分画面位置に前記蓄
   えられた処理結果を出力する出力部とから構成される複
   数個の単位プロセッサと、 前記単位プロセッサの処理部の処理内容を決定する命令
   系列を、前記動画信号の１画面の始まりに同期してくり
   返し発生する命令発生装置と、前記命令発生装置が供給
   する命令系列を前記複数個の単位プロセッサの各々に供
   給する命令バスと、 前記複数個の単位プロセッサの各々に前記同期信号及び
   前記動画信号を供給する入力バスと、前記複数個の単位
   プロセッサの各々から出力される前記出力部分画像信号
   を伝える出力バスとからなり、 全画面に同一の処理をほどこす動画信号処理において、
   前記複数個の単位プロセッサに供給される前記出力部分
   画面位置信号は各単位プロセッサ間で重なりがなく、ま
   た、前記入力部分画面位置信号は重なりを許すことを特
   徴とした実時間動画プロセッサ。