JP2011013852A - 情報処理装置及び並列動作制御方法 - Google Patents

情報処理装置及び並列動作制御方法 Download PDF

Info

Publication number
JP2011013852A
JP2011013852A JP2009156264A JP2009156264A JP2011013852A JP 2011013852 A JP2011013852 A JP 2011013852A JP 2009156264 A JP2009156264 A JP 2009156264A JP 2009156264 A JP2009156264 A JP 2009156264A JP 2011013852 A JP2011013852 A JP 2011013852A
Authority
JP
Japan
Prior art keywords
tasks
image data
image
processing
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009156264A
Other languages
English (en)
Inventor
Yasuyuki Tanaka
康之 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009156264A priority Critical patent/JP2011013852A/ja
Publication of JP2011013852A publication Critical patent/JP2011013852A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Image Processing (AREA)

Abstract

【課題】実行する処理の負荷に応じて処理時間を短縮するよう並列処理を制御できる情報処理装置を実現する。
【解決手段】スケジューラ311は、画像処理プログラム162内の画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23のタスクを、実行順序に従って演算コア110へ割り当てる。負荷算出部33は、画像解析モジュール21による入力画像の解析が完了したことに応答して、この解析結果に基づいて画像処理プログラム162の処理負荷を算出する。負荷制御部32は、算出された画像処理プログラム162の処理負荷がしきい値以上である場合、変動演算モジュール23に対応するタスクを演算コア110に割り当てる処理を中断する。負荷制御部32は、算出された画像処理プログラム162の処理負荷がしきい値以上でない場合、変動演算モジュール23に対応するタスクを演算コア110に割り当てる処理を続行する。
【選択図】図2

Description

本発明は、並列処理を実行する情報処理装置及び同装置に適用される並列動作制御方法に関する。
近年、複数のプロセッサやマルチコアプロセッサを搭載したパーソナルコンピュータが普及している。このようなパーソナルコンピュータでは、マルチスレッドで動作するプログラムのスレッドを別々のプロセッサ(プロセッサコア)に割り当て、並列で処理することができる。また、複数のアプリケーションプログラムを同時に実行する場合にも、プログラムに対応するスレッドを別々のプロセッサ(プロセッサコア)に割り当て、並列で処理することができる。このようなことから、複数のプロセッサやマルチコアプロセッサを搭載したパーソナルコンピュータでは、パフォーマンスやデスクトップの応答性を向上させることができる。
特許文献1には、入力画像により処理負荷が変化する画像処理用のアルゴリズムを、並列処理機上で効率よく実行する並列画像処理装置が開示されている。この並列画像処理装置は、各プロセッサに入力画像を分割した画像領域を割り当て、実行中に負荷が増加したプロセッサに割り当てられた未処理の画像領域を、負荷の少ない別のプロセッサへ再度割り当てることで、各プロセッサにかかる負荷を均等にする。
特開2003−157243号公報
しかし、特許文献1の並列画像処理装置では、未処理の画像領域を再割当てするプロセッサ数が不足する場合、又は未処理の画像領域を再割当てするプロセッサの性能が十分でない場合、要求される処理時間内に処理を完了できない可能性がある。
本発明は上述の事情を考慮してなされたものであり、実行する処理の負荷に応じて処理時間を短縮するよう並列処理を制御できる情報処理装置及び並列動作制御方法を提供することを目的とする。
上述の課題を解決するため、本発明の情報処理装置は、複数の実行ユニットと、動画像データの入力画像フレーム内の複数の画像データ部をそれぞれ解析するための複数の第1タスクと、前記複数の画像データ部それぞれの解析結果を用いて前記複数の画像データ部に対応する出力画像フレーム上の複数の出力画像データ部をそれぞれ生成する複数の第2タスクと、前記複数の出力画像データ部の画質をそれぞれ改善する複数の第3タスクとを、前記複数の第1タスクと前記複数の第2タスクと前記複数の第3タスクとの間の実行順序の関係に基づいて規定される順番で前記複数の実行ユニットに割り当てるスケジューラと、前記複数の第1タスクによる前記複数の画像データ部の解析が完了した場合、前記複数の画像データ部の解析結果に基づき、前記複数の第3タスクの実行に要する処理負荷を算出する負荷算出手段と、前記算出された処理負荷がしきい値よりも高い場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を中断し、前記複数の第2タスクによって生成された出力画像フレームを出力し、前記算出された処理負荷が前記しきい値よりも高くない場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を継続し、前記複数の第3タスクにより画質が改善された出力画像フレームを出力する負荷制御手段とを具備することを特徴とする。
本発明によれば、実行する処理の負荷に応じて処理時間を短縮するよう並列処理を制御できる。
本発明の一実施形態に係る情報処理装置の構成例を示すブロック図。 同実施形態に係る情報処理装置によって実行される画像処理プログラム及び並列動作制御ランタイムライブラリの機能構成の例を示すブロック図。 図2に示す画像処理プログラム内の各モジュールに対応するタスクを演算コアへ割り当てる順序の例を示す図。 図2に示す画像処理プログラム内の各モジュールに対応するタスクの処理例を示す図。 図2に示す画像処理プログラム内の各モジュールに対応するタスクの別の処理例を示す図。 同実施形態に係る情報処理装置によって実行される並列動作制御処理の手順を示すフローチャート。 同実施形態に係る情報処理装置によって実行される負荷制御処理の手順を示すフローチャート。
以下、図面を参照して本発明の実施形態を説明する。
まず、図1を参照して、本発明の一実施形態に係る情報処理装置の構成を説明する。この情報処理装置は、例えば、パーソナルコンピュータ、又は各種電子機器に内蔵される組み込みシステムとして実現し得る。本コンピュータは、CPU11、サブプロセッサ12、GPU13、ネットワークコントローラ14、エンコーダ/デコーダ15、主記憶装置16、外部記憶装置17、及び表示装置18等を備える。コンピュータ内の各部は、内部バスを介して相互に接続されている。
CPU11は本コンピュータの動作を制御するプロセッサであり、外部記憶装置17から主記憶装置16にロードされる、オペレーティングシステム(OS)161、画像処理プログラム162、及び並列動作制御ランタイムライブラリ163等を実行する。画像処理プログラム162は、入力される動画像データに対して所定の画像処理を施すためのプログラムである。また、並列動作制御ランタイムライブラリ163は、画像処理プログラム162内の複数のプログラムモジュールに対応するタスクのそれぞれを並列に実行するためのランタイムライブラリである。なお、タスクは、他のタスクと非同期に実行可能な処理単位であり、例えばスレッドまたはプロセスとして実行される。CPU11は、実行ユニット(CPUコア)であるコア111,112,113を複数内蔵している。コア111,112,113(演算コアとも云う)を複数内蔵するCPU11を搭載する本コンピュータは、複数のプログラムを並列実行することが可能であり、また、1つのプログラム中の複数の処理(複数のタスク)を並列実行することも可能である。サブプロセッサ12は、特定分野の演算に特化した補助的なプロセッサである。サブプロセッサ12が、例えば超解像処理等の負荷の高い処理を受け持つことで、CPU11は、他のタスクを実行することができる。
GPU13は、本コンピュータのディスプレイとして使用される表示装置18を制御する表示コントローラである。このGPU13によって生成される表示信号は表示装置18に送られる。ネットワークコントローラ14は、たとえばIEEE 802.11規格の無線通信を実行する無線通信デバイスである。エンコーダ/デコーダ15は、入力される画像信号を符号化又は復号する。デコーダは、外部記憶装置17に格納されている映像や画像、ネットワークコントローラ14を介して入力される映像や画像等を復号する。エンコーダは、画像処理プログラム162による出力画像等を符号化する。符号化された出力画像は、外部記憶装置17等へ格納される。
図2は、画像処理プログラム162及び並列動作制御ランタイムライブラリ163の構成を示すブロック図である。画像処理プログラム162中のモジュールそれぞれに対応するタスクは、ランタイムである並列動作制御ランタイムライブラリ163によって複数のプロセッサ(複数の実行ユニット)に割り当てられる。ここでは、画像処理プログラム162及び並列動作制御ランタイムライブラリ163に対応するタスクは、いずれもマルチコアプロセッサであるCPU11上で実行されることを想定する。つまり、画像処理プログラム162及び並列動作制御ランタイムライブラリ163の各々に対応するタスクは、CPU11内の演算コア110(演算コア111,112,113のいずれか)に割り当てられる。
画像処理プログラム162は、動画像データの各入力画像フレームに対して所定の画像処理を施すことによって出力画像フレームを生成するプログラムである。画像処理プログラム162は、例えば、動画像データの低解像度な画像フレームから鮮鋭な高解像度フレーム画像を生成する超解像処理や動画像データ内のフレーム間に挿入すべき補間フレームを生成するフレーム補間処理を行うプログラムである。
画像処理プログラム162は、画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23を備える。画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23は、入力画像フレームを、所定数の画素毎に分割した画像領域を処理単位として、それぞれの処理を施す。すなわち、本実施形態では、画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23それぞれに対応する処理が並列に実行できるようにするために、入力画像フレームは複数の画像領域(複数のスライスまたは複数のブロック)に分割される。画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23の各々は、各画像領域に対応する画像データ部単位で、入力画像フレームに対する処理を実行する。
画像解析モジュール21は、入力画像フレームを解析するプログラムモジュールである。画像解析モジュール21は、入力画像フレームを分割した所定の画像領域に対応する画像データ単位で解析を行う。つまり、画像解析モジュール21を実行することにより、入力画像フレームを構成する複数の画像データ部をそれぞれ解析するための複数のタスク(複数の画像解析タスク)が演算コア110に割り当てられる。
固定演算モジュール22は、入力画像フレームから出力画像フレームを生成するプログラムモジュールである。固定演算モジュール22は、画像解析モジュール21による処理結果(解析結果)を用いて、入力画像を分割した所定の画像領域に対応する画像データ単位で、対応する出力画像上の画像領域を生成する。つまり、固定演算モジュール22を実行することにより、入力画像フレームの複数の画像データ部それぞれの解析結果を用いて、それら複数の画像データ部に対応する出力画像フレーム上の複数の出力画像データ部をそれぞれ生成するための複数のタスク(複数の固定演算タスク)が演算コア110に割り当てられる。
変動演算モジュール23は、固定演算モジュール22により生成された出力画像の画質を改善するプログラムモジュールである。変動演算モジュール23は、出力画像上の所定の画像領域に対応する画像データ単位で、固定演算モジュール22により生成された出力画像の画質を改善する。つまり、変動演算モジュール23を実行することにより、複数の出力画像データ部の画質をそれぞれ改善するための複数のタスク(複数の変動演算タスク)が演算コア110に割り当てられる。
並列動作制御ランタイムライブラリ163は、画像処理プログラム162内のプログラムモジュールそれぞれに対応するタスク(画像解析タスク群、固定演算タスク群、変動演算タスク群)を並列に実行するためのランタイムライブラリである。つまり、並列動作制御ランタイムライブラリ163は、画像処理プログラム162内の複数の画像解析タスク、複数の固定演算タスク、複数の変動演算タスクを、演算コア110に割り当てる。これら複数の画像解析タスク、複数の固定演算タスク、および複数の変動演算タスクには、それぞれ実行可能な順序が設定されており、並列動作制御ランタイムライブラリ163は、この順序に従ってタスクを演算コア110に割り当てる。
並列動作制御ランタイムライブラリ163は、動作制御部31、負荷制御部32、負荷算出部33、及び処理時間測定部34を備える。動作制御部31は、スケジューラ311とバッファリング部312とを備える。
スケジューラ311は、画像処理プログラム162内の各プログラムモジュールのタスクを演算コア110に割り当てる。スケジューラ311は、複数の画像解析タスクと複数の固定演算タスクと複数の変動演算タスクとの間の実行順序の関係(時系列的な実行規則)と演算コア110それぞれの処理負荷とに基づき、それらタスクを演算コア110(演算コア111,112,113)に割り当てる。
バッファリング部312は、演算コア110に割り当てられたタスクの処理結果を記憶装置へ格納する。バッファリング部312は、タスクが固定演算モジュール22に対応するタスクである場合、処理結果を出力記憶領域へ格納する。また、バッファリング部312は、タスクが変動演算モジュール23に対応するタスクである場合、処理結果を一時記憶領域へ格納する。なお、出力記憶領域は、出力画像のデータを格納するために確保された記憶装置内の領域である。一時記憶領域は、変動演算モジュール23に対応するタスクの処理結果を一時的に格納するために確保された記憶装置内の領域である。
負荷算出部33は、画像解析モジュール21による入力画像フレームの解析が全て完了したことに応答して、その解析結果に基づき、画像処理プログラム162によって現在の入力画像フレームを処理するための処理負荷(例えば演算量)を算出する。処理負荷は、例えば、複数の変動演算タスクの実行に要する処理負荷を示す。つまり、変動演算モジュール23に対応する処理は、画像解析モジュール21による解析結果に応じて負荷が変動する処理である。なお、処理負荷は、複数の画像解析タスク、複数の固定演算タスク、および複数の変動演算タスクの実行に要する処理負荷であってもよい。この場合、画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23のそれぞれに対応する処理は、画像解析モジュール21による解析結果に応じて負荷が変動する処理であるといえる。負荷算出部33は、算出した処理負荷を負荷制御部32へ出力する。
負荷制御部32は、負荷算出部33により算出された画像処理プログラム162の処理負荷に基づき、演算コア110(演算コア111,112,113のいずれか)に割り当てられるタスクを制御する。具体的には、算出された画像処理プログラム162の処理負荷がしきい値以上である場合、負荷制御部32は、変動演算モジュール23を処理対象のモジュールから外す。つまり、負荷制御部32は、変動演算モジュール23に対応するタスクを、演算コア110に割り当てる処理を中断する。したがって、画像処理プログラム162は、算出された画像処理プログラム162の処理負荷がしきい値以上である場合、固定演算モジュール22により生成された画像を処理結果として出力する。以上により、CPU11にかかる負荷を削減し、画像処理プログラム162による現在の入力画像フレームの処理にかかる時間を短縮することができる。
一方、算出された画像処理プログラム162の処理負荷がしきい値以上でない場合、負荷制御部32は、変動演算モジュール23に対応するタスクを、演算コア110に割り当てる処理を続行する。また、負荷制御部32は、バッファリング部312により一時記憶領域に格納されている変動演算モジュール23の処理結果を用いて、出力記憶領域に格納されている固定演算モジュール22の処理結果を更新する。つまり、変動演算モジュール23による処理結果、すなわち画質が改善された出力画像が、画像処理プログラム162の出力画像として出力記憶領域へ格納される。また、バッファリング部312は、以降に演算コア110へ割り当てられた変動演算モジュール23に対応するタスクの処理結果を、一時記憶領域ではなく直接、出力記憶領域へ格納する。これは、算出された画像処理プログラム162の処理負荷がしきい値以上でない場合、変動演算モジュール23に対応するタスクが全て実行されることが確定されるためである。つまり、画像処理プログラム162は、算出された画像処理プログラム162の処理負荷がしきい値以上でない場合、変動演算モジュール23により画質が改善された画像を処理結果として出力する。
処理時間測定部34は、画像処理プログラム162が現在の入力画像を処理するために要した時間を測定する。動作制御部31及び負荷制御部32は、処理時間測定部34によって測定された処理時間に基づいて、並列処理の実行や負荷の制御を行ってもよい。
負荷制御部32は、画像解析モジュール21による入力画像フレーム内の全ての画像データ部の解析が完了したことに応答して、解析結果に基づいて画像処理プログラム162の入力画像フレームに対する処理負荷を算出し、算出した処理負荷に応じて変動演算モジュール23のタスクを演算コア110へ割り当てる処理を続行するか中断するかを判定する。画像処理プログラム162の処理負荷が大きく、変動演算モジュール23のタスクを演算コア110に割り当てる処理を中断する場合、以降に割り当てる予定であった変動演算モジュール23のタスクの分、処理量が削減され、処理時間を短縮することができる。なお、現在の入力画像に対する処理が完了し、新たな入力画像に対する処理が開始された場合、変動演算モジュール23のタスクを演算コア110へ割り当てる処理は再開される。
また、スケジューラ311は、実行中に、ある演算コアの負荷が増加した際、未処理のタスクを負荷の少ない別の演算コアへ割り当て直す再割り当てを行うことがある。しかし、再割り当てを行う場合、演算コア間の同期オーバヘッドが発生する可能性がある。また、ある演算コアで処理負荷を算出する処理を実行し、算出された処理負荷を用いて別の演算コアで負荷制御を行う場合、この別の演算コアでは、処理負荷の算出を待つ待ち時間が生じ、処理が遅延する可能性がある。さらに、未処理のタスクを再割り当てするための演算コアが不足する場合、又は演算コアの性能が不十分である場合、スケジューラ311によって演算コアにかかる処理負荷を均等にしたとしても、要求される処理時間内に処理を完了させることができない可能性がある。
このため、本実施形態では、画像処理プログラム162による現在の入力画像フレームの処理中にその現在の入力画像フレームに対する処理負荷を算出し、処理負荷が大きい場合には、変動演算モジュール23に対応するタスクを省略することで、現在の入力画像フレームを処理するためのタスク自体を削減する。これにより、画像処理プログラム162にかかる処理時間を短縮することができる。また、この場合には、演算コアにタスクを再割り当てするための同期オーバヘッドや、ある演算コアの処理結果を別の演算コアが待つ待ち時間が生じない。
図3は、画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23のそれぞれに対応するタスクを実行する順序の例、すなわち、演算コア110(演算コア111,112,113のいずれか)に割り当てる順序の例を示す。
スケジューラ311は、入力画像(入力画像フレーム)を横方向にスライスした画像領域に対応する画像データを処理単位とする画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23に対応するタスクを演算コア110に割り当てる。スケジューラ311は、図3中に矢印で示す実行順序(実行規則)に従って、モジュールに対応する画像領域を処理単位とするタスクを演算コア110に割り当てる。
具体的には、まず、スケジューラ311は、入力画像41の上から一番目の画像領域を対象とした画像解析モジュール21のタスクを演算コア111,112,113のいずれかに割り当てる。次に、スケジューラ311は、入力画像41の上から二番目の画像領域を対象とした画像解析モジュール21のタスク、又は入力画像41の上から一番目の画像領域を対象とした固定演算モジュール22のタスクを演算コア110に割り当てる。そして、入力画像41の上から二番目の画像領域を対象とした画像解析モジュール21のタスクと、入力画像41の上から一番目の画像領域を対象とした固定演算モジュール22のタスクとが、それぞれ演算コア110に割り当てられた後、スケジューラ311は、入力画像41の上から三番目の画像領域を対象とした画像解析モジュール21のタスク、入力画像41の上から二番目の画像領域を対象とした固定演算モジュール22のタスク、又は入力画像41の上から一番目の画像領域を対象とした変動演算モジュール23のタスクを演算コア110に割り当てる。
スケジューラ311は、上述の例のような順序に基づき、画像領域を処理単位とする各モジュールのタスクを演算コア110に割り当てる。
図4及び図5は、画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23に対応するタスクの処理例を示す。
図4は、画像処理プログラム162による処理負荷が大きく、変動演算モジュール23のタスクを演算コア110に割り当てる処理を中断する場合に、中断による処理負荷削減の効果が最も大きい場合の例を示す。
図4に示す例では、入力画像51上の全ての画像領域に対応する画像解析モジュール21のタスクと、入力画像51上の上から一番目から六番目までの画像領域に対応する固定演算モジュール22のタスクとが、スケジューラ311によって演算コア110に割り当てられ、処理が完了している。
入力画像51上の全ての画像領域に対応する画像解析モジュール21の処理が完了したことに応答して、負荷算出部33は、画像解析モジュール21による処理結果(解析結果)に基づき、画像処理プログラム162が現在の入力画像を処理するためにかかる処理負荷を算出する。そして、負荷制御部32は、入力画像51上の未処理の画像領域に対応する変動演算モジュール23のタスクを演算コア110に割り当てる処理を続行するか否かを判定する。処理負荷がしきい値以上である場合、負荷制御部32は、入力画像51上の未処理の画像領域に対応する変動演算モジュール23のタスクを演算コア110に割り当てる処理を中断する。したがって、図4では、入力画像51上の全ての画像領域に対応する変動演算モジュール23のタスクが演算コア110に割り当てられず、これらタスクに対応する処理の分だけ処理量が削減される。
また、図5は、画像処理プログラム162による処理負荷が大きく、変動演算モジュール23のタスクを演算コア110に割り当てる処理を中断する場合に、中断による処理負荷削減の効果が最も小さい場合の例を示す。
図5に示す例では、入力画像61上の全て画像領域に対応する画像解析モジュール21のタスクと、入力画像61上の上から一番目から六番目までの画像領域に対応する固定演算モジュール22のタスクと、入力画像61上の上から一番目から六番目までの画像領域に対応する変動演算モジュール23のタスクとが、スケジューラ311によって演算コア110に割り当てられ、処理が完了している。
入力画像61上の全て画像領域に対応する画像解析モジュール21の処理が完了したことに応答して、負荷算出部33は、画像解析モジュール21による処理結果(解析結果)に基づき、画像処理プログラム162が現在の入力画像を処理するためにかかる処理負荷を算出する。そして、負荷制御部32は、入力画像61上の未処理の画像領域に対応する変動演算モジュール23のタスクを、演算コア110に割り当てる処理を続行するか否かを判定する。処理負荷がしきい値以上である場合、負荷制御部32は、入力画像61上の未処理の画像領域に対応する変動演算モジュール23のタスクを、演算コア110に割り当てる処理を中断する。したがって、図5では、入力画像61上の下から一番目の画像領域に対応する変動演算モジュール23のタスクが、演算コア111,112,113のいずれにも割り当てられず、このタスクに対応する処理の分だけ処理量が削減される。
以上のように、画像処理プログラム162による処理負荷が大きく、変動演算モジュール23のタスクを演算コア110に割り当てる処理を中断する場合に、削減可能な処理負荷は、スケジューラ311によって決定される演算コア110の割り当てのタイミング等によって変化する。また、削減可能な処理負荷(処理時間)は、入力画像を処理単位である画像領域に分割する分割数、CPU11内の演算コア数、現在の入力画像に対する変動演算モジュール23の処理負荷等によって変化する。
現在の入力画像に対する変動演算モジュール23の処理負荷をP[msec],入力画像を処理単位の画像領域に分割した分割数をd,CPU11内の演算コア数をnとした場合、削減可能な処理負荷(処理時間)は以下のように算出される。すなわち、削減可能な処理負荷が最も大きい場合(図4)、
P/n
削減可能な処理負荷が最も小さい場合(図5)、
P/(n×d)
だけ、処理時間を削減することができる。
例えば、現在の入力画像に対する変動演算モジュール23の処理負荷P(演算コア1つで全て処理した場合の処理負荷)が60[msec],入力画像の分割数dが10,CPU11内の演算コア数nが2であると仮定すると、削減可能な処理負荷が最も大きい場合、
60/2=30[msec]
だけ、処理時間を削減することができる。また、削減可能な処理負荷が最も小さい場合、
60/(2×10)=3[msec]
だけ、処理時間を削減することができる。
図6は、並列動作制御ランタイムライブラリ163による並列動作制御処理の手順を示すフローチャートである。
まず、並列動作制御ランタイムライブラリ163は、次の処理対象の画像フレームがあるかどうか(処理開始時は、1枚目の処理対象の画像フレームがあるかどうか)を判定する(ステップS101)。
処理対象の画像フレームがない場合(ステップS101のNO)、並列動作制御ランタイムライブラリ163は、処理を終了する。
処理対象の画像フレームがある場合(ステップS101のYES)、並列動作制御ランタイムライブラリ163は、画像解析モジュール21による入力画像の解析が完了したかどうかを示す画像解析完了フラグに0を設定し、リセットする(ステップS102)。
次いで、並列動作制御ランタイムライブラリ163は、CPU11内の演算コア110に割り当てる処理対象のタスクがあるかどうかを判定する(ステップS103)。演算コア110に割り当てるタスクは、画像処理プログラム162内の画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23のいずれかに対応するタスクである。
処理対象のモジュールがない場合(ステップS103のNO)、並列動作制御ランタイムライブラリ163は、ステップS101の処理に進む。
処理対象のモジュールがある場合(ステップS103のYES)、並列動作制御ランタイムライブラリ163は、演算コア110へ処理対象のタスクを割り当てる(ステップS104)。ステップS104では、実行可能な複数のタスクが存在する場合には、それら実行可能な複数のタスクが演算コア110内の複数のコアに割り当てられる。これにより、実行可能な複数のタスクは演算コア110上で並列に実行される。
そして、並列動作制御ランタイムライブラリ163は、固定演算モジュール22による入力画像内の画像領域単位のタスクの処理が完了したかどうか、つまりある1つの画像領域に対応する出力画像データ部を生成する処理が完了したかどうかを判定する(ステップS105)。
固定演算モジュール22に対応するタスクの処理が完了した場合(ステップS105のYES)、並列動作制御ランタイムライブラリ163は、固定演算モジュール22に対応するタスクの処理結果、つまりある1つの画像領域に対応する出力画像データ部を出力記憶領域へ格納する(ステップS106)。
次いで、並列動作制御ランタイムライブラリ163は、変動演算モジュール23による入力画像内の画像領域単位のタスクの処理が完了したかどうか、つまりある1つの画像領域に対応する出力画像データ部に対する画質改善処理が完了したかどうかを判定する(ステップS107)。
変動演算モジュール23に対応するタスクの処理が完了した場合(ステップS107のYES)、並列動作制御ランタイムライブラリ163は、画像解析完了フラグに0が設定されているかどうかを判定する(ステップS108)。
画像解析完了フラグに0が設定されている場合(ステップS108のYES)、並列動作制御ランタイムライブラリ163は、変動演算処理モジュール23に対応するタスクの処理結果、つまり画質改善された出力画像データ部を一時記憶領域へ格納する(ステップS109)。
画像解析完了フラグに0が設定されていない場合(1が設定されている場合)(ステップS108のNO)、並列動作制御ランタイムライブラリ163は、変動演算処理モジュール23に対応するタスクの処理結果を出力記憶領域へ格納する(ステップS110)。
そして、並列動作制御ランタイムライブラリ163は、画像解析モジュール21による入力画像を解析するタスクの処理が全て完了しているかどうかを判定する(ステップS111)。つまり、並列動作制御ランタイムライブラリ163は、画像解析モジュール21が入力画像内の全ての画像領域について処理を完了したかどうかを判定する。
画像解析モジュール21による入力画像を解析するタスクの処理が完了していない場合(ステップS111のNO)、並列動作制御ランタイムライブラリ163は、ステップS103以降の処理を再度実行する。
画像解析モジュール21による入力画像を解析するタスクの処理が完了している場合(ステップS111のYES)、並列動作制御ランタイムライブラリ163は、画像解析完了フラグに、画像解析モジュール21に対応するタスクの処理が全て完了したことを示す1を設定する(ステップS112)。また、並列動作制御ランタイムライブラリ163は、負荷制御処理を実行する(ステップS113)。そして、並列動作制御ランタイムライブラリ163は、ステップS103以降の処理を再度実行する。
図7は、並列動作制御ランタイムライブラリ163によるステップS113の負荷制御処理の手順を示すフローチャートである。
まず、並列動作制御ランタイムライブラリ163は、画像解析モジュール21による入力画像フレームの解析結果に基づいて、画像処理プログラム162が現在の入力画像フレームを処理するためにかかる処理負荷を算出する(ステップS201)。処理負荷は、例えば、複数の変動演算タスクの実行に要する処理負荷を示す。なお、処理負荷は、複数の画像解析タスク、複数の固定演算タスク、および複数の変動演算タスクの実行に要する処理負荷であってもよい。
次に、並列動作制御ランタイムライブラリ163は、算出した処理負荷がしきい値以上であるかどうかを判定する(ステップS202)。処理負荷は、例えば、画像処理プログラム162が入力画像フレームに対して高解像度化処理を施す場合、入力画像フレーム内のエッジ数に比例して増加する。そこで、並列動作制御ランタイムライブラリ163は、画像処理プログラム162を実行するシステム上で、エッジ数と処理負荷との関係を事前に計測し、要求性能(要求される処理時間)を超える場合のエッジ数をしきい値に設定する。また、並列動作制御ランタイムライブラリ163は、システム上で画像処理プログラム162を実行する際に、処理時間測定部34によって測定された処理時間が要求性能(要求される処理時間)を超えている場合、その時のエッジ数を以降の処理に用いるしきい値に設定してもよい。この場合、並列動作制御ランタイムライブラリ163は、しきい値を実行時に動的に変更することができる。
例えば、高解像度化処理では、エッジの近くだけで、条件式を連立した方程式を解いて高解像度画像の画素値を求める処理が行われ、エッジがない部分(平坦な部分)では、この処理を省いて処理量が削減される(特開2007−310837号公報参照)。この処理にかかる処理時間は、エッジ画素数(エッジ付近の画素数)に比例して増加する。つまり、入力画像フレーム内のエッジ画素数と、変動演算モジュール23による処理にかかる処理時間とは比例関係にある。このため、要求される処理時間(制約時間)を超える処理、すなわち処理負荷が高い処理を実行した場合のエッジ画素数をしきい値に用いることで、画像処理プログラム162による入力画像フレームの処理を、要求される処理時間内に完了することができる。したがって、上述の例では、画像解析モジュール21が入力画像フレーム内のエッジ数(エッジ画素数)を算出し、並列動作制御ランタイムライブラリ163が、算出されたエッジ数(エッジ画素数)が設定されたしきい値以上であるかどうかを判定する。
算出した処理負荷がしきい値以上である場合(ステップS202のYES)、並列動作制御ランタイムライブラリ163は、変動演算モジュール23を処理対象のモジュールから外す(ステップS203)。つまり、並列動作制御ランタイムライブラリ163は、変動演算モジュール23を演算コア110に割り当てる処理を中断する。
算出した処理負荷がしきい値以上でない場合(ステップS202のNO)、並列動作制御ランタイムライブラリ163は、一時記憶領域に格納されている処理結果を用いて、出力記憶領域に格納されている処理結果を更新する(ステップS204)。つまり、並列動作制御ランタイムライブラリ163は、固定演算モジュール22による処理結果を、変動演算モジュール23による処理結果に置き換える。
以上の処理により、並列動作制御ランタイムライブラリ163は、画像処理プログラム162による現在の入力画像フレームの処理中に、その現在の入力画像フレームに対する処理負荷を算出する。画像処理プログラム162の処理負荷が大きい場合、並列動作制御ランタイムライブラリ163は、変動演算モジュール23に対応する未処理のタスクを省略して処理負荷を削減することで、処理時間を短縮することができる。
また、画像処理プログラム162の処理負荷が大きい場合には、固定演算モジュール22に対応するタスクの処理結果(出力記憶領域に格納された処理結果)を出力画像として用いる。一方、画像処理プログラム162の処理負荷が小さい場合には、変動演算モジュール23に対応するタスクの処理結果(一時記憶領域に格納された処理結果)で、出力記憶領域に格納された処理結果を更新し、変動演算モジュール23に対応するタスクの処理結果を出力画像として用いる。変動演算モジュール23に対応するタスクの処理結果は、固定演算モジュール22に対応するタスクの処理結果である画像(画像データ部)の画質が改善された画像(画像データ部)である。しかし、画像処理プログラム162の処理負荷が大きい場合には、並列動作制御ランタイムライブラリ163は、変動演算モジュール23に対応するタスクを演算コア110に割り当てる処理を途中で中断するため、変動演算モジュール23に対応するタスクの処理結果をそのまま出力記憶領域に格納した場合、中断前の出力画像データ部の画質が改善されているのに対し、中断後の出力画像データ部(固定演算モジュール22に対応するタスクの処理結果)の画質は改善されていないという、出力画像内の不整合が生じる。このような画像内の不整合は、ユーザに違和感を与える可能性がある。したがって並列動作制御ランタイムライブラリ163は、画像処理プログラム162による現在の入力画像フレームの処理負荷が算出されるまでの間、変動演算モジュール23に対応するタスクの処理結果を一時記憶領域に格納し、画像処理プログラム162の処理負荷が小さい場合(変動演算モジュール23に対応するタスクの処理を中断しない場合)に、一時記憶領域に格納された処理結果(変動演算モジュール23に対応するタスクの処理結果)を用いて、出力記憶領域に格納された処理結果(固定演算モジュール22に対応するタスクの処理結果)を書き換える。これにより、画像解析モジュール21、固定演算モジュール22、及び変動演算モジュール23に対応するタスクを所定の実行順序に従って並列に処理できると共に、画像解析モジュール21による入力画像フレームの解析結果に基づく負荷制御に応じて、固定演算モジュール22に対応するタスクの処理結果と変動演算モジュール23に対応するタスクの処理結果のいずれかを選択して、出力画像とすることができる。これらのことから、本実施形態では、画像処理プログラム162による現在の入力画像フレームの処理負荷の算出、及び算出された処理負荷に基づく負荷制御によるフィードバックを待つことなく、各モジュールに対応するタスクを実行することができる。つまり、負荷制御に用いられる画像解析モジュール21に対応する入力画像解析のタスクと、固定演算モジュール22及び変動演算モジュール23に対応するタスクとを並行して、演算コア110に割り当てることができる。
なお、画像処理プログラム162による画像処理に高解像度化処理を適用する場合、例えば、画像解析モジュール21にはオーバーサンプリング部及びマッチング誤差算出部(特開2007−310837号公報)が、固定演算モジュール22には仮拡大部(特開2008−276393号公報)が、変動演算モジュール23には対応点検出部及び画素値変換部(特開2008−276393号公報)がそれぞれ対応する。また、画像処理プログラム162による画像処理にフレーム補間処理を適用する場合、例えば、画像解析モジュール21には動き推定部が、固定演算モジュール22には破綻防止画像生成部が、変動演算モジュール23にはその他の処理部がそれぞれ対応する(特開2008−244846号公報)。
以上説明したように、本実施形態によれば、実行する処理の負荷に応じて処理時間を短縮するよう並列処理を制御できる。本実施形態の情報処理装置は、画像処理プログラム162の処理負荷が大きい場合、変動演算モジュール23に対応するタスクを省略して、処理負荷を削減することで、処理時間を短縮することができる。これにより、映像の再生等、リアルタイムでの処理が要求される場合にも、要求時間内に処理を完了することができる。
なお、本実施形態では、CPU11をマルチコアプロセッサとして、画像処理プログラム162内のモジュールに対応するタスクを並列に実行する例について説明したが、サブプロセッサ12又はGPU13をマルチコアプロセッサとして、同様の処理を行うこともできる。また、複数のプロセッサ(マルチプロセッサ)によって、同様の処理を行ってもよい。なお、本実施形態は、マルチコアプロセッサ(マルチプロセッサ)により画像処理プログラム162内のモジュールを並列に実行するため、シングルコアプロセッサ(シングルプロセッサ)には適用されない。
また、本実施形態の並列動作制御処理の手順は全てソフトウェアによって実行することができる。このため、並列動作制御処理の手順を実行するプログラムをコンピュータ読み取り可能な記憶媒体を通じて通常のコンピュータにインストールして実行するだけで、本実施形態と同様の効果を容易に実現することができる。
また本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
162…画像処理プログラム、163…並列動作制御ランタイムライブラリ、21…画像解析モジュール、22…固定演算モジュール、23…変動演算モジュール、31…動作制御部、311…スケジューラ、312…バッファリング部、32…負荷制御部、33…負荷算出部、34…処理時間計測部。

Claims (9)

  1. 複数の実行ユニットと、
    動画像データの入力画像フレーム内の複数の画像データ部をそれぞれ解析するための複数の第1タスクと、前記複数の画像データ部それぞれの解析結果を用いて前記複数の画像データ部に対応する出力画像フレーム上の複数の出力画像データ部をそれぞれ生成する複数の第2タスクと、前記複数の出力画像データ部の画質をそれぞれ改善する複数の第3タスクとを、前記複数の第1タスクと前記複数の第2タスクと前記複数の第3タスクとの間の実行順序の関係に基づいて規定される順番で前記複数の実行ユニットに割り当てるスケジューラと、
    前記複数の第1タスクによる前記複数の画像データ部の解析が完了した場合、前記複数の画像データ部の解析結果に基づき、前記複数の第3タスクの実行に要する処理負荷を算出する負荷算出手段と、
    前記算出された処理負荷がしきい値よりも高い場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を中断し、前記複数の第2タスクによって生成された出力画像フレームを出力し、前記算出された処理負荷が前記しきい値よりも高くない場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を継続し、前記複数の第3タスクにより画質が改善された出力画像フレームを出力する負荷制御手段とを具備することを特徴とする情報処理装置。
  2. 前記各第2タスクによって生成される出力画像データ部を第1バッファに格納し、前記各第3タスクにより画質が改善された出力画像データ部を第2バッファに格納するバッファリング手段をさらに具備することを特徴とする請求項1記載の情報処理装置。
  3. 前記負荷制御手段は、前記算出された処理負荷がしきい値よりも高い場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を、前記動画像データの次の入力画像フレームの処理タイミングが到来するまでの期間中、停止することを特徴とする請求項1記載の情報処理装置。
  4. 前記各第2タスクによって生成される出力画像データ部を第1バッファに格納し、前記各第3タスクにより画質が改善された出力画像データ部を第2バッファに格納するバッファリング手段をさらに具備し、
    前記負荷制御手段は、前記算出された処理負荷が前記しきい値よりも高くない場合、前記第1バッファに格納されている前記各第2タスクによって生成される出力画像データ部を、前記第2バッファに格納されている前記各第3モジュールにより画質が改善された出力画像データ部を用いて書き換え、以降に前記各第3タスクによる処理が完了した場合、前記第1バッファへ処理結果を格納することを特徴とする請求項1記載の情報処理装置。
  5. 前記複数の実行ユニットは、1つのプロセッサに内蔵される複数のプロセッサコアであることを特徴とする請求項1記載の情報処理装置。
  6. 前記複数の実行ユニットは、複数のプロセッサであることを特徴とする請求項1記載の情報処理装置。
  7. 複数の実行ユニットを用いて動画像データに対する画像処理を並列に実行する並列動作制御方法であって、
    前記動画像データの入力画像フレームを構成する複数の画像データ部をそれぞれ解析するための複数の第1タスクと、前記複数の画像データ部それぞれの解析結果を用いて前記複数の画像データ部に対応する、出力画像フレーム上の複数の出力画像データ部をそれぞれ生成する複数の第2タスクと、前記複数の出力画像データ部の画質をそれぞれ改善する複数の第3タスクとを、前記複数の第1タスクと前記複数の第2タスクと前記複数の第3タスクとの間の実行順序の関係に基づいて規定される順番で前記複数の実行ユニットに割り当てるステップと、
    前記複数の第1タスクによる前記複数の画像データ部の解析の完了に応答して、前記複数の第1タスクによる解析結果に基づき、前記複数の第3タスクの実行に要する処理負荷を算出するステップと、
    前記算出された処理負荷がしきい値よりも高い場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を中断し、前記複数の第2タスクによって生成された出力画像フレームを出力するステップと、
    前記算出された処理負荷が前記しきい値よりも高くない場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を継続し、前記複数の第3タスクにより画質が改善された出力画像フレームを出力するステップとを具備することを特徴とする並列動作制御方法。
  8. 前記各第2タスクによって生成される出力画像データ部を第1バッファに格納し、前記各第3タスクにより画質が改善された出力画像データ部を第2バッファに格納するバッファリングステップをさらに具備することを特徴とする請求項7記載の並列動作制御方法。
  9. 複数の実行ユニットを備えるコンピュータに動画像データに対する画像処理を並列に実行させるプログラムであって、
    前記動画像データの入力画像フレームを構成する複数の画像データ部をそれぞれ解析するための複数の第1タスクと、前記複数の画像データ部それぞれの解析結果を用いて前記複数の画像データ部に対応する、出力画像フレーム上の複数の出力画像データ部をそれぞれ生成する複数の第2タスクと、前記複数の出力画像データ部の画質をそれぞれ改善する複数の第3タスクとを、前記複数の第1タスクと前記複数の第2タスクと前記複数の第3タスクとの間の実行順序の関係に基づいて規定される順番で前記複数の実行ユニットに割り当てる手順と、
    前記複数の第1タスクによる前記複数の画像データ部の解析の完了に応答して、前記複数の第1タスクによる解析結果に基づき、前記複数の第3タスクの実行に要する処理負荷を算出する手順と、
    前記算出された処理負荷がしきい値よりも高い場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を中断し、前記複数の第2タスクによって生成された出力画像フレームを出力する手順と、
    前記算出された処理負荷が前記しきい値よりも高くない場合、前記複数の第3タスクを前記複数の実行ユニットに割り当てる処理を継続し、前記複数の第3タスクにより画質が改善された出力画像フレームを出力する手順とを前記コンピュータに実行させるプログラム。
JP2009156264A 2009-06-30 2009-06-30 情報処理装置及び並列動作制御方法 Pending JP2011013852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009156264A JP2011013852A (ja) 2009-06-30 2009-06-30 情報処理装置及び並列動作制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156264A JP2011013852A (ja) 2009-06-30 2009-06-30 情報処理装置及び並列動作制御方法

Publications (1)

Publication Number Publication Date
JP2011013852A true JP2011013852A (ja) 2011-01-20

Family

ID=43592689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156264A Pending JP2011013852A (ja) 2009-06-30 2009-06-30 情報処理装置及び並列動作制御方法

Country Status (1)

Country Link
JP (1) JP2011013852A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014186445A (ja) * 2013-03-22 2014-10-02 Fuji Xerox Co Ltd 情報処理装置、システム及びプログラム
WO2016002063A1 (ja) * 2014-07-04 2016-01-07 株式会社日立製作所 画像処理システム、及び、画像処理方法
US9811872B2 (en) 2014-11-20 2017-11-07 Fujitsu Limited Apparatus and method for generating image data in a region including a plurality of partial regions based on synchronization signals
JP2020177342A (ja) * 2019-04-16 2020-10-29 富士通クライアントコンピューティング株式会社 情報処理装置、情報処理システムおよびプログラム
JP2020177343A (ja) * 2019-04-16 2020-10-29 富士通クライアントコンピューティング株式会社 情報処理装置、情報処理システムおよびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286464A (ja) * 1985-10-11 1987-04-20 Nec Corp 実時間動画プロセツサ
JPH11239352A (ja) * 1997-12-10 1999-08-31 Matsushita Electric Ind Co Ltd 画像処理方法及び画像処理装置、並びにデータ記憶媒体
JP2004166183A (ja) * 2002-09-26 2004-06-10 Toshiba Corp 動画像符号化装置及び方法、動画像符号化方式変換装置及び方法
JP2007013315A (ja) * 2005-06-28 2007-01-18 Toshiba Corp 情報処理装置および動画像再生方法
JP2007325027A (ja) * 2006-06-01 2007-12-13 Oki Electric Ind Co Ltd 画像分割方法、画像分割装置、および画像分割プログラム
JP2009065365A (ja) * 2007-09-05 2009-03-26 Toshiba Corp 動画像符号化装置、方法及びプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286464A (ja) * 1985-10-11 1987-04-20 Nec Corp 実時間動画プロセツサ
JPH11239352A (ja) * 1997-12-10 1999-08-31 Matsushita Electric Ind Co Ltd 画像処理方法及び画像処理装置、並びにデータ記憶媒体
JP2004166183A (ja) * 2002-09-26 2004-06-10 Toshiba Corp 動画像符号化装置及び方法、動画像符号化方式変換装置及び方法
JP2007013315A (ja) * 2005-06-28 2007-01-18 Toshiba Corp 情報処理装置および動画像再生方法
JP2007325027A (ja) * 2006-06-01 2007-12-13 Oki Electric Ind Co Ltd 画像分割方法、画像分割装置、および画像分割プログラム
JP2009065365A (ja) * 2007-09-05 2009-03-26 Toshiba Corp 動画像符号化装置、方法及びプログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014186445A (ja) * 2013-03-22 2014-10-02 Fuji Xerox Co Ltd 情報処理装置、システム及びプログラム
WO2016002063A1 (ja) * 2014-07-04 2016-01-07 株式会社日立製作所 画像処理システム、及び、画像処理方法
US9811872B2 (en) 2014-11-20 2017-11-07 Fujitsu Limited Apparatus and method for generating image data in a region including a plurality of partial regions based on synchronization signals
JP2020177342A (ja) * 2019-04-16 2020-10-29 富士通クライアントコンピューティング株式会社 情報処理装置、情報処理システムおよびプログラム
JP2020177343A (ja) * 2019-04-16 2020-10-29 富士通クライアントコンピューティング株式会社 情報処理装置、情報処理システムおよびプログラム

Similar Documents

Publication Publication Date Title
US9001137B2 (en) Technique for GPU command scheduling
US9959142B2 (en) Dynamic task scheduling method for dispatching sub-tasks to computing devices of heterogeneous computing system and related computer readable medium
US8310492B2 (en) Hardware-based scheduling of GPU work
US8370846B2 (en) Task execution device and method
US8635405B2 (en) Computational resource assignment device, computational resource assignment method and computational resource assignment program
US20110310107A1 (en) Information processing apparatus, method for controlling information processing apparatus, and program
US20110161978A1 (en) Job allocation method and apparatus for a multi-core system
US20160350245A1 (en) Workload batch submission mechanism for graphics processing unit
US20110004881A1 (en) Look-ahead task management
US20150015589A1 (en) Device and method of power management for graphic processing unit
EP2666085A2 (en) Load balancing in heterogeneous computing environments
JP2013521581A (ja) 多重プロセッサを用いて状態情報を失わずにビデオ及び/又はグラフィクスデータを処理するための方法、システム及び装置
JP2011013852A (ja) 情報処理装置及び並列動作制御方法
JP4381459B1 (ja) 情報処理装置、粒度調整方法およびプログラム
CN111984417B (zh) 用于移动终端的图像处理方法及装置、存储介质、终端
US20130125131A1 (en) Multi-core processor system, thread control method, and computer product
JP5462529B2 (ja) タスク割当装置、および、タスク割当方法
CN113342485A (zh) 任务调度方法、装置、图形处理器、计算机系统及存储介质
US8196146B2 (en) Information processing apparatus, parallel processing optimization method, and program
US11734577B2 (en) Electronic apparatus and method of performing operations thereof
CN115048209A (zh) Cpu调度方法、装置、终端设备和存储介质
Kang et al. Priority-driven spatial resource sharing scheduling for embedded graphics processing units
US20100242046A1 (en) Multicore processor system, scheduling method, and computer program product
CN114048030B (zh) 调度算子的方法和装置
US20220100543A1 (en) Feedback mechanism for improved bandwidth and performance in virtual environment usecases

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214