JP3189876B2 - 可変長符号復号化回路 - Google Patents

可変長符号復号化回路

Info

Publication number
JP3189876B2
JP3189876B2 JP15126397A JP15126397A JP3189876B2 JP 3189876 B2 JP3189876 B2 JP 3189876B2 JP 15126397 A JP15126397 A JP 15126397A JP 15126397 A JP15126397 A JP 15126397A JP 3189876 B2 JP3189876 B2 JP 3189876B2
Authority
JP
Japan
Prior art keywords
code
decoding
length
output
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15126397A
Other languages
English (en)
Other versions
JPH10341167A (ja
Inventor
成則 木内
明 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15126397A priority Critical patent/JP3189876B2/ja
Priority to US09/092,943 priority patent/US6069575A/en
Publication of JPH10341167A publication Critical patent/JPH10341167A/ja
Application granted granted Critical
Publication of JP3189876B2 publication Critical patent/JP3189876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、可変長符号を復号
する可変長符号復号化回路に関し、特に、可変長符号復
号処理速度が向上され、集積化に適した可変長符号復号
化回路に関する。
【０００２】
【従来の技術】従来、可変長符号を復号する可変長符号
復号化回路としては、復号テーブルをＡＮＤ、ＯＲ等の
ランダムロジックで構成する方式（以下ハード固定式と
称する）と、復号テーブルとしてメモリを持つ方式（以
下プログラム式と称する）がある。さらにプログラム式
でも、可変長符号を復号する場合に復号語を１つずつ求
める方式や、復号語を２つずつ求める方式であり、テー
ブル検索を２段行い、求まった２符号長を加算して可変
長符号データ列から次の可変長符号の先頭ビットを求め
る方式、さらには、米国特許第５６１７０８９号に開示
される復号化処理の高速化を図るために複数の変換テー
ブルを同時に使用する方式がある。
【０００３】図１６は、復号テーブルがランダムロジッ
クで構成されたハード固定式の可変長符号復号化回路の
従来例の構成を示すブロック図である。可変長符号の最
大符号語長を１６ビットとする。ブロック図内の可変長
符号データ列１５−０は可変長符号データ列１６ビット
を示したもので、先頭ビットを１５としている。
【０００４】図１６に示すように、可変長符号データ列
から可変長符号の先頭ビットを求める先頭決め部２０１
と、入力データに対して出力を行うランダムロジックで
構成されたランダムロジック復号テーブル２０２によっ
て構成されている。
【０００５】ランダムロジック復号テーブル２０２は、
１６ビットの可変長符号データ入力に対して復号語８ビ
ットと符号長５ビットを出力するようにＡＮＤ、ＯＲ等
のランダムロジックで構成されている。例えば、復号語
Ａに対する可変長符号が‘０１０１’、復号語Ｂに対す
る可変長符号が‘０１１０１０１’とすると、‘０１０
１×…’の入力があれば復号語Ａ、符号長４を出力し、
‘０１１０１０１×…’の入力があれば復号語Ｂ、符号
長７を出力する。以下同様に各復号語についてランダム
ロジック復号テーブル２０２を構成する。また先頭決め
部２０１の初期値は、入力可変長符号データ１６ビット
の先頭ビットとする。
【０００６】可変長符号データ列‘０１０１０１１０１
０１００１…’が送られてきたとする。先頭決め部２０
１に先頭１６ビット‘０１０１０１１０１０１００１
…’が入力される。先頭決め部２０１では初期値は入力
可変長符号データ１６ビットの先頭ビットなので先頭ビ
ットから１６ビット‘０１０１０１１０１０１００１
…’をランダムロジック復号テーブル２０２に送る。ラ
ンダムロジック復号テーブル２０２では、‘０１０１×
…’の入力があれば、復号語Ａ、符号長４を出力するよ
うに構成されているので、復号語Ａ、符号長４を出力す
る。符号長４は先頭決め部２０１に送られる。先頭決め
部２０１では符号長４より次の可変長符号の先頭ビット
が１６ビットデータ‘０１０１０１１０１０１００１
…’の５ビット目であることが求まる。先頭決め部２０
１で新たに求められた先頭ビットから１６ビット‘０１
１０１０１００１…’がランダムロジック復号テーブル
２０２に入力される。ランダムロジック復号テーブル２
０２では、‘０１１０１０１×…’の入力があれば復号
語Ｂ、符号長７を出力するように構成されているので、
復号語Ｂ、符号長７を出力する。符号長７は先頭決め部
２０１に送られる。先頭決め部２０１では符号長７より
次の可変長符号の先頭ビットが１６ビットデータ‘０１
１０１０１００１…’の８ビット目であることが求ま
る。先頭決め部２０１で新たに求められた先頭ビットか
ら１６ビット‘００１…’が復号テーブル２０２に入力
される。以下同様に繰り返すことによって復号される。
【０００７】図１７は、ランダムロジック復号テーブル
としてメモリを用いたプログラム式の従来例の構成を示
す図であり、復号語を１つずつ求めていた場合の一例を
示す可変長符号復号化回路のブロック図である。可変長
符号の最大符号語長を１６ビットとする。ブロック図内
の可変長符号データ列１５−０は可変長符号データ列１
６ビットを示したもので、先頭ビットを１５としてい
る。
【０００８】図１７に示すように、可変長符号データ列
から可変長符号の先頭ビットを求める先頭決め部２１１
と、メモリに復号語と符号長を設定したメモリーブル２
１２によって構成する。
【０００９】メモリ復号テーブル２１２には、図１８に
示すように可変長符号のアドレス入力に対して復号語８
ビットと符号長５ビットを設定する。例えば、復号語Ａ
に対する可変長符号が‘０１０１’、復号語Ｂに対する
可変長符号が‘０１１０１０１’とすると、‘０１０１
×…’の入力があれば復号語Ａ、符号長４を出力し、
‘０１１０１０１×…’の入力があれば復号語Ｂ、符号
長７を出力する。以下同様に各復号語についてメモリ復
号テーブル２１２に設定する。また先頭決め部２１１の
初期値は、入力可変長符号データ１６ビットの先頭ビッ
トとする。
【００１０】可変長符号データ列‘０１０１０１１０１
０１００１…’が送られてきたとする。先頭決め部２１
１に先頭１６ビット‘０１０１０１１０１０１００１
…’が入力される。先頭決め部２１１では初期値は入力
可変長符号データ１６ビットの先頭ビットなので先頭ビ
ットから１６ビット‘０１０１０１１０１０１００１
…’をメモリ復号テーブル２１２に送る。メモリ復号テ
ーブル２１２では、‘０１０１×…’の入力があれば復
号語Ａ、符号長４を出力するように設定されているので
復号語Ａ、符号長４を出力する。符号長４は先頭決め部
２１１に送られる。先頭決め部２１１では符号長４より
次の可変長符号の先頭ビットが１６ビットデータ‘０１
０１０１１０１０１００１…’の５ビット目であること
が求まる。先頭決め部２１１で新たに求まった先頭ビッ
トから１６ビット‘０１１０１０１００１…’がメモリ
復号テーブル２１２に入力される。メモリ復号テーブル
２１２では、‘０１１０１０１×…’の入力があれば復
号語Ｂ、符号長７を出力するように設定されているので
復号語Ｂ、符号長７を出力する。符号長７は先頭決め部
２１１に送られる。先頭決め部２１１では符号長７より
次の可変長符号の先頭ビットが１６ビットデータ‘０１
１０１０１００１…’の８ビット目であることが求ま
る。先頭決め部２１１で新たに求まった先頭ビットから
１６ビット‘００１…’がメモリ復号テーブル２１２に
入力される。以下同様に繰り返すことによって復号され
る。
【００１１】図１７に示した従来方式のより具体的な例
として、特開昭６２−６６７２０号公報に記載された可
変長符号復号化回路がある。特開昭６２−６６７２０号
公報に記載された回路では、先頭決め部２１１をデータ
レジスタ、符号レジスタ、セレクタ、先頭ビット数レジ
スタ、制御回路、復号テーブル２１２がＲＯＭで構成し
ている。
【００１２】図１９は、従来のプログラム式で復号語を
１つずつ求め、かつ、復号テーブルとして設けられるメ
モリ容量を少なくするための従来例の構成を示すブロッ
ク図である。
【００１３】図１９に示すように、ラッチ回路２２１
と、可変長符号データ列の先頭から１ビットを最下位の
アドレス入力とし、セレクタ２２２の出力３ビットをア
ドレス２ビット目から４ビット目とし、かつ、ラッチ回
路２２１からの出力８ビットのうちの５ビットを上位５
ビットのアドレス入力とするメモリ復号テーブル２２３
と、可変長復号を１ビット単位に行う場合はラッチ回路
２２１からの３ビットを選択し、４ビット単位で行う場
合には可変長符号データ３ビットを選択するセレクタ２
２２からなり、ラッチ回路２２１はメモリ復号テーブル
２２３からのＱＦの出力が０である場合にデータＱＤ７
−０をラッチするように構成されている。メモリ復号テ
ーブル２２３のＱＦの出力は、ＱＤの出力が復号語であ
れば１、ポインタであれば０を表すフラグである。
【００１４】図１９に示すメモリ復号テーブル２２３
に、あらかじめ図２０に示すようなデータが設定されて
いるとする。図１９に示した従来例について、可変長符
号が‘０１０１’の復号語Ａと‘１１０１０００１０
１’の復号語Ｃとを４ビット単位で復号をした場合につ
いて図１９および図２０を参照して説明する。
【００１５】可変長符号データ列‘０１０１１１０１０
００１０１××…’が送られてきたとする。ラッチ回路
２２１はリセットされ、８ビットの全てに‘０’が出力
される。この８ビットのうちの上位５ビットはメモリ復
号テーブル２２３のアドレス上位５ビットに入力され
る。下位３ビットはセレクタ２２２のＡ０に入力される
が、４ビット単位のときにはセレクタ２２２がＡ１側を
選択するのでこれは無視される。可変長符号データの先
頭ビットの‘０’はメモリ復号テーブル２２３の最下位
アドレスに入力される。先頭２ビット目から４ビット目
の‘１０１’はセレクタ２２２のＡ１を経由してアドレ
スＡＨＬに送られる。結局、メモリ復号テーブル２２３
にはアドレス‘０００００１０１０’が送られるので、
メモリ復号テーブル２２３は復号語Ａ、符号長４と復号
語の出力を表すフラグ＝１を出力する。このフラグ＝１
によりラッチ回路２２１はリセットされる。復号語Ａ、
符号長４が求まったので次の可変長符号データ列は‘１
１０１０００１０１××．．’である。
【００１６】ラッチ回路２２１は先にフラグ＝１によっ
てリセットされているため、８ビットの全てに‘０’が
出力される。従って、アドレスＡＨＨには‘００００
０’が入力される。可変長符号データの先頭ビットの
‘１’はメモリ復号テーブル２２３の最下位アドレスに
入力される。先頭２ビット目から４ビット目の‘１０
１’はセレクタ２２２のＡ１を経由してアドレスＡＨＬ
に入力される。結局メモリ復号テーブル２２３にはアド
レス‘０００００１０１１’が入力され、メモリ復号テ
ーブル２２３からポインタデータ‘００００１０００’
とフラグ＝０が出力される。メモリ復号テーブル２２３
出力がポインタデータであるので、このポインタデータ
と可変長符号データ列の次の４ビットに基づいて再度追
跡を行う。ラッチ回路２２１はポインタデータをラッチ
するので、‘００００１０００’を出力する。‘０００
０１’はアドレスＡＨＨに入力される。可変長符号デー
タの５ビット目の‘０’は復号テーブル２２３の最下位
アドレスに入力される。６ビット目から８ビット目の
‘００１’はセレクタ２２２のＡ１を経由してアドレス
ＡＨＬに入力される。結局メモリ復号テーブル２２３に
はアドレス‘００００１１０００’が入力され、メモリ
復号テーブル２２３から、ポインタ‘０００１０００
０’とフラグ＝０が出力される。またもやポインタデー
タなので再度追跡を行う。ラッチ回路２２１はポインタ
データをラッチするので‘０００１００００’を出力す
る。
【００１７】‘０００１０’はアドレスＡＨＨに入力さ
れる。可変長符号データの９ビット目の‘０’は復号テ
ーブル２２３の最下位アドレスに入力される。１０ビッ
ト目から１２ビット目の‘１××’はセレクタ２２２の
Ａ１を経由して、アドレスＡＨＬに入力される。メモリ
復号テーブル２２３にはアドレス‘０００１０ＸＸ１
０’が入力され、メモリ復号テーブル２２３から、復号
語Ｃ、符号長１０と復号語の出力をあらわすフラグ＝１
が出力される。このフラグによってラッチ回路２２１は
リセットされる。以下同様に繰り返すことによって復号
される。以上のように４ビット単位で復号を行うのであ
るが、メモリ復号テーブル２２３の大きさは最悪の場合
１ビット単位に比べ１６倍の容量が必要となる。このよ
うな場合は、１ビット単位の復号ツリーをメモリ復号テ
ーブル２２３に設定し、セレクタ２２２をＡ０側として
１ビット単位で復号ツリーを追跡する。
【００１８】図２１は、従来のプログラム式、且つ、復
号語を２つずつ求める場合の一例を示す可変長符号復号
化回路のブロック図である。可変長符号の最大符号語長
を１６ビットとする。ブロック図内の可変長符号データ
列３１−０は可変長符号データ列３２ビットを示したも
ので、先頭ビットを３１としている。
【００１９】図２１に示すように、可変長符号データ列
から可変長符号の先頭を求める先頭決め部２３１、２３
２と、復号語８ビット、符号長５ビット、フラグ１ビッ
トを設定する復号テーブル２３３、２３４、加算器２３
５、２３６、ポインタ回路２３７によって構成する。
【００２０】復号テーブル２３３、２３４には、図２２
に示すように可変長符号のアドレス入力に対して復号語
８ビット、符号長５ビット、フラグ１ビットを設定す
る。例えば、復号語Ａに対する可変長符号が‘０１０
１’、復号語Ｂに対する可変長符号が‘０１１０１０
１’、復号語Ｃに対する可変長符号が‘０１１１００１
０１１００１’、復号語Ｄに対する可変長符号が‘１０
１１０１００００’とすると、‘０１０１×…’の入力
があれば復号語Ａ、符号長４、フラグ＝０を出力し、
‘０１１０１０１×…’の入力があれば復号語Ｂ、符号
復号テーブル長７、フラグ＝０を出力し、‘０１１１０
０１０１１００１×…’の入力があれば復号語Ｃ、符号
長１３、フラグ＝０を出力し、‘１０１１０１００００
×…’の入力があれば復号語Ｄ、符号長１０、フラグ＝
０を出力するように設定する。復号語を示す可変長符号
の１部分しかアドレス入力しない場合には符号長０、フ
ラグ＝１を出力するように設定する。例えば復号語Ｄを
示す‘１０１１０１００００’の１部分‘１０１１０１
００’がアドレス入力された場合には符号長０、フラグ
＝１が出力される。以下同様にして各復号テーブルに設
定をする。先頭決め部２３１の初期値は入力可変長符号
データ列の先頭ビットとし、フラグ＝１が入力されたと
きには新たに求められた可変長符号の先頭から３２ビッ
トを出力する。ポインタ回路２３７は初期値を０とす
る。
【００２１】可変長符号データ列‘０１０１０１１０１
０１０１１１００１０１１００１１０１１０１００００
０１１０１０１…’が送られてきたとする。先頭決め部
２３１に先頭３２ビット‘０１０１０１１０１０１０１
１１００１０１１００１１０１１０１００’が入力され
る。先頭決め部２３１では初期値は入力可変長符号デー
タ列の先頭ビットなので、先頭ビットから３２ビット
‘０１０１０１１０１０１０１１１００１０１１００１
１０１１０１００’を出力する。先頭決め部２３２には
３２ビットが入力され、復号テーブル２３３には上位１
６ビット‘０１０１０１１０１０１０１１１０’が入力
される。復号テーブル２３３では、‘０１０１×…’の
入力があれば復号語Ａ、符号長４、フラグ＝０を出力す
るように設定されているので、復号語Ａ、符号長４、フ
ラグ＝０を出力する。符号長４は先頭決め部２３２と加
算器２３５に送られる。先頭決め部２３２では符号長４
より次の可変長符号データの先頭が３２ビットデータ
‘０１０１０１１０１０１０１１１００１０１１００１
１０１１０１００’の５ビット目であることが求まり、
先頭５ビット目から１６ビット‘０１１０１０１０１１
１００１０１’が復号テーブル２３４に入力される。復
号テーブル２３４では、‘０１１０１０１×…’の入力
があれば復号語Ｂ、符号長７、フラグ＝０を出力するよ
うに設定されているので、復号語Ｂ、符号長７、フラグ
＝０を出力する。符号長７は加算器２３５に送られる。
加算器２３５で符号長７は復号語Ａの符号長４と加算さ
れる。加算器２３５の出力４＋７＝１１は加算器２３６
に送られる。加算器２３６ではポインタ回路２３７の出
力と加算する。この場合、ポインタ回路２３７の出力は
初期値が０なので１１＋０＝１１が出力される。ポイン
タ回路２３７から１１が先頭決め部２３１に入力され、
次の可変長符号の先頭ビットが３２ビットデータ‘０１
０１０１１０１０１０１１１００１０１１００１１０１
１０１００’の１２ビット目であることが求まり、先頭
１２ビット目から１６ビット‘０１１１００１０１１０
０１１０１’が復号テーブル２３３に入力される。ま
た、先頭決め部２３２には先頭１２ビット目から３２ビ
ット目‘０１１１００１０１１００１１０１１０１０
０’までが入力される。復号テーブル２３３では、‘０
１１１００１０１１００１×…’の入力があれば復号語
Ｃ、符号長１３、フラグ＝０を出力するように設定され
ているので、復号語Ｃ、符号長１３、フラグ＝０を出力
する。符号長１３は先頭決め部２３２と加算器２３５に
送られる。先頭決め部２３２では符号長１３より次の可
変長符号データの先頭が２１ビットデータ‘０１１１０
０１０１１００１１０１１０１００’の先頭１４ビット
目であることが求まり、先頭１４ビット目から２１ビッ
ト目の‘１０１１０１００’が復号テーブル２３４に入
力される。復号テーブル２３４では、‘１０１１０１０
０’が入力された場合は符号長０、フラグ＝１を出力す
るように設定されているので、符号長０を加算器２３５
に送り、フラグ＝１を先頭決め部２３１に送る。加算器
２３５では、復号語Ｃの符号長１３と符号長０の加算が
行われ、１３＋０＝１３が加算器２３６に送られる。加
算器２３６では、ポインタ回路２３７の出力１１と加算
器２３６の出力１３の加算が行われ、１１＋１３＝２４
がポインタ回路２３７に送られる。ポインタ回路２３７
から２４が先頭決め部２３１に入力され、次の可変長符
号の先頭ビットが３２ビットデータ‘０１０１０１１０
１０１０１１１００１０１１００１１０１１０１００’
の２５ビット目であることが求まる。一方、フラグ＝１
が先頭決め部２３１に入力されるので、求めようとして
いる可変長符号の符号長が７ビットよりも長いものであ
ると判断し、３２ビットデータ‘０１０１０１１０１０
１０１１１００１０１１００１１０１１０１００’の２
５ビット目から３２ビット目‘１０１１０１００’と次
の可変長符号データ列２４ビットを新たな３２ビットデ
ータとして出力する。フラグ＝１を出力した復号テーブ
ル２３４の復号語８ビットデータ出力は、フラグ＝１を
イネーブル信号として利用して無視できるように構成す
ればよい。以下同様に繰り返すことによって復号され
る。
【００２２】図２３は、米国特許第５６１７０８９号に
開示されるような復号語を２つずつ求める従来例の構成
を示すブロック図である。可変長符号の最大符号語長を
１６ビットとする。ブロック図内の可変長符号データ列
３１−０は可変長符号データ列３２ビットを示したもの
で、先頭ビットを３１としている。
【００２３】図２３に示すように、可変長符号データ列
から可変長符号の先頭ビットを求める先頭決め部２４１
と、先頭決め部２４１で求まった可変長符号の先頭ビッ
トから１６ビットを入力する復号テーブル２４２と、先
頭２ビット目から１６ビットを入力する復号テーブル２
４３と、以下同様にして図２３に示したように可変長符
号データ１６ビットを入力する復号テーブル２４４から
復号テーブル２５８までと、復号テーブル２４２の符号
長出力をセレクト信号とし、符号長が１の場合には復号
テーブル２４３のデータをセレクトし、符号長が２の場
合には復号テーブル２４４のデータをセレクトし、以下
同様にセレクトし出力するセレクタ２５９によって構成
されている。
【００２４】復号テーブル２４２〜２５３は図２４に示
すように構成されている。復号テーブル２４２には、復
号語８ビットと符号長５ビットを設定する。復号テーブ
ル２４３から復号テーブル２５８には、復号語８ビット
と２復号語の符号長の和６ビットを設定する。例えば、
復号語Ａに対する可変長符号が‘０１０１’、復号語Ｂ
に対する可変長符号が‘０１１０１０１’とする。復号
テーブル２４２には、‘０１０１×…’の入力があれば
復号語Ａ、符号長４を出力し、‘０１１０１０１×…’
の入力があれば復号語Ｂ、符号長７を出力するように設
定する。復号テーブル２４３には復号語と、復号テーブ
ル２４２で求まる復号語の符号長が１の場合を想定し
て、符号長の和として符号長＋１を設定している。つま
り‘０１０１×…’が復号テーブル２４３に入力された
場合、復号語Ａと符号長の和４＋１＝５が出力するよう
に設定する。復号テーブル２４６では、復号語と復号テ
ーブル２４２で求まる復号語の符号長が４の場合を想定
して、符号長の和として符号長＋４を設定している。例
えば、‘０１０１×…’が復号テーブル６に入力された
場合、復号語Ａと符号長の和４＋４＝８が出力される。
同様に各復号テーブルに設定する。また、先頭決め部２
４１の初期値は入力可変長符号データ３２ビットの先頭
ビットとする。いま、可変長符号データ列‘０１０１０
１１０１０１００１００１…’が送られてきたとする。
先頭決め部２４１に先頭３２ビット‘０１０１０１１０
１０１００１００１…’が入力される。先頭決め部２４
１では初期値は入力可変長符号データ３２ビットの先頭
ビットのため、先頭３２ビット‘０１０１０１１０１０
１００１００１…’を出力する。図２３に示したよう
に、各復号テ―ブルのアドレスに１６ビット入力され
る。復号テーブル２４２には、先頭ビットから１６ビッ
トの‘０１０１０１１０１０１００１００’が入力され
る。復号テーブル２４２には、図２４のように‘０１０
１×…’の入力の場合は復号語Ａ、符号長４が出力され
るように設定されているので、復号語Ａ、符号長４を出
力する。符号長４はセレクタ２５９のセレクト信号とし
て送られる。一方、復号テーブル２４３から復号テーブ
ル２５８にも可変長符号データ１６ビットが入力され、
各入力に対応するデータをセレクタ２５９に出力する。
復号テーブル２４６では先頭５ビット目から１６ビット
のデータ‘０１１０１０１００１００１…’が入力す
る。復号テーブル２４６には、図２４のように‘０１１
０１０１×…’の入力の場合は復号語Ｂ、符号長の和１
１が出力されるように設定されているので、復号語Ｂ、
符号長の和１１を出力する。セレクタ２５９では、復号
テーブル２４２の符号長出力＝４をセレクト信号とする
ので、この場合、復号テ一ブル２４６の出力をセレクト
し、復号語Ｂ、符号長の和１１を出力する。符号長の和
１１は先頭決め部２４１に送られ、先に入力された３２
ビットデータ‘０１０１０１１０１０１００１００１
…’の先頭から１２ビット目を次の可変長符号の先頭ビ
ットに設定し、新しく求められた先頭から３２ビット
‘００１００１…’を出力する。以下同様に繰り返すこ
とによって２復号語ずつ復号出来る。
【００２５】図２５は、特開平７−１１１４６１号公報
に開示されるような、復号語を１つずつ求める従来例の
構成を可変長符号がＢ２コードの場合について示したブ
ロック図である。
【００２６】図２５に示す従来例は、入力可変長符号デ
ータ列をシフト長分ビットシフトを行うビットシフタ２
６１と、継続ビットからＢ２コード長を求めるビット長
デコーダ２６２と、情報ビット、Ｂ２コード長から復号
データ、ノンゼロ／ゼロラン識別フラグ、ＥＯＢ識別フ
ラグ、ＥＯＢ０／ＥＯＢ１識別フラグを出力するルック
アップテーブル２６３と、Ｂ２コード長を加算する加算
器２６４と、ラッチ２６５から構成されている。
【００２７】Ｂ２コードの場合は、継続ビットと情報ビ
ットの２つが１セットになって送られてくる。連続して
送られてくる継続ビットが“０”のとき、次の１ビット
の情報ビットでＢ２コードの１ワードが終了することを
示し、Ｂ２コードの継続ビットが“１”のとき、１ワー
ドが終了せずに継続することを示す。
【００２８】この継続ビットをデコードしてＢ２コード
長を求めることによって情報ビットが継続するかがわか
り、また、加算により求められたシフト量でビットシフ
トすることによって次の可変長符号データ列の先頭が求
められる。また、ルックアップテーブル２６３には情報
ビットと４ビットのＢ２コードを入力することによっ
て、復号データ、ノンゼロ／ゼロラン識別フラグ、ＥＯ
Ｂ識別フラグ、ＥＯＢ０／ＥＯＢ１識別フラグを出力す
る。
【００２９】
【発明が解決しようとする課題】上述した可変長符号復
号化回路では、まず復号テーブルをＡＮＤ、ＯＲ等のラ
ンダムロジックで構成するハード固定式では、復号テー
ブル内容を変吏するためには復号テーブル自体の設計変
更必要となる欠点がある。復号テーブルとしてメモリを
持つプログラム式、且つ、復号語を１つずつ求める場
合、第２−Ｂ図で説明した方式では、最大符号長を１６
ビットとすると６４Ｋワードのメモリを必要とし、集積
化が困難である。第２−Ｄ図で説明した方式では、必ず
しも復号テーブルヘのアクセス１回で復号が出来るとは
限らないため、復号テーブルヘのアクセス回数が増える
分、復号処理に時間がかかるという問題点がある。
【００３０】２復号語ずつ求める場合であっても、第２
−Ｆ図で説明した方式では先頭決め部２３１−復号テー
ブル２３３−先頭決め部２３２−復号テーブル２３４−
加算器２３５−加算器２３６−ポインタ回路２３７−先
頭決め部２３１とパスが長くなりクロックを高速化する
ことが困難であった。
【００３１】図２３で説明した方式は、パスは短くなり
高速処理出来るが、復号テーブルを１７個持つため回路
規模が大きくなり集積化が困難であった。
【００３２】図２５で説明した方式では、Ｂ２コードの
場合のように継続ビットと情報ビットの２つが１セット
になって送られてくる場合は成り立つが、それ以外の可
変長符号データ列の場合はなりたたない。
【００３３】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、回路規模の増
大を防ぎ、かつ可変長復号処理を高速化することのでき
る可変長符号復号化回路を実現することを目的とする。
【００３４】
【課題を解決するための手段】本発明の可変長符号復号
化回路は、ゼロラン符号を１クロックで復号する第１の
復号テーブルと、ゼロラン符号以外の符号を１クロック
以上で逐次復号する第２の復号テーブルと、前記第１の
復号テーブルでＥＯＢ符号を検出した場合に、次の復号
動作を前記第２の復号テーブルに切り替え、前記第２の
復号テーブルにおいて次の符号がゼロラン符号と推定さ
れた場合に次の復号動作を前記第１の復号テーブルに切
り替える切替手段とを有する。
【００３５】また、ゼロラン長０のゼロラン符号を１ク
ロックで復号する第１の復号テーブルと、ゼロラン長０
のゼロラン符号以外の符号を１クロック以上で逐次復号
する第２の復号テーブルと、前記第１の復号テーブルで
ＥＯＢ符号を検出した場合に次の復号動作を前記第２の
復号テーブルに切り替え、前記第２の復号テーブルにお
いて次の符号がゼロラン符号と推定された場合に次の復
号動作を前記第１の復号テーブルに切り替える切替手段
とを有する可変長符号復号化回路。
【００３６】上記のいずれにおいても、第２の復号テ―
ブルに数値演算器の制御ビットを追加し、該第２の復号
テーブルにおいて復号した結果に数値演算を施す必要が
ある場合に、該第２の復号テーブルの制御ビットにより
数値演算制御を行うこととしてもよい。
【００３７】「作用」上記のように構成される本発明に
おいては、ゼロラン展開用の第１の復号テーブルをラン
ダムロジックで構成し、ゼロラン展開以外の可変長符号
の第２の復号テーブルをメモリで構成し、入力された可
変長符号データを復号する際に第１の復号テーブルをア
クセスしている場合に第２の復号テーブルを状態制御等
の別用途に用いることが可能となる。
【００３８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【００３９】実施例１ 図１は、本発明の第１の実施例を示す可変長符号復号化
回路のブロック図である。動作の説明の一例として、Ｉ
Ｓ０／ＩＥＣ、ＪＴＣ１／ＳＣ２／ＷＧ８で標準化検討
されたＭＰＥＧ（Moving Picture Experts Group）にお
ける規格の内、ＭＰＥＧ２のデータの場合を用いて説明
する。図９は、ＭＰＥＧ２画像データの階層構成を示す
図であり、図１０ないし図１４は、ＭＰＥＧ２符号化デ
ータに含まれる種々のデータを示す図である。ＭＰＥＧ
２でゼロラン展開を必要とするのは、図１０ないし図１
４に示されるＦＤＣ（First DCT Coefficients）、ＳＤ
Ｃ（Subsequent DCT Coefficients）、ＥＯＢ（End of
Block）である。なお、ＭＰＥＧ１になると画像データ
の階層構成、符号化データに含まれる種々のデータ等が
ＭＰＥＧ２とは若干異なってくる。図１５はＭＰＥＧ１
のブロック層を示したものであるが、ゼロラン展開を必
要とするのはＤＣＮ（DCT Coefficients NEXT）、ＥＯ
Ｂ（End of Block）と呼ばれる部分である。しかしなが
らゼロラン展開の基本的動作は同じでなので、ＭＰＥＧ
１にも応用出来、また、他のゼロラン展開を要する可変
長符号復号化を行うシステム、回路にも応用することが
出来る。
【００４０】図１に示すように、本実施例は、可変長符
号データ列から可変長符号の先頭ビットを求める先頭決
め部１０１と、先頭決め部１０１で求まった可変長符号
データを入力とするゼロラン復号テーブル１０２と、先
頭決め部１０１で求まった可変長符号データと入力デー
タ１０Ｂとをセレクトするセレクタ１０３と、セレクタ
１０３の出力とリセット付ラッチ１０７出力を入力とす
るメモリ１０４と、ゼロラン復号テーブル１０２とメモ
リ１０４の出力をセレクトし復号語を出力するセレクタ
１０５と、符号長を出力するセレクタ１０８と、メモリ
１０４から出力されるゼロラン復号中は“１”、ゼロラ
ン復号以外では“０”を示すフラグ（メモリ１０３出力
１０ビット目）をラッチ出力するラッチ１０６と、メモ
リ１０４の出力をラッチするラッチ１０７から構成され
る。
【００４１】メモリ１０４出力のうちの９ビット目は、
出力が復号語であれば“１”、ポインタであれば“０”
となるフラグである。この９ビット目のフラグ＝１によ
ってもラッチ１０７はリセットされる。セレクタ１０
３、１０５、１０８はセレクト信号が’’１”のときＡ
１側を選択する。メモリ１０４の出力の最上位ビット
は、ゼロラン復号テーブル１０２とメモリ１０４を切り
変えるためのフラグで、“１”でゼロラン復号テーブル
１０２、“０”でメモリ１０４を選択する。
【００４２】ゼロラン復号テーブル１０２には、例えば
ＭＰＥＧ２では図２ないし図５に示すような可変長符号
とＲＵＮ、ＬＥＶＥＬの関係が規定されているので、各
入力に対しての復号語、符号長を出力するように設定す
る。また、メモリ１０４には図６に示すようなデータが
設定されているとする。メモリ１０４の出力１０ビット
データのうちの上位２ビット（１０ビット目、９ビット
目）はフラグである。１０ビット目は、ゼロラン以外の
可変長符号を復号を行っている場合“０”、ゼロラン復
号テーブル１０２で復号を行っているため、入力データ
１０Ｂに対してメモリ１０４が動作している場合に
“１”である。９ビット目は、メモリ１０４で可変長符
号の復号を行い、復号語、符号長の出力のとき“１”、
復号語を求めるための追跡を続けるためにポインタデー
タを出力するとき“０”である。
【００４３】いま、図１０ないし図１４に示すようなＭ
ＰＥＧ２データが入力されたとする。まず、リセット信
号１０Ｉによってラッチ１０６、１０７はリセットされ
る。ラッチ１０６はリセットによって“０”を出力する
のでセレクト信号１０Ｅは“０”となる。このセレクト
信号１０Ｅ＝０はセレクタ１０３、１０５、１０８に入
力されＡ０側を選択する。可変長符号データ１０Ａは先
頭決め部１０１に入力する。先頭決め部１０１からゼロ
ラン復号テーブル１０２とセレクタ１０３ヘ送られる。
セレクタ１０３では、セレクト信号１０Ｅ＝０なのでＡ
０側を選択しメモリ１０４ヘ送る。ゼロラン復号テーブ
ル１０２は入力に対しての出力を行うが、セレクタ１０
５、１０８によってＡ１側を選択されるまでは無視され
る。一方、メモリ１０４では、リセットされたラッチ１
０７の出力とともに可変長符号データが入力される。メ
モリ１０４では、入力されたデータに対して、復号語、
符号長またはポインタデータと２ビットのフラグを出力
する。復号語、符号長出力の場合、１０ビット目のフラ
グデータは、ゼロラン以外の可変長符号の復号をメモリ
１０４で行っているため“０”で、ラッチ１０６にラッ
チされセレクト信号１０Ｅ＝０を出力する。セレクト信
号１０Ｅによってセレクタ１０５、１０８はＡ０側を選
択する。９ット目のフラグデータは、復号語、符号長出
力のとき“１”でポインタデータ出力のとき“０”であ
る。メモリ１０４で求められた復号語は、セレクタ１０
５から出力され、符号長はセレクタ１０８から出力され
る。セレクタ１０８から出力された符号長は先頭決め部
１０１に送られ、次の可変長符号データ列の先頭が求ま
る。ブロック層のＤＤＤ（DCT DC Differential）まで
可変長符号はメモリ１０４で復号される。ＤＤＤ以以降
のＥＯＢ（End of Block）まではゼロラン復号となるた
め、ラッチ１０６はセレクト信号１０Ｅ＝１を出力す
る。セレクト信号１０Ｅによってセレクタ１０３、１０
５、１０８はＡ１側の入力を選択するようになる。よっ
て可変長符号データはゼロラン復号テーブル１０２に入
力され、復号語、符号長が求められる。
【００４４】一方、メモリ１０４にはセレクタ１０３よ
り入力データ１０Ｂが入力される。この入力データ１０
Ｂは可変長符号データとは別の、ユーザがメモリ１０４
の空間をつかってメモリ出力データ１０Ｈとして信号を
得るための入力である。例えば、状態遷移のための制御
信号生成に用いることが出来る。
【００４５】いま、復号語Ａに対する可変長符号‘０１
０１’が送られてきたとする。まず、リセット信号１０
Ｉによってラッチ１０６、１０７がリセットされる。こ
のリセットにより、ラッチ１０６はセレクト信号１０Ｅ
＝０を出力する。ラッチ１０７は６ビット全て‘０’を
出力する。よってメモリ１０４にはアドレス‘００００
００１０１０’が送られるので、メモリ１０４は復号語
Ａ、符号長４と復号語の出力を表すフラグ＝１、メモリ
１０４での復号を示すフラグ＝０を出力する。この復号
語の出力を表すフラグ＝１によりラッチ回路１０７はリ
セットされる。求められた符号長は先頭決め部１０１ヘ
セレクタ１０８を経由して送られ、可変長符号データ列
の先頭が求まる。
【００４６】次に、復号語Ｃに対する可変長符号‘１１
０１０００１０１’が送られてきたとする。ラッチ回路
１０７はリセットされ、６ビット全て‘０’が出力され
る。従って、メモリ１０４にはアドレス‘００００００
１０１１’が入力され、メモリ１０４からポインタ‘０
００００１０００’とポインタ出力を示すフラグ＝０、
メモリ１０４での復号を示すフラグ＝０が出力される。
メモリ１０４の出力がポインタであるので、このポイン
タと可変長符号データ列の次の４ビットに基づいて再度
追跡を行う。ラッチ回路１０７はポインタをラッチする
ので、‘０００００１’を出力する。一方、セレクタ１
０３からは次の可変長符号データ“０００１”が出力さ
れるため、メモリ１０４には“０００００１１０００”
が入力される。メモリ１０４からはポインタ‘００００
１００００とポインタ出力を示すフラグ＝０、メモリ１
０４での復号を示すフラグ＝０が出力される。さらに追
跡が行われ、ラッチ回路１０７はポインタをラッチする
ので、“００００１０”を出力する。セレクタ１０３か
らは次の可変長符号データ“××１０”が出力されるた
め、メモリ１０４には“００００１０××００”が入力
される。メモリ１０４は復号語Ｃ、符号長１０と復号語
の出力を表すフラグ＝１、メモリ１０４での復号を示す
フラグ＝０を出力する。以上の動作をＤＤＤまで繰り返
す。
【００４７】メモリ１０４はＤＤＤの復号が終ると復号
語、符号長とゼロラン復号テーブル１０２を使用するこ
とを示すフラグ＝１を出力する。このフラグ＝１をラッ
チ１０６がラッチし、セレクト信号１０Ｅ＝１として出
力する。このセレクト信号１０Ｅによりセレクタ１０
３、１０５、１０７はＡ１側を選択する。よってＤＤＤ
に続くデータＦＤＣ（First DCT Coefficients）からゼ
ロラン復号テーブル１０２の出力をセレクトする。ＦＤ
Ｃ、ＳＤＣ、ＥＯＢとゼロラン復号テーブル１０２で復
号し、ＥＯＢを検出するとＥＯＢ検出信号１０Ｇ＝１と
なる。このＥＯＢ検出信号１０Ｇによってゼロラン復号
テーブル１０２での復号が終ったことがわかる。ＥＯＢ
検出信号１０Ｇ＝１でもリセット信号１０Ｉが“１”と
なり、ラッチ１０６、１０７がリセットされセレクト信
号１０Ｅ＝０となる。セレクト信号１０Ｅ＝０よりセレ
クタ１０３、１０５、１０７はＡ０側を選択する。以下
同様に繰り返すことによって可変長符号データは復号さ
れる。
【００４８】一方、ゼロラン復号テーブル１０２で復号
が行われているときに、メモリ１０４にはセレクタ１０
３により入力データ１０Ｂが入力される。メモリ１０４
からは、ゼロラン復号テーブル１０２で可変長符号を復
号しているため、メモリ１０４からの出力は入力データ
１０Ｂに対する出力であるフラグ＝１（メモリ出力１０
ビット目）と、９ビットのメモリ出力データ１０Ｈが出
力される。このフラグ＝１は可変長符号データがゼロラ
ン復号テーブル１０２で復号されていることを示してお
り、例えば、メモリ１０４の空間を状態遷移を制御する
信号の生成に用いることが出来る。
【００４９】図６の“Ｍ”、“Ｎ”、“Ｐ”、“Ｑ”は
入力１０ビットのうちの９ビットが同じデータ、出力１
０ビットのうちの９ビットが同じデータであるというこ
と示すのではなく、ユーザの設定に従って処理されるこ
とを示している。
【００５０】上記のように構成される本実施例において
は、メモリ１０４に数値演算器の制御ビットを追加し、
メモリ１０４において復号した結果に数値演算を施す必
要がある場合に、メモリ１０４の制御ビットにより数値
演算制御を行うことが可能となっている。
【００５１】実施例２ 本実施例は、実施例１の全ゼロラン符号をワイヤードロ
ジックで構成したゼロラン復号テーブル１０２で復号す
る方式から、ゼロラン符号の内ＲＵＮ＝０に特化した場
合の実施例である。
【００５２】図７に示すように、本実施例は、可変長符
号データ列から可変長符号の先頭ビットを求める先頭決
め部１１１と、先頭決め部１１１で求められた可変長符
号データを入力とするＲＵＮ＝０の符号検出１１２と、
ＲＵＮ＝０の復号テーブル１１３と、先頭決め部１１１
で求まった可変長符号データと入力データ１１Ｂをセレ
クトするセレクタ１１４と、セレクタ１１４の出力とリ
セット付ラッチ１１８出力を入力とするメモリ１１５
と、ＲＵＮ＝０の復号テーブル１１３とメモリ１１５の
出力をセレクトして復号語を出力するセレクタ１１６
と、符号長を出力するセレクタ１１９と、メモリ１１５
とアドレス設定値１１Ｈとをセレクトするセレクタ１１
７と、セレクタ１１７の出力をラッチするラッチ１１８
から構成される。セレクタ１１４、１１６、１１７、１
１９はセレクト信号が“１”のときＡ１側を選択する。
【００５３】ＲＵＮ＝０の符号検出１１２には、図２な
いし図５にあるＲＵＮ＝０のに対応する可変長符号デ―
タが入力されたとき“１”を出力する。デフォルトを
“０”とする。
【００５４】ＲＵＮ＝０の復号テーブル１１３には、図
２ないし図５あるＲＵＮ＝０の復号テーブルが設定さ
れ、各入力に対して復号語、符号長を出力する。
【００５５】メモリ１１５には図８に示すようなデータ
が設定されているとする。メモリ１１５の出力９ビット
データのうちの上位１ビット（９ビット目）はフラグで
ある。９ビット目は、メモリ１１５で可変長符号の復号
を行い、復号語、符号長の出力のとき“１”、復号語を
求めるための追跡を続けるためにポインタデータを出力
するとき“０”である。
【００５６】いま、図１０ないし図１４に示すようなＭ
ＰＥＧ２データが入力されたとする。まず、リセツト信
号１１Ｉによってラッチ１１８はリセットされる。ＲＵ
Ｎ＝０の符号検出１１２は“０”を出力するのでセレク
ト信号１１Ｅは“０”となる。このセレクト信号１１Ｅ
＝０はセレクタ１１４、１１６、１１７、１１９に入力
され、Ａ０側が選択される。可変長符号データ１１Ａは
先頭決め部１１１に入力する。先頭決め部１１１からＲ
ＵＮ＝０の符号検出１１２、ＲＵＮ＝０の復号テーブル
１１３、セレクタ１１４ヘ送られる。セレクタ１１４で
は、セレクト信号１１Ｅ＝０なのでＡ０側を選択し、メ
モリ１１５ヘ送る。ＲＵＮ＝０の復号テーブル１１３
は、入力に対しての出力を行うが、セレクタ１１６、１
１９によって選択されるまで無視される。
【００５７】一方、メモリ１１５では、リセットされた
ラッチ１１８の出力とともに可変長符号データが入力さ
れる。メモリ１１５では、入力データに対して復号語、
符号長をまたはポインタデータとフラグを出力する。９
ビット目のフラグデータは、復号語、符号長出力のとき
“１”でポインタデータ出力のとき“０”である。メモ
リ１１５で求められた復号語は、セレクタ１１６から出
力され、符号長はセレクタ１１９から出力される。
【００５８】セレクタ１１９から出力された符号長は先
頭決め部１１１に送られ、次の可変長符号データ列の先
頭が求まる。以下第１の実施例と同様に復号し、ゼロラ
ン復号の内ＲＵＮ＝０の符号をＲＵＮ＝０の符号検出１
１２で検出するとセレクト信号１１Ｅ＝１を出力する。
セレクト信号１１Ｅ＝１によってセレクタ１１４、１１
６、１１７、１１９はＡ１側を選択するようになる。Ｒ
ＵＮ＝０の符号はＲＵＮ＝０の復号テ−ブル１１３で復
号され復号語、符号長が求められる。
【００５９】一方、メモリ１１５にはセレクタ１１４よ
り入力データ１１Ｂが入力される。この入力データ１１
Ｂは可変長符号データとは別の、ユーザがメモリ１１５
の空間をつかってメモリ出力データ１１Ｇとして信号を
得るための入力である。ユーザは、メモリ１１５の空間
をアドレス設定値１１Ｈを入力することによって、アド
レス設定値１１Ｈのデータ５ビットと入力データ１１Ｂ
のデータ４ビットの合計９ビットでメモリ１１５をアク
セス出来る。
【００６０】いま、復号語Ａに対する可変長符号‘０１
０１’が送られてきたとする。まずリセット信号１１Ｉ
によってラッチ１１８がリセットされる。ラッチ１１８
は６ビット全て‘０’を出力する。ＲＵＮ＝０の符号検
出１１２はデフォルトが“０”なのでセレクト信号１１
Ｅ＝０を出力する。このセレクト信号１１Ｅによってセ
レクタ１１４、１１６、１１７、１１９はＡ０側を選択
する。よってメモリ１１５にはアドレス‘０００００１
０１０’が送られるので、メモリ１１５は復号語Ａ、符
号長４と復号語の出力を表すフラグ＝１を出力する。こ
の復号語の出力を表すフラグ＝１によりラッチ回路１１
８はリセットされる。求められた符号長は先頭決め部１
１１ヘセレクタ１１９を経由して送られ可変長符号デー
タ列の先頭が求まる。次に、復号語Ｃに対する可変長符
号‘１１０１０００１０１’が送られてきたとする。ラ
ッチ回路１１８はリセットされ５ビット全て‘０’が出
力される。従って、メモリ１１５にはアドレス‘０００
００１０１１’が入力され、メモリ１１５からポインタ
‘００００１０００’とポインタ出力を示すフラグ＝０
が出力される。メモリ１１５の出力がポインタであるの
で、このポインタと可変長符号データ列の次の４ビット
に基づいて再度追跡を行う。ラッチ回路１１８はポイン
タをラッチするので、‘００００１’を出力する。一
方、セレクタ１１４からは次の可変長符号デ一タ“００
０１”が出力されるため、メモリ１１５には“００００
１１０００”が入力される。メモリ１１５からはポイン
タ‘０００１００００’とポインタ出力を示すフラグ＝
０が出力される。さらに追跡が行われる。ラッチ回路１
１８はポインタをラッチするので、‘０００１０’を出
力する。セレクタ１１４からは次の可変長符号データ”
××１０”が出力されるため、メモリ１１５には“００
０１０××００”が入力される。メモリ１１５は復号語
Ｃ、符号長１０と復号語の出力を表すフラグ＝１を出力
する。以上の動作をＲＵＮ＝０の符号が検出されるまで
続ける。そしてＲＵＮ＝０の符号がＲＵＮ＝０の符号検
出１１２で検出されるとセレクト信号１１Ｅ＝１とな
る。このセレクト信号１１Ｅによりセレクタ１１４、１
１６、１１７、１１９はＡ１側を選択する。ＲＵＮ＝０
の符号はＲＵＮ＝０の復号テーブル１１３で復号されセ
レクタ１１６を経て復号語が出力される。また、符号長
はセレクタ１１９を経て先頭決め部１１１に送られ、次
の可変長符号データ列の先頭が求まる。ＲＵＮ＝０の符
号が続く場合は以下同様の動作を繰り返すことによって
復号される。ＲＵＮ＝０でない符号が入力された場合
は、ＲＵＮ＝０の符号検出１１２がセレクト信号１１Ｅ
＝０を出力するため、セレクタ１１４、１１６、１１
７、１１９がＡ０側を選択し、先に述ベた復号語Ａ、Ｃ
と同様の動作を繰り返すことによって復号される。ま
た、ＲＵＮ＝０の符号を検出しＲＵＮ＝０の復号テーブ
ル１１３で復号を行っている場合、メモリ１１５には入
力データ１１Ｂとアドレス設定値１１Ｈの９ビットデー
タが入力し、メモリ１１５からは９ビットのメモリ出力
信号１１Ｇとして出力され、例えば、メモリ１１５の空
間を状態遷移を制御する信号の生成に用いることが出来
る。
【００６１】図８の“Ｓ”、“Ｔ”、“Ｕ”は入力９ビ
ットの内上位５ビット、下位４ビットが同じデータ、出
力９ビットが同じデータということを示したのではな
く、ユーザの設定に従って処理されることを示してい
る。
【００６２】上記のように構成される本実施例において
も第１の実施例と同様に、メモリ１１５に数値演算器の
制御ビットを追加し、メモリ１１１５において復号した
結果に数値演算を施す必要がある場合に、メモリ１１５
の制御ビットにより数値演算制御を行うことが可能とな
っている。
【００６３】
【発明の効果】以上説明したように、本発明の可変長符
号復号化回路は、ゼロラン展開用の復号テーブルをラン
ダムロジックで構成するハード固定式にしてメモリから
分離することにより、必要メモリサイズを小さくするこ
とが出来、ゼロラン展開自体もハード固定式のために必
ず１回のアクセスで１回の復号を行うことができる効果
がある。
【００６４】また、メモリをゼロラン展開以外の可変長
符号の復号用テーブルとして用いるだけでなく、メモリ
空間の一部を復号動作の状態を制御する状態遷移等に用
いることによってゼロラン展開動作中に別用途に使用す
ることができる効果がある。上記の各効果に基づいて回
路規模の増大を防ぎ、かつ可変長復号処理を高速化する
ことができる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す可変長符号復号化
回路のブロック図である。
【図２】ＭＰＥＧ２のゼロランテーブルの一例を示す図
である。
【図３】ＭＰＥＧ２のゼロランテーブルの一例を示す図
である。
【図４】ＭＰＥＧ２のゼロランテーブルの一例を示す図
である。
【図５】ＭＰＥＧ２のゼロランテーブルの一例を示す図
である。
【図６】図１に示した実施例におけるメモリ設定例を示
す図である。
【図７】発明の第２の実施例を示す可変長符号復号化回
路のブロック図である。
【図８】図７に示した実施例におけるメモリ設定例を示
す図である。
【図９】ＭＰＥＧ２符号化データの階層構成を示す図で
ある。
【図１０】ＭＰＥＧ２符号化データに合まれる種々のデ
ータを示す図である。
【図１１】ＭＰＥＧ２符号化データに合まれる種々のデ
ータを示す図である。
【図１２】ＭＰＥＧ２符号化データに合まれる種々のデ
ータを示す図である。
【図１３】ＭＰＥＧ２符号化データに合まれる種々のデ
ータを示す図である。
【図１４】ＭＰＥＧ２符号化データに合まれる種々のデ
ータを示す図である。
【図１５】ＭＰＥＧ１符号化データのブロック層に合ま
れる種々のデータを示す図である。
【図１６】可変長符号復号化回路の従来例の構成を示す
ブロック図である。
【図１７】可変長符号復号化回路の従来例の構成を示す
ブロック図である。
【図１８】図１７に示した従来例における復号テーブル
設定例を示す図である。
【図１９】可変長符号復号化回路の従来例の構成を示す
ブロック図である。
【図２０】図１９に示した従来例における復号テーブル
設定例を示す図である。
【図２１】可変長符号復号化回路の従来例の構成を示す
ブロック図である。
【図２２】図２１に示した従来例における復号テーブル
設定例を示す図である。
【図２３】可変長符号復号化回路の従来例の構成を示す
ブロック図である。
【図２４】図２３に示した従来例における復号テーブル
設定例を示す図である。
【図２５】可変長符号復号化回路の従来例の構成を示す
ブロック図である。
【符号の説明】
１０１ 先頭決め部 １０２ ゼロラン復号テーブル １０３ セレクタ １０４ メモリ １０５ セレクタ １０６ リセット付ラッチ １０７ リセット付ラッチ １０８ セレクタ １０Ａ 可変長符号データ列 １０Ｂ 入力データ １０Ｃ 復号語 １０Ｄ 符号長 １０Ｅ セレクト信号 １０Ｆ 符号長 １０Ｇ ＥＯＢ検出信号 １０Ｈ メモリ出力データ １０Ｉ リセット信号 １１１ 先頭決め部 １１２ ＲＵＮ＝０の符号検出 １１３ ＲＵＮ＝０の復号テーブル １１４ セレクタ １１５ メモリ １１６ セレクタ １１７ セレクタ １１８ リセット付ラッチ １１９ セレクタ １１Ａ 可変長符号データ列 １１Ｂ 入力データ １１Ｃ 復号語 １１Ｄ 符号長 １１Ｅ セレクト信号 １１Ｆ 符号長 １１Ｇ メモリ出力データ １１Ｈ アドレス設定値 １１Ｉ リセット信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−299520（ＪＰ，Ａ) 特開 平６−104767（ＪＰ，Ａ) 特開 平７−249994（ＪＰ，Ａ) 特開 平５−90975（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/42

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ゼロラン符号を１クロックで復号する第
    １の復号テーブルと、 ゼロラン符号以外の符号を１クロック以上で逐次復号す
    る第２の復号テーブルと、 前記第１の復号テーブルでＥＯＢ符号を検出した場合
    に、次の復号動作を前記第２の復号テーブルに切り替
    え、前記第２の復号テーブルにおいて次の符号がゼロラ
    ン符号と推定された場合に次の復号動作を前記第１の復
    号テーブルに切り替える切替手段とを有する可変長符号
    復号化回路。
  2. 【請求項２】 ゼロラン長０のゼロラン符号を１クロッ
    クで復号する第１の復号テーブルと、 ゼロラン長０のゼロラン符号以外の符号を１クロック以
    上で逐次復号する第２の復号テーブルと、 前記第１の復号テーブルでＥＯＢ符号を検出した場合に
    次の復号動作を前記第２の復号テーブルに切り替え、前
    記第２の復号テーブルにおいて次の符号がゼロラン符号
    と推定された場合に次の復号動作を前記第１の復号テー
    ブルに切り替える切替手段とを有する可変長符号復号化
    回路。
  3. 【請求項３】 請求項１または２の可変長符号復号化回
    路において、 第２の復号テ―ブルに数値演算器の制御ビットを追加
    し、該第２の復号テーブルにおいて復号した結果に数値
    演算を施す必要がある場合に、該第２の復号テーブルの
    制御ビットにより数値演算制御を行うことを特徴とする
    可変長符号復号化回路。
JP15126397A 1997-06-09 1997-06-09 可変長符号復号化回路 Expired - Fee Related JP3189876B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15126397A JP3189876B2 (ja) 1997-06-09 1997-06-09 可変長符号復号化回路
US09/092,943 US6069575A (en) 1997-06-09 1998-06-08 Variable length code decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15126397A JP3189876B2 (ja) 1997-06-09 1997-06-09 可変長符号復号化回路

Publications (2)

Publication Number Publication Date
JPH10341167A JPH10341167A (ja) 1998-12-22
JP3189876B2 true JP3189876B2 (ja) 2001-07-16

Family

ID=15514849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15126397A Expired - Fee Related JP3189876B2 (ja) 1997-06-09 1997-06-09 可変長符号復号化回路

Country Status (2)

Country Link
US (1) US6069575A (ja)
JP (1) JP3189876B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277682B1 (ko) * 1998-08-26 2001-01-15 정선종 줄길이 복호 시스템의 오류 검출 장치
US6771196B2 (en) * 1999-12-14 2004-08-03 Broadcom Corporation Programmable variable-length decoder
US7095341B2 (en) * 1999-12-14 2006-08-22 Broadcom Corporation Programmable variable-length decoder
KR100993443B1 (ko) * 2001-11-22 2010-11-09 파나소닉 주식회사 복호화 방법
US6771193B2 (en) * 2002-08-22 2004-08-03 International Business Machines Corporation System and methods for embedding additional data in compressed data streams
JP4484630B2 (ja) * 2004-01-29 2010-06-16 パナソニック株式会社 可変長復号化装置および可変長復号化方法および再生システム
US7132963B2 (en) * 2004-09-13 2006-11-07 Ati Technologies Inc. Methods and apparatus for processing variable length coded data
US7778472B2 (en) * 2006-03-27 2010-08-17 Qualcomm Incorporated Methods and systems for significance coefficient coding in video compression
US8767836B2 (en) * 2006-03-27 2014-07-01 Nokia Corporation Picture delimiter in scalable video coding
US8275045B2 (en) 2006-07-12 2012-09-25 Qualcomm Incorporated Video compression using adaptive variable length codes
US8565314B2 (en) * 2006-10-12 2013-10-22 Qualcomm Incorporated Variable length coding table selection based on block type statistics for refinement coefficient coding
US8599926B2 (en) * 2006-10-12 2013-12-03 Qualcomm Incorporated Combined run-length coding of refinement and significant coefficients in scalable video coding enhancement layers
US8325819B2 (en) * 2006-10-12 2012-12-04 Qualcomm Incorporated Variable length coding table selection based on video block type for refinement coefficient coding
US9319700B2 (en) * 2006-10-12 2016-04-19 Qualcomm Incorporated Refinement coefficient coding based on history of corresponding transform coefficient values
RU2479942C2 (ru) * 2008-06-27 2013-04-20 Сони Корпорейшн Устройство обработки изображения и способ обработки изображения
CN101742283B (zh) * 2008-11-26 2011-11-23 财团法人工业技术研究院 解码方法及装置
US20110310976A1 (en) * 2010-06-17 2011-12-22 Qualcomm Incorporated Joint Coding of Partition Information in Video Coding
JP2013016897A (ja) * 2011-06-30 2013-01-24 Toshiba Corp 可変長符号復号装置、符号システムおよび可変長符号復号方法
US9538044B2 (en) * 2015-03-20 2017-01-03 Kyocera Document Solutions Inc. Apparatus and method for data decoding

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763151B2 (ja) * 1985-09-18 1995-07-05 日本電気株式会社 可変長符号複号化回路
SE454734B (sv) * 1987-02-20 1988-05-24 Harald Brusewitz Forfarande och anordning for sendning och mottagning vid variabel lengdkodning
US5369405A (en) * 1992-05-19 1994-11-29 Goldstar Co., Ltd. Coefficient generation apparatus for variable length decoder
KR100287624B1 (ko) * 1992-09-28 2001-04-16 야스카와 히데아키 화상데이타의압축,해제방법및그장치
US5400075A (en) * 1993-01-13 1995-03-21 Thomson Consumer Electronics, Inc. Adaptive variable length encoder/decoder
JPH07111461A (ja) * 1993-10-13 1995-04-25 Canon Inc 可変長符号復号化装置
JP2746109B2 (ja) * 1994-03-09 1998-04-28 日本電気株式会社 ハフマン符号復号化回路
US5663726A (en) * 1995-12-01 1997-09-02 U.S. Philips Corporation High speed variable-length decoder arrangement with reduced memory requirements for tag stream buffering
GB2321375B (en) * 1997-01-21 2002-02-27 Fujitsu Ltd Data encoding method and apparatus and data decoding method and apparatus

Also Published As

Publication number Publication date
JPH10341167A (ja) 1998-12-22
US6069575A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3189876B2 (ja) 可変長符号復号化回路
US6144322A (en) Variable length code processor with encoding and/or decoding
US5841381A (en) Huffman coding/decoding using an intermediate code number
US6993202B2 (en) Decoding apparatus, method, and storage medium for inputting and decoding variable-length coded data
KR0138971B1 (ko) 허프만 부호 복호회로
JPH0818460A (ja) ハフマンデコーダー
US6546053B1 (en) System and method for decoding signal and method of generating lookup table for using in signal decoding process
US4760461A (en) Binary data compression and expansion processing apparatus
US5832037A (en) Method of compressing and expanding data
US6809665B2 (en) Apparatus and method for decoding variable length code
JP2746109B2 (ja) ハフマン符号復号化回路
US6408102B1 (en) Encoding/decoding device
US5991340A (en) Method and system for encoding and decoding data using run prediction
JP4537089B2 (ja) 可変長復号装置及び方法、並びにコンピュータプログラム及びコンピュータ可読記憶媒体
JP3304745B2 (ja) 可変長符号復号化器
JP2003174365A (ja) 復号化装置及びその方法
JP3247052B2 (ja) 画像データ変換処理方法及び装置
JP3224127B2 (ja) 画像データ変換処理装置
JP2934603B2 (ja) 可変長さコードの復号化方法及びその装置
JPH06104769A (ja) ハフマン符号復号装置
KR100304872B1 (ko) 가변길이코드디코더.
KR0123729B1 (ko) 허프만 디코더
KR950008487B1 (ko) 가변 길이 디코딩 장치
JP2541067B2 (ja) ランレンスグ復号化装置
JP2507954B2 (ja) ランレングス復号化装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees