JP2934603B2 - 可変長さコードの復号化方法及びその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は可変長さコードの復
号化方法及びその装置に関するものであり、特に、ハフ
マンコードツリーを利用してディジタル映像信号などの
符号化されたコードワードをより高速に可変長さを復号
化するための可変長さ復号化方法及びその装置に関する
ものである。

【０００２】

【従来の技術】一般に、映像ディジタル化された映像信
号はアナログ化された信号よりいい画質を維持できる等
の多数の長所によってますます普遍化されている趨勢で
ある。一方、映像情報をディジタル化する場合に情報量
の膨大さにより映像情報を効率的に電送するためには映
像情報量を圧縮及び減縮しなければならない。したがっ
て、映像の特徴を利用した効率的な映像圧縮技法は映像
通信の核心技術の一つだと言える。映像データの圧縮技
法の中で確率的符号化技法と時間的、空間的圧縮技法を
結合したハイブリド符号化技法が一番効率的なものとし
て知られている。ほとんどのハイブリド符号化技法は差
分パルスコード変調（以下ＤＰＣＭと称する）、二次元
離散コサイン変換（以下ＤＣＴと称する）、ＤＣＴ計数
の量子化及び可変長さの符号化（以下ＶＬＣと称する）
等を利用する。

【０００３】一方、可変長さの符号化は多様な無損失の
データ圧縮のため使用される技法で、データの統計的発
生を基礎として固定された長さのデータを可変の長さの
データに変換する。つまり、情報源のデータに含められ
た各コードワードの発生頻度によって発生頻度が大きい
コードワードは短い長さのコードワードで変換して発生
頻度が小さいコードワードは長い長さのコードワードで
表示する方法である。したがって可能性のあるモードコ
ードワードのライブラリーに可変長さのコードワードを
適切に割り当てることによって、符号化されたデータの
平均ワード長さは情報源データの平均ワードの長さより
短くなり、結果的にデータ圧縮と同じ効果を得ることが
できる。知られているデータ通計値に対して最小冗長性
を有するＶＬＣの実現のためカノニカルツリー構造を有
するハフマンコードが通常利用される。

【０００４】一般に、エンコーディング処理はテーブル
索引の処理によってテーブルにアドレスされる入力デー
タを利用することによって遂行される。コードワード及
びワード長さはバッファを通じて一定のデータ比率でデ
ータチャンネルにテーブル内容で順次的に貯蔵され出力
される。しかし復号化の処理は受信端においてより複雑
である。可変長さの性質により各コードワードはソース
シンボルで復号化される前に受信ビット列からセグメン
トされる。したがって、可変長さのデコーダの設計は可
変長さのエンコーダの設計よりもっと難しい。

【０００５】可変長さのコードワードのストリームを復
号するには多くの方法がある。一番多く利用されるのは
ツリー探索アルゴリズムである。可変長さのコードはタ
ーミナルノードと言われる葉でコードワードを有するツ
リーによって表現できる。復号化はコードツリーのルー
トから出発して受信されたビット列によって案内され各
ノードにある二つの枝の中の一つに繋がれる。葉に到達
する時、コードワードの末が検出されて残っている列か
らセグメントされる。こうした形式のデコーダは前記ツ
リーに対応する論理回路及びコードツリーを横切る制御
回路を含む。

【０００６】こうした方法はコードツリーを通じたビッ
ト−バイ−ビット探索が復号化された各シンボルに対し
て要求されるところ、速度が遅くて特に長いコードワー
ドに対して長い復号時間が要求される。典型的な適用に
おいて、入力シンボルは多数のビットで表現される。受
信されたビットをデコーダでシフティングする速度は復
号化されたデータの平均速度の数倍である。従って、ツ
リー探索を基礎にするデコーダは出力データ比率の数倍
の速度で動作しなければならない。

【０００７】そうした高速度処理は高精密度テレビ（以
後、ＨＤＴＶと称する）のディジタル信号の電送には必
須的である。ＨＤＴＶシステムにおいて、（輝度信号と
クロミナンス信号を結合した）全体サンプル速度はたぶ
ん１００ＭＨｚであろう。もしも、可変長さの符号化が
使用されると最大長さのコードワードは典型的に１６ビ
ットである。それで、前記サンプル速度でコードワード
を検出するためビットーバイービットデコーダは前記サ
ンプルの速度の１６倍または１．６ギガビット／秒の速
度でシフトする必要がある。前記のような高速を現在の
ＩＣ技術の利用で満たすのは難しい。

【０００８】一方、可変の長さのコードワードのストリ
ームを復号化するためにいろいろな装置が提案されてい
て、現在まで提案された可変長さの復号化装置の構造は
順次的復号化及び並列復号化で分けることができる。ま
ず、順次的復号化はビット列を先から次第に復号化する
方法で、正速入力構造、正速出力構造、可変入／出力構
造でわけることができ、正速入力構造は入力ビット列を
ビット単位で処理して設計は容易であるが速度が遅い問
題点がある。

【０００９】また正速出力構造の可変長さの復号化装置
はベルコアのＭ. Ｔ. Ｓｕｎが提案した構造で入力ビッ
ト列を最大コードワードの長さだけにパッキングして読
み出し専用メモリ／プログラム可能の論理アレイ（以
後、ＲＯＭ／ＰＬＡと称する）のテーブルに入力してコ
ードワードを探した後、探したコードワードの長さだけ
バレルシフタにシフトさせた後、次のコードワードを探
す方式である（ＢｅｌｌＣｏｒｅによる米国特許第５，
１７３，６９５号及び第５，２４５，３３８号）。つま
り、それは、一つのサイクルに一つのコードワードが復
号化されているので正速入力構造より速度が早い正速出
力可変長さの復号化装置である。

【００１０】以下、従来の可変長さのデコーダの構造及
び動作を添付図面を参照して詳細に説明する。図１は従
来の可変長さデコーダのブロック図であり、図２は多数
のクロックサイクルを通じた図１に図示されたデコーダ
の動作の一例を説明するための図面であり、図３は図２
の例に使用された入力ビットストリームを示す図面であ
る。従来の可変長さデコーダはデコーダ部１０１及びイ
ンターフェイス１０２で構成される。前記デコーダ部１
０１はメモリ１１６、第１及び第２ラッチ１１０、１１
１、及び第１バレルシフタ１０９を含む。前記メモリ１
１６は最大長さが可変長さのコードワードだけの長さを
有する入力シーケンスの第１ビット位置で始まる各可変
の長さコードワードに対応する固定された長さコードワ
ード及び前記可変長さのコードワードに対応するコード
ワード長さの出力を生成する。

【００１１】前記メモリ１１６はコードワードテーブル
ＡＮＤ−プレーン１１７、コードワードの長さテーブル
ＯＲ−プレーン１１８、及び復号化されたワードテーブ
ルＯＲ−プレーン１１９で構成される。前記第１及び第
２ラッチ１１０、１１１は前記インターフェイス部１０
２から連続固定された長さのシーケンスビットを貯蔵す
る。前記固定された長さシーケンスは少なくとも前記最
大の長さ可変の長さコードワードと同一のビットの長さ
を有する。前記バレルシフタ１０９は前記第１及び第２
ラッチ１１０、１１１に連結されて各クロックサイクル
で前記最大長さの可変長さコードワードと同一の長さを
有する前記第１及び第２ラッチ１１０、１１１から復号
化ウィンドウ出力シーケンスビットを提供する。

【００１２】前記インターフェイス１０２は第３及び第
４ラッチ１２５、１２６、及び第２バレルシフタ１２
７、及び加算器１３０を含む。前記第３及び第４ラッチ
１２５、１２６はバッファ１０６に貯蔵された入力スト
リームの連続固定された長さセグメントを貯蔵する。前
記第２バレルシフタ１２７は前記第３及び第４ラッチ１
２５、１２６に連結されて最大長さの可変長さコードワ
ードと同一の長さを有する。前記加算器１３０は各クロ
ックサイクルで以前のクロックで前記メモリ１１６の出
力でのコードワードの長さを以前に累算されたコードワ
ードの長さに加算する。

【００１３】前記のように構成された従来のデコーダの
動作を以下に詳細の説明する。データチャンネル１０７
からバッファ１０６に入力されるデータストリームが図
３に図示されているようにビットストリームa₁-a₈b₁-b₆
c₁-c₅d₁-d₁₅e₁-e₁₂f₁-f₁₀g₁-g₉ h₁-h₁₆... と仮定す
る。ここで、a₁-a₈ は第１の可変長さワードで８ビット
を示し、b₁-b₆ は第２の可変長さワードで６ビットを示
す。

【００１４】第１クロックチックの先に、ラッチ１３１
はリード出力“１”に初期化される。ラッチ１２１も第
１バレルシフタ１０９が“１６”の初期シフトを有する
ように初期化される。“１６”がラッチ１２１から加算
器１３０に入力されて１６モジュールに−１６（＝
“０”）がラッチ１３１から加算器１３０に入力される
と加算器１３０の出力、つまりバレルシフタ１２７のシ
フトは“１６”になりキャリは“１”になる。リードが
“１”であれば、a₁-a₈b₁-b₆c₁-c₂ でなされた第１デー
タセグメントがリード１０５を通じてインターフェイス
部１０２に入力される。この時、すべてのラッチ、バレ
ルシフタ１０９、１２７の出力、ＰＬＡ１１６の出力は
図２にＸで示したノイズ値を有する。

【００１５】第１クロックチックで、以前のキャリ
“１”はリード“１”になりバッファ１０６からリード
１０５で次のデータセグメントを再生する。しかし、こ
のクロックチックで、以前のキャリ“１”はバッファ１
０６の以前の出力がラッチにリードされるようにする。
ラッチ１２１は“１６”で初期化されて第１バレルシフ
タ１０９のシフタは“１６”で残って加算機１３０はリ
ード“１”及びキャリ“１”と共に“１６”に残る。第
２バレルシフタ１２７のシフタが“１６”でラッチ１２
６からの第１７及び第３２ビットがa₁-a₈b₁-b₆c₁-c₂ に
なると、シーケンスは第２バレルシフタ１２７の出力に
現れる。ラッチ１００、１１０、１２５は第１バレルシ
フタ１０９の出力、ＰＬＡ１１６の符号化されたワード
及びコードワードのようにノイズを有するようになる。

【００１６】第２クロックチックで、第２バレルシフタ
１２７の以前の出力はラッチ１１１にラッチされる。リ
ードがまだ“１”であり、以前のキャリが“１”なの
で、（第３の）次のデータセグメントがバッファ１０６
から再生され、ラッチ１２６での（第１の）データセグ
メントはラッチ１２５にラッチされて、第２データセグ
メントはラッチ１２６にラッチされる。ラッチ１２１は
そのまま初期化されて第１バレルシフタ１０９のシフト
が“１６”になるようにする。それによって加算器１３
０の出力は“１６”で、キャリ及びリードは“１”に維
持される。第２バレルシフタ１２７の以前の出力が第１
データセグメントで構成されるので第２クロックチック
でセグメントはラッチ１１１及びバレルシフタ１０９の
第１７−第３２の入力位置に現れる。

【００１７】それで、第１バレルシフタ１０９でシフタ
入力“１６”は前記第１セグメントをリード１１２を通
じてバレルシフタ出力に移動させる。第２バレルシフタ
１２７のシフト入力“１６”はラッチ１２６内の第２デ
ータセグメントc₃-c₅d₁-d₁₃をバレルシフタ１２７の出
力に移動させる。ＰＬＡ１１６でコードワードテーブル
１１７は第１セグメントの第１の８ビットをコードワー
ド“Ａ”と認識する。コードワードテーブル１１９はリ
ード１０３上の前記固定された長さコードワードＡを出
力する。コードワードテーブル１１８はリード１２０上
の前記ワードの長さ“８”を出力する。

【００１８】第３クロックチックで、第１データセグメ
ントはラッチ１１０にラッチされて、それで第１バレル
シフタ１０９の第１の１６ビット出力でシフトされる。
第２データセグメントである第２バレルシフタ１２７の
以前の出力はラッチ１１１にラッチされて、それで第１
バレルシフタ１０９の第２の１６ビット入力でシフトさ
れる。以前に復号化された長さ“８”はラッチ１２１に
ラッチされて第１バレルシフタ１０９にシフトされる。
第１バレルシフタ１０９の出力は第９乃至第２４の入力
ビットまたはシーケンスb₁-b₆c₁-c₅d₁-d₅ にシフトされ
る。第２クロックチックでキャリ“１”は第３クロック
チックでリード“１”になって、バッファ１０６から次
のデータセグメントを再生する。第３クロックチックか
ら発生する前記以前のキャリ“１”は前記以前のセグメ
ントをバッファ１０６からラッチ１２６にそしてラッチ
１２６からラッチ１２５に移動させる。ラッチ１２１で
“８”は加算器１３０によってラッチ１３１の出力であ
る以前モジュールに１６（＝“０”）に加算されて新し
い出力“８”を形成する。現在第２バレルシフタ１２７
のシフタは“８”であり、キャリは“０”、現在バレル
シフタ１２７の出力は第９入力d₆で始まる。

【００１９】それでこのようなシーケンスはバレルシフ
タ１０９の出力のシーケンスと連続になって次のクロッ
クチックでバレルシフタ１０９に入力を形成するであろ
う。第３クロックサイクルでコードワードＢがコードワ
ードテーブル１１７により第１の６ビット入力で認識さ
れて、固定された長さの復号化されたワードＢはリード
１０３に出力されてコードワードの長さ“６”はコード
ワードの長さテーブル１１８によって出力される。

【００２０】第４クロックチックで以前のキャリが
“０”なので、次のデータセグメントがバッファ１０６
から再生されずラッチ１２５、１２６の内容は以前のク
ロックサイクルと同一に残る。第１バレルシフタ１０９
の以前の出力はビットb₁で始まってラッチ１１０に移動
されて第２バレルシフタ１２７の以前の出力はビットd₆
で始まってラッチ１１１にシフトされる。ラッチ１２１
の入力“６”は第１バレルシフタ１０９の出力をビット
c₁で始まってd₁₁ で終わる第７乃至第２２ビットでシフ
トされる。前記“６”は加算器１３０によって以前の
“８”に加算されて、第２バレルシフタ１２７にシフト
“１４”を生成する。それで前記第２バレルシフタ１２
７の出力は第１５ビット入力またd₁₂ で始まってバレル
シフタ１０９の最終ビットにつながる次のビットが来る
ようになる。前記の累算されたコードワードの長さが
“１６”より小さいので、キャリ出力はそのまま“０”
である。コードワードＣが復号化されたワードテーブル
１１９によって出力されてそのコードワードの長さ
“５”はコードワードの長さテーブル１１８によって出
力される。

【００２１】第５クロックチックで、第１バレルシフタ
１０９の以前の出力はビットc₁-c₅で始まってラッチ１
１０にラッチされて、第２バレルシフタ１２７の以前の
出力はラッチ１１１にラッチされる。第１バレルシフタ
１０９の出力ウィンドウは以前コードワードの長さによ
って５ビットでシフトされてビットd₁で始まる。ラッチ
１２１の‘５’はラッチ１３１の以前の“１４”に累算
されて加算器１３０の出力が“１９”になって第２バレ
ルシフタ１２７を第２０乃至第３５ビットにシフトさせ
てキャリ“１”を生成する。コードワードＤが復号化さ
れたワードテーブル１１９によって出力されて、その長
さ“１５”はコードワードの長さテーブル１１８によっ
て出力される。

【００２２】第６クロックチックで、以前のセグメント
がラッチ１２６、１２５にシフトされることによって、
以前のキャリは“１”であり、次のデータセグメントが
バッファ１０６から再生されて第２バレルシフタ１２７
に入力されるために、リードは“１”である。前記した
方法によると、第１バレルシフタ１０９の出力はシフト
されて次の復号化されるワードの第１ビットｅ₁ で始ま
る。モジュールで１６以前に累算されたコードワードの
長さ“３”が以前コードワードの長さ“１５”に加算さ
れて累算されたコードワードの長さ“１８”を生成する
場合、コードワードＥは復号化されてキャリが発生され
る。

【００２３】

【発明が解決しようとする課題】しかし、前記のような
従来の可変長さ復号化装置はコードワードを探すためＲ
ＯＭ／ＰＬＡテーブルを利用するによって、符号化され
たコードワードが変更される場合、ＲＯＭを交替するか
ＰＬＡを変更して設計しなければならない問題点があ
る。

【００２４】本発明は以上のような従来技術の問題点を
解決するためのものであり、本発明の目的は符号化され
たコードワードが変形される時、ハフマンコードツリー
構造を基礎として可変長さのコードワードを貯蔵してい
るメモリを交替したり変更設計しなくても入力された可
変長さコードビット列を高速で復号化が遂行できる方法
を提供することにある。

【００２５】本発明の別の目的は符号化されたコードワ
ードが変形される時、ハフマンコードツリー構造を基礎
として可変長さのコードワードを貯蔵しているメモリを
交替したり変更設計しなくても入力された可変長さコー
ドビット列を高速で復号化が遂行できる装置を提供する
ことにある。

【００２６】

【課題を解決するための手段】前記目的を達成するため
の本発明は、 ａ）ハフマンコードツリー構造を基礎とする多数の可変
長さコードワードが含まれている復号化する符号化ビッ
ト列の入力を受けて可変長さコードワードの最大の長さ
でパッキングして出力する段階と、 ｂ）段階ａ）から出力された前記パッキングの復号化す
る符号化ビット列からコードワードの境界線を検出する
ために前記最大コードワードの長さのビット列に対する
ノード位置値をそれぞれ演算する段階と、 ｃ）段階ｂ）から演算した前記ノードの位置値に基づい
て前記可変の長さコードワードのコード長さを検出する
段階と、 ｄ）段階ｃ）から検出した前記可変の長さコードワード
のコード長さによるコードワードに対応するノードが位
置したレベル以前までの総ターミナルノード数を演算す
る段階と、 ｅ）段階ｂ）から演算した前記ノード位置の値の中で段
階ｃ）から検出した前記可変の長さコードワードのコー
ド長さに対応する一つのノード位置値と段階ｄ）で演算
したターミナルノード数を加算して加算値を出力する段
階と、 ｆ）段階ｅ）による加算値をアドレスで復号されたコー
ドワードを復号化コードワードを符号化されたコードワ
ードのノードの位置によってカノニカルツリーのルート
から順次的に貯蔵しているメモリから読み出す段階と、 ｇ）復号化処理する入力ビット列が残っているかどうか
を判断して、もしも、復号化処理する入力ビット列が残
っていないとルーチンを終了し、もしも、復号処理する
入力ビット列が残っていると段階ａ）に復帰する段階で
構成することを特徴とする可変長さコードの復号化方法
を提供する。

【００２７】望ましくは、前記段階ｂ）において前記ノ
ード位置の値ＰＴ_K は、

【数３】 によって演算され、ここでＰＴ_K はハフマンツリーのｋ
レベルの１からｋまでの２進入力ビットγ_1、γ_2、γ
_{3・・・・} γ_k によるノード位置（各レベルの最上段がノー
ド位置‘０’であり、下に順で１だけ増加）であり、γ
_i は各ビット列（γ_1、γ_2、γ_{3・・・・} ）のビット値であ
り、Ｌ_i はｉレベルの総ターミナルノード数である。

【００２８】より望ましくは、前記段階ｃ）において前
記演算された前記ノード位置の値の中で最初に負数の値
を有するノード位置の値から１を減算して前記の可変の
長さコードワードのコード長さを得る。前記段階ｄ）に
おいて前記コードワードに対応するノードが位置するレ
ベル以前までの総ターミナルノード数

【数４】 によって演算され、ここで、Ｓ_K はｋレベル以前までの
総ターミナルノード数であり、L ｉはｉレベルにおいて
の総ターミナルノード数である。

【００２９】前記別の目的を達成するための本発明は、
ハフマンコードツリー構造を基礎として可変長さコード
ワードが多数個含まれている復号化する符号化ビット列
の入力をうけてコードワードの最大の長さでパッキング
して出力し、復号化されたコードワードをシフトアウト
させて前記復号化する符号化ビット列から前記復号化さ
れたコードワードを除いた新しい符号化ビット列をコー
ドワードの最大の長さでパッキングして出力するための
パッキング部と、前記パッキング部からの前記パッキン
グされた最大コードワードの長さのビット列の入力を受
けてコードワードの境界線を検出するために最大コード
ワードの長さのビット列に対するノード位置の値を並列
演算して出力し、前記演算されたノード位置の値の最上
位ビットを出力する境界線抽出部と、前記ハフマンコー
ドツリー構造の復号化するコードワードに対する当該レ
ベル以前までの総ターミナルノード数をそれぞれ貯蔵し
ている少なくとも一つ以上のレジスタと、前記境界線抽
出部によって演算されたノード位置の値の最上位ビット
に基づいて前記境界線抽出部からの符号化ビット列で復
号処理される可変の長さコードワードのコード長さを検
出して、前記境界線抽出部で演算されたノード位置の値
の中で前記検出された可変長さコードワードのコード長
さに対応する一つのノード位置の値を選択するための第
１選択信号及び前記検出された可変の長さコードワード
のコード長さに対応するノードの位置したレベル以前ま
でのターミナルノード数を貯蔵している前記少なくとも
一つ以上のレジスタの中で該当する一つのレジスタを選
択して可能にするための第２選択信号を発生するための
コード長さ検出部と、前記コード長さ検出部の第１の選
択信号に基づいて選択された前記境界線抽出部からの前
記当該ノード位置の値を順次的に出力させるためのマル
チプレックサと、前記レジスタからの前記当該レベル以
前までの総ターミナルノード数のなかで一つの総ターミ
ナルノード数及び前記マルチプレックサからの前記当該
ノードの位置の値をラッチするためのラッチと、前記ラ
ッチからの前記一つの総ターミナルノード数と前記当該
ノード位置の値を加算してその加算値を出力するための
加算器と、復号化コードワードを符号化されたコードワ
ードのノード位置によってハフマンツリーのルートから
順次的に貯蔵して、前記加算器からの加算値をアドレス
にして当該復号化コードワードを出力するためのメモリ
で構成されることを特徴とする可変長さコードの復号化
装置を提供する。

【００３０】望ましくは、前記パッキング部は前記符号
化されたビット列から復号化されたコードワードをシフ
トアウトさせるためのバレルシフタを含む。前記コード
長さの検出部は前記境界線抽出部から入力される少なく
とも一つ以上のノード位置の値の最上位ビットを論理組
合する前記レジスタの一つのレジスタだけを可能にする
複数の排他的論理和ゲートで構成される。前記ラッチは
前記レジスタからの前記当該レベル以前までの総ターミ
ナルノード数の中で一つの総ターミナルノード数をラッ
チする第１ラッチ及び前記マルチプレックサからの前記
当該ノードの位置の値をラッチするための第２ラッチを
含む。前記メモリはランダムアクセスメモリ，読み出し
専用メモリ及びプログラム可能の論理アレイの中で一つ
である。

【００３１】より望ましくは、前記ハフマンコードツリ
ーはシンボルと該シンボルを貯蔵しているメモリアドレ
スでなされたターミナルノード及びシンボルを有しない
連結ノードで構成され、前記ターミナルノードは一つの
レベルですべての連結ノードの左側に位置する構造を有
するカノニカルハフマンコードツリーを含む。また、前
記ハフマンコードツリーは平均コード長さの増加なしで
カノニカルハフマンコードツリーで変換できる。

【００３２】本発明による可変長さコードの復号化方法
及びその装置において、先に、復号化されるコードワー
ドの長さが計算されると上記コードワードが貯蔵されて
いるメモリアドレス値が後記式３によって計算される。
つまりハフマンコードツリー上で当該コードワードのＰ
Ｔ_K の値にＳ_K の値を加えて得ることができる。本例で
前の段階でコードワードの長さは３ビットで確認した。
従って後記各式によって当該符号化でメモリアドレスは
ＰＴ₃ ＋Ｓ₃ の値から得ることができる。ＰＴ ₃ は後記
表２で分かるように１の値を有して、Ｓ₃ はルートでレ
ベル２までのターミナルノードの個数なので１の値を有
し、メモリアドレス２になる。従って最後の段階でメモ
リアドレス２に当該するデータを読み取ることにより最
終の復号化シンボルを得ることができる。後記表１から
メモリ番地２に貯蔵されている復号化シンボルは‘ｃ’
であることが分かる。

【００３３】言い換えれば、符号化ビット列の中で上位
３ビットであるγ₁ γ₂ γ₃ の値（‘１０１’）はシン
ボル“ｃ”のコードワードに当該することを演算によっ
て導出できる。残りの符号化ビット列は復号化コードワ
ードのコード長さだけの上位ビット列をシフトして前記
のような方法で復号化できる。つまり、γ₁ γ₂ γ₃は
復号化されたために符号化ビット列でバレルシフタを通
じてシフトアウトさせ後続の値γ₄ γ₅ γ₆ γ₇ γ₈ γ
₉ γ₁₀γ₁₁γ₁₂....の値‘１００００１１１０....’の
入力を受けて同じ方式で復号化演算過程がなされる。従
って、最終的にcbaae.....の復号化シンボル列を得るこ
とができる。

【００３４】以上で説明したように、本発明による可変
長さの復号化されたコードワードはカノニカルツリー構
造のレベルによるノードの順で順次的にルックアップテ
ーブルメモリに貯蔵され復号時に符号化されたコードワ
ードのノード順が所定の演算により検索され復号化され
たコードワードのアドレスに利用されるためにハフマン
コードツリーが中央処理システムにより変化してもハー
ドウェアの変化なしで変数をメモリとラッチに単純に貯
蔵する方法で高速に可変長さ復号化になる。従って、符
号化されたコードワードの長さに関係なく一つの符号化
されたコードワードを並列演算に基づいて一つのクロッ
クに処理するためにビット単位で復号処理する従来の可
変長さ復号化装置より高速で復号処理が遂行される。

【００３５】以上のような本発明の目的と別の特徴及び
長所などは参照した本発明のいくつかの好適な実施例に
対する以下の説明から明白になるであろう。

【００３６】

【発明の実施の形態】以下、本発明の実施例による可変
長さコードの復号化方法及びその装置及びその装置の構
成及び動作を添付図面に基づいて詳細に説明する。図４
はカノニカルハフマンコードツリーの構造を示す。ｎ個
のシンボルを有するハフマンコードツリーは（２ｎー
１）個のノード、つまりシンボルを有するｎ個の終端ノ
ード及びシンボルを有しない連結のための（ｎー１）個
の連結ノードで構成されている。ハフマンコードツリー
の中でカノニカルハフマンツリーは一つのレベルであら
ゆる終端ノードがあらゆるの連結ノードの左側に存在す
る構造を有する。もちろん、あらゆるハフマンコードツ
リーは平均コード長さの増加なしでカノニカルハフマン
コードツリーで変換ができる。図４はシンボル[a,b,c,
d,e,f,g,h] に対するカノニカルハフマンツリーの構造
を示す。８個のシンボルa,,b,c,d,e,f,g,hは各レベルで
連結ノードの左側に全部存在する。各シンボルルートか
ら自らの終端ノードまでの符号化ビット列をコードワー
ドとして有する。例えば、シンボルＣは‘１０１’の３
ビットコードワードを有して、シンボルｆは‘１１１１
０’の５ビットコードワードを有する。つまり各シンボ
ルは発生頻度確率によるハフマンコードツリー構造の可
変コードワードを有する。

【００３７】図４で終端ノードに示された[x:y] の意味
は次のようである。ｘは当該コードワードのシンボルの
値を示し、ｙはシンボルｘが貯蔵されているメモリのア
ドレスの値を示す。これを表１に示す。

【００３８】

【表１】

【００３９】例えば[c:2] は３ビット可変コードワード
１０１を有するシンボルｃを示して、シンボルｃ値はメ
モリ“２”番地に貯蔵されていることを意味する。図面
の例は最大コードワードの長さは６ビットとしてシンボ
ルｇ及びｈが相当する。

【００４０】図５は本発明の一実施例による可変の長さ
復号化装置の構成を説明するためのブロック図である。
図５を参照すると本発明の一実施例による可変長さの符
号復号化装置はパッキング部５１、境界線抽出部５２、
レジスタ５３、コード長さ検出部５４、マルチプレクサ
５５、ラッチ５６、加算器５７、及びメモリ５８で構成
される。前記パッキング部５１はハフマンコードツリー
構造を基礎として可変長さのコードワードが多数含まれ
ている復号化される符号化ビット列の入力を受けてコー
ドワードの最大の長さでパッキングして出力して、復号
化されたコードワードを内蔵されたバレルシフタ５１１
によりシフトアウトさせて前記復号化された符号化ビッ
ト列で前記復号化されたコードワードを除いて次の符号
化ビット列をコードワードの最大長さでパッキングして
出力する。

【００４１】境界線抽出部５２はコードワードの境界線
抽出のため前記パッキング部５１からのパッキングされ
た最大コードワードの長さだけのビット列の入力を受け
て下記式１に基づいてＰＴ_k 値を演算してマルチプレク
サ５５に印加して、演算したＰＴ_K 値の正／負を判断す
るためにＰＴ_K 値のＭＳＢをそれぞれコード長さ検出部
５４に印加する。ＰＴ_k 値を演算する方法は次のようで
ある

【数５】

【００４２】ここでＰＴ_K はハフマンツリーのｋレベル
の１からｋまでの２進入力ビットγ ₁ ³γ _2、γ_{3・・・・}
γ_k によるノード位置（各レベルの最上段がノード位置
‘０’であり、下位に順に１だけ増加）であり、γ_i は
各ビット列（γ_1、γ_2、γ_{3・・・ ・}）のビット値でありＬ_i
はｉレベルでの総ターミナルノード数である。つまり符
号化コードワードの最大長さがＭであれば、１≦ｉ≦Ｍ
のあらゆるＰｉの値を並列で演算して、一つのコードワ
ード内のあらゆるＰＴ_k の値は正の値を有して、この時
の正の値は当該レベルでのノードの位置を意味する。し
かし、一つのコードワードの境界を越すあらゆるＰＴ_i
の値は負の値を有する。

【００４３】従って、あらゆるＰＴ_i の値の中ではじめ
て負の値を有するＰＴ_i の値ｉで‘１’を減算した値が
符号化されたコードワードの長さになる。レジスタ５３
は下記式２で演算されたＳ_i の値、つまり、Ｓ₁ 、
Ｓ₂.... Ｓ_M を第１レジスタ５３１から第Ｍレジスタ５
３Ｍにそれぞれ貯蔵しているし、前記コード長さ検出部
５４からの出力信号のレベルによって第１レジスタ５３
１から第Ｍレジスタ５３Ｍの中で一つのレジスタの一つ
のＳ_i を第１ラッチ５６１に出力する。

【００４４】コード長さ検出部５４は前記境界線抽出部
５２により演算されたノード位置の値ＰＴ_k の最上位ビ
ットに基づいて前記境界線抽出部からの符号化ビット列
で復号化処理される可変長さコードワードのコード長さ
を検出して、前記境界線抽出部５２で演算されたノード
位置の値で前記検出された可変長さコードワードのコー
ド長さに対応する一つのノード位置値を選択するための
第１選択信号及び前記検出された可変の長さコードワー
ドのコード長さに対応するノードが位置したレベル以前
までの総ターミナルノード数Ｓ_i を貯蔵している前記少
なくとも一つ以上のレジスタ５３の中で当該一つのレジ
スタを選択して可能（イネーブル状態）にするための第
２選択信号を発生する。ＰＴ_i のＭＳＢが‘１’である
場合は負の値を意味するために、ｋ番目の初めに‘１’
が存在するとｋー１レベルでのレジスタ５３を制御す
る。この時、Ｓ_k の値は下記式２に基づいて演算された
値として、ｋレベル以前までの総ターミナルノード数を
意味する。

【数６】

【００４５】図６は図５に図示されたコード長さ検出部
５４の一例を示す。コード長さ検出部５４は前記レジス
タの一つのレジスタだけを可能にするために、前記境界
線抽出部５２から入力される少なくとも一つ以上のＰＴ
_k のＭＳＢをXOR 論理組合する多数のXOR ゲート(61,6
2,63...6M) で構成される。

【００４６】マルチプレクサ５５は前記コード長さ検出
部５４からのＳ_i 出力用第１選択信号に応じて選択され
た前記境界線抽出部５２からの前記当該ノード位置値Ｐ
Ｔ_Iを順次的に第２ラッチ５６２に出力する。ラッチ５
６は第１ラッチ５６１及び第２ラッチ５６２に含む。ラ
ッチ５６は前記レジスタ５３からのデータである一つの
Ｓ_i 及び前記マルチプレクサ５５からのデータである一
つのＰＴ_i を臨時的に貯蔵する。加算器５７は前記ラッ
チ５６からの前記一つのＳ_i 及び前記一つのＰＴ_i を下
記式３に基づいて加算してその加算値Ａ_ijをメモリ５８
に出力する。

【数７】Ａ_ij＝Ｓ_i ＋ＰＴ_i (3)

【００４７】ここで、Ａ_ijはカノニカルツリーのｉレベ
ルのｊ位置にあるターミナルノードのコードワードが貯
蔵されているメモリアドレスである。加えて説明する
と、加算器５７は境界線を探したコードワードに対応す
るノードの以前のレベルまでの総ターミナルノード数Ｓ
_i が貯蔵された第１ラッチ値と境界線を探したコードワ
ードに対応するノードのあるレベルでの境界線を探した
コードワードに対応するノードの位置ＰＴ_i が貯蔵され
た第２ラッチ値を加算する。メモリ５８は、復号化コー
ドワードを、符号化されたコードワードのノード位置に
よりカノニカルツリーのルートから順次的に貯蔵してお
り、前記加算器５７からのデータＡ_ijをアドレスにして
当該復号化コードワードを出力し、ROM またはRAM で構
成される。

【００４８】以下、本発明による可変長さの復号化装置
の動作及び可変長さの復号化方法について、入力される
二進数符号化ビット列γ₁ γ₂ γ₃ γ₄ γ₅ γ₆ γ₇ γ
₈ γ ₉ γ₁₀γ₁₁γ₁₂....の値が１０１１００００１１１
０....の値を有した復号化コードワードに対して説明す
る。これは前記ビット列１０１１００００１１１０....
はcbaae...のシンボル列を意味する、図７は本発明の一
実施例による可変長さの復号化方法を説明するための流
れ図である。

【００４９】本発明による復号化過程は復号時に参照す
るルックアップテーブルであるメモリ５８は復号化コー
ドワードが符号化されたコードワードに対応するカノニ
カルコードツリー上のターミナルノードに対応してルー
トから下位レベルに順次的に貯蔵されており、このよう
な復号化コードワードが貯蔵された位置であるアドレス
を演算することを主に説明する。

【００５０】したがって、まず、段階(step)Ｓ７１でパ
ッキング部５１は図４に図示されているように入力され
る‘１０１１００００１１１０....’の中で符号化コー
ドワードの最大の長さＭ６だけの符号化された入力ビッ
ト列‘１０１１００’だけをパッキングして境界線抽出
部５２に出力する。

【００５１】その後、段階Ｓ７２で境界線抽出部５２は
パッキング部５１からパッキングされて出力されたビッ
ト列‘１０１１００’からコードワードの境界線検出の
ための前記した式（１）に基づいてＰＴ_k 値を並列に演
算する。この例では図４に図示されたように最大コード
ワードの長さが６ビットなのでγ₁ γ₂ γ₃ γ₄ γ₅γ
₆ を利用して並列で−１≦ｉ≦６のあらゆるＰＴ_i 値を
計算する。ＰＴ₁ 値は式１でｋ値に１を代入して次のよ
うな計算で得ることができる。

【数８】

【００５２】しかし、γ_i は二進数‘１’であり、各レ
ベルでのターミナルノードの数を示す値Ｌ₀ 及びＬ_i は
それぞれ十進数０及び１の値を有するので、

【数９】ＰＴ₁ ＝２⁰ ・１−２¹ ・０＝１ の値を得ることができる。

【００５３】ＰＴ₄ の値は次のように式にｋの値に４を
代入して同様に計算され、γ₁ γ₂γ₃ γ₄ は二進数
‘１０１１’、各レベルでのターミナルノード数を示す
値Ｌ₀、Ｌ₁ 、Ｌ₂ 及びＬ₃ はそれぞれ十進数０、１、
０、及び３の値を有して、

【数１０】 の値を得ることができる。

【００５４】十進数−３は２の補数形態で変換すると６
ビットの‘１０１１１０１’で表現される。この時一番
左側のビットはＭＳＢを示し、‘１’の値を有するので
ＰＴ ₄ は負の値を有することをわかる。同一の方法で各
ＰＴ₂ 、ＰＴ₃ 、ＰＴ₅ 、ＰＴ₆ も計算でき、その結果
は次の表２のようである。

【００５５】

【表２】

【００５６】この際に、境界線抽出部５２は演算したＰ
Ｔ₁ ＰＴ₂ ＰＴ₃ ＰＴ₄ ＰＴ₅ ＰＴ ₆ の値を復号化コー
ドワードのアドレスに利用するためにマルチプレックサ
５５に印加する。境界線抽出部５２はまた演算されたＰ
Ｔ₁ ＰＴ₂ ＰＴ₃ ＰＴ₄ ＰＴ ₅ ＰＴ₆ の値の正／負を判
断するためにＰＴ₁ ＰＴ₂ ＰＴ₃ ＰＴ₄ ＰＴ₅ ＰＴ₆の
値のＭＳＢ０、０、０、１、１、１をコード長さ検出部
５４に印加する。つまり、本発明では計算されたノード
数がレジスタ５３の第１、第２、第３、第４、第５、第
６....第Ｍレジスタ（５３１、５３２、５３３、５３
４、５３５、５３６....５３Ｍ）に予め貯蔵されている
ためにコード長さ検出部５４は、対応するレジスタを制
御するよう、前記境界線抽出部５２からＰＴ₁ ＰＴ₂ Ｐ
Ｔ₃ ＰＴ₄ＰＴ₅ ＰＴ₆ の値のＭＳＢを受けとる。

【００５７】つまり、図６に図示されているようにコー
ド長さ検出部５４は一番目のビット０は第１ＸＯＲ６１
の第１入力端子に、２番目のビット０は第１ＸＯＲ６１
の第２入力端子及び第２ＸＯＲ６２の第１入力端子に、
３番目のビット０は第２ＸＯＲ６２の第２入力端子及び
第３レジスタ６３の第１入力端子に、４番目のビット１
は第３ＸＯＲ６３の第２入力端子及び第４ＸＯＲ６４の
第１入力端子に、５番目のビット１は第４ＸＯＲ６４の
第２入力端子及び第５ＸＯＲ６５の第１入力端子に、６
番目のビット１は第５ＸＯＲ６５の第２入力端子及び第
６ＸＯＲ６６の第１入力端子に、そして第６ＸＯＲ６６
の第１入力端子に、６番目のビット１の値、第２入力端
子に、いつも１の値が印加をうけて第３ＸＯＲ６３の出
力のみが１になって出力可能な状態にする。それにより
出力可能な状態になった第３ＸＯＲ６３から第１ラッチ
５６１にＳ₃ の値１が印加される。

【００５８】この際に、表２に示しているようにＰＴ₁
ＰＴ₂ ＰＴ₃ はＭＳＢが‘０’としての正の符号を有
し、それぞれの十進数１、０、１は当該レベルでのノー
ド位置（レベルでもっとも左側のノード位置は０であ
り、右側に１ずつ増加して）になる反面ＰＴ₄ ＰＴ₅ Ｐ
Ｔ₆ のＭＳＢは‘１’としての負の符号を有する。従っ
て、コード長さ検出部５４は前記境界線抽出部５２から
印加されるＰＴ_k 値の中で初めの‘１’、つまり、負数
の値が示す位置を探すことにより現在復号化されるコー
ドワードの最下位のビットが位置するツリー構造のレベ
ルを計算するようになる。

【００５９】つまり、入力ビット列の中で初めのコード
ワードの長さを計算するようになる。本発明の実施例に
おいて、コードワードの長さは最小の負数の値が表れる
ｉ、つまり４で‘１’を減算して（ｉ−１＝４−１）初
めに復号化される正の長さでレベル３に位置するコード
ワード長さ３（‘１０１１００００１１１０....’の中
‘１０１’）を得る（段階Ｓ７３）。その後、前記コー
ドワード長さ３の復号化するコードワード‘１０１’に
対応するツリー構造のノードが位置したレベルの以前の
レベルまでの総ノード数Ｓ３を前記式（２）に基づいて
演算する（段階Ｓ７４）。

【数１１】

【００６０】コード長さ検出部５４は前記得られたコー
ドワード長さ３に基づいて境界線抽出部５２から計算さ
れたＰＴ₃ の値つまり、復号化のために検出されたコー
ドワードのツリー構造でのノードが位置するレベルでの
ノード位置を選択するための第２選択信号を発生してマ
ルチプレックサに印加する。そうすると、マルチプレッ
クサ５５のｉ番目の入力はＰＴ_i であるためにマルチプ
レックサ５５で第３入力であるＰＴ₃ の値が選択され第
２ラッチ５６２に出力される。その後、段階Ｓ７５で、
前述した過程を通じて加算器５７は第１ラッチ５６１か
らのＳ₃ と第２ラッチ５６２からのＰＴ₃ を加算してそ
の加算値Ａ₃₃をメモリ５８に出力する。

【００６１】この際に、加算器５７からの加算値Ａ₃₃は
コードの境界線を探した符号化コードワードに対応する
復号化コードワードが貯蔵されているメモリ５８のアド
レスになり、従って、メモリ５８は加算機５７からの加
算値Ａ₃₃＝２を受信して前記アドレス２に当該する復号
化コードワードを読み取ることにより一つのコードワー
ドが復号処理される（段階Ｓ７６）。その後、計算され
たコードワード‘１０１’のコード長さがパッキング部
にフィードバックされパッキング部５１が復号処理され
た入力ビット列‘１０１’を除いた次のビットから符号
化コードワードの最大長さ６（‘１０１１００００１１
１０....’の中で‘１００００１’）だけのビット列を
パッキングして境界線抽出部５２に印加することにより
前記のような過程を通じて次のビット１００００１１１
０....のコードワードをすべて復号化できるようにな
る。

【００６２】その後、段階Ｓ７７で、パッキン部５１は
復号処理する入力ビット列が残っているか否かを判断す
る。段階Ｓ７７の判断結果、もしも、復号処理する入力
ビット列が残っていなく復号化が完了されたら、復号化
過程を完了する。しかし、もしも、復号処理する入力ビ
ット列が残っていると、段階Ｓ７１に復帰して前述した
ような後続過程を遂行する。

【００６３】言い換えれば、先に復号化されるコードワ
ードの長さが計算されると前記コードワードが貯蔵され
ているメモリアドレスの値が式（３）によって計算され
る。つまり、メモリアドレスは、ハフマンコードツリー
で当該コードワードのＰＴ_kの値とＳ_k の値を加えて得
ることができる。この例では前段階でコードワードの長
さは３ビットに確認した。従って、各式により当該符号
化でメモリアドレスはＰＴ₃ ＋Ｓ₃ の値から得ることが
できる。ＰＴ₃ は表２で判るように１の値を有し、Ｓ₃
はルートでレベル２までの終端ノードの個数であるため
に１の値を有するためにメモリアドレスは２になる。

【００６４】従って、最後の段階でメモリアドレス２に
該当するデータを読み取りことにより最終の復号化シン
ボルを得ることができる。表１からメモリ番地２に貯蔵
されている復号化シンボルは‘ｃ’であることが分か
る。言い換えれば、符号化ビット列の中で上位３ビット
であるγ₁ γ₂ γ₃ の値（‘１０１’）はシンボルｃの
コードワードに該当することを演算によって導出でき
る。残りの符号化ビット列は復号化コードワードのコー
ド長さだけの上位ビット列をシフトして前記のような方
法で復号化できる。つまり、γ₁ γ₂ γ₃ は復号化され
たために符号化ビット列でバレルシフタを通じてシフト
アウトさせ後続の値γ₄ γ₅ γ₆ γ₇ γ₈ γ ₉ γ₁₀γ₁₁
γ₁₂....の値‘１００００１１１０....の入力を受けて
同じ方式で復号化演算過程がなされる。従って、最終的
にcbaae.....の復号化シンボル列を得ることができる。

【００６５】

【発明の効果】以上で説明したように、本発明によれ
ば、可変長さの復号化されたコードワードは、カノニカ
ルツリー構造のレベルによるノードの順で順次的にルッ
クアップテーブルメモリに貯蔵され復号時に符号化され
たコードワードのノード順が所定の演算により検索され
復号化されたコードワードのアドレスに利用されるため
に、ハフマンコードツリーが中央処理システムにより変
化してもハードウェアの変化なしで変数をメモリとラッ
チに単純に貯蔵する方法で高速に可変長さ復号化が達成
される。従って、符号化されたコードワードの長さに関
係なく一つの符号化されたコードワードを並列演算に基
づいて一つのクロックに処理するためにビット単位で復
号処理する従来の可変長さ復号化装置又は方法より高速
で復号処理が遂行される。

【００６６】本発明はＭＰＥＧ１、ＭＰＥＧ２及びＨ．
２６１のような動き補償映像の逆圧縮分野と、ＪＰＥＧ
のような停止映像の復圧縮分野と、エントロピの符号化
が可能なすべての応用分野に適用可能である。

【００６７】本発明は実施例によって詳細に説明された
が、本発明は実施例によって限定されず、本発明が属す
る技術分野で通常の知識を有する者なら本発明の思想と
精神を離れず、本発明を修正または変更できるものであ
ろう。

【図面の簡単な説明】

【図１】従来の可変長さのデコーダのブロック図であ
る。

【図２】多数のクロックサイクルを通じた図１に図示さ
れたデコーダの動作の一例を説明するための図面であ
る。

【図３】図２の例に使用された入力ビットストリームを
示す図面である。

【図４】本発明に適用されるカノニカルハフマンコード
ツリーの構造を説明するための図面である。

【図５】本発明の一実施例による可変長さの復号化装置
の構成を説明するためのブロック図である。

【図６】図５に図示されたコード長さ検出部の一例を示
すための回路図である。

【図７】本発明の一実施例による可変長さの復号化方法
を説明するための流れ図である。

【符号の説明】

５１ パッキング部 ５２ 境界線抽出部 ５３ レジスタ ５４ コード長さ検出部 ５５ マルチプレクサ ５６ ラッチ ５７ 加算器 ５８ メモリ

フロントページの続き (56)参考文献 特開 平４−196726（ＪＰ，Ａ) 特開 平５−327517（ＪＰ，Ａ) 特開 平６−104769（ＪＰ，Ａ) 特開 平７−177039（ＪＰ，Ａ) 特開 平７−249994（ＪＰ，Ａ) 特開 平８−8755（ＪＰ，Ａ) 特開 平８−223056（ＪＰ，Ａ) 特開 平８−265165（ＪＰ，Ａ) 特開 平８−265166（ＪＰ，Ａ) 特開 平７−99453（ＪＰ，Ａ) 米国特許5173695（ＵＳ，Ａ) 米国特許5245338（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03M 7/40

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 ａ）ハフマンコードツリー構造を基礎と
   する多数の可変長さコードワードが含まれている復号化
   する符号化ビット列の入力を受けて可変長さコードワー
   ドの最大の長さでパッキングして出力する段階と、 ｂ）段階ａ）から出力された前記パッキングの復号化す
   る符号化ビット列からコードワードの境界線を検出する
   ために前記最大コードワードの長さのビット列に対する
   ノード位置値をそれぞれ演算する段階と、 ｃ）段階ｂ）から演算した前記ノードの位置値に基づい
   て前記可変の長さコードワードのコード長さを検出する
   段階と、 ｄ）段階ｃ）から検出した前記可変の長さコードワード
   のコード長さによるコードワードに対応するノードが位
   置したレベル以前までの総ターミナルノード数を演算す
   る段階と、 ｅ）段階ｂ）から演算した前記ノード位置の値の中で段
   階ｃ）から検出した前記可変の長さコードワードのコー
   ド長さに対応する一つのノード位置値と段階ｄ）で演算
   したターミナルノード数を加算して加算値を出力する段
   階と、 ｆ）段階ｅ）による加算値をアドレスで復号されたコー
   ドワードを復号化コードワードを符号化されたコードワ
   ードのノードの位置によってカノニカルツリーのルート
   から順次的に貯蔵しているメモリから読み出す段階と、 ｇ）復号化処理する入力ビット列が残っているかどうか
   を判断して、もしも、復号化処理する入力ビット列が残
   っていないとルーチンを終了し、もしも、復号処理する
   入力ビット列が残っていると段階ａ）に復帰する段階で
   構成することを特徴とする可変長さコードの復号化方
   法。
2. 【請求項２】 前記段階ｂ）において前記ノード位置の
   値ＰＴ_K は、 【数１】 によって演算され、ここでＰＴ_K はハフマンツリーのｋ
   レベルの１からｋまでの２進入力ビットγ_1、γ_2、γ
   _{3・・・・} γ_k によるノード位置（各レベルの最上段がノー
   ド位置‘０’であり、下に順で１だけ増加）であり、γ
   _i は各ビット列（γ_1、γ_2、γ_{3・・・・} ）のビット値であ
   り、Ｌ_i はｉレベルの総ターミナルノード数であること
   を特徴とする請求項１記載の可変長さコードの復号化方
   法及びその装置。
3. 【請求項３】 前記段階ｃ）において前記演算された前
   記ノード位置の値の中で最初に負数の値を有するノード
   位置の値から１を減算して前記の可変の長さコードワー
   ドのコード長さを得ることを特徴とする請求項１記載の
   可変長さコードの復号化方法。
4. 【請求項４】 前記段階ｄ）において前記コードワード
   に対応するノードが位置するレベル以前までの総ターミ
   ナルノード数 【数２】 によって演算され、ここで、Ｓ_K はｋレベル以前までの
   総ターミナルノード数であり、L ｉはｉレベルにおいて
   の総ターミナルノード数であることを特徴とする請求項
   １記載の可変長さコードの復号化方法。
5. 【請求項５】 ハフマンコードツリー構造を基礎として
   可変長さコードワードが多数個含まれている復号化する
   符号化ビット列の入力をうけてコードワードの最大の長
   さでパッキングして出力し、復号化されたコードワード
   をシフトアウトさせて前記復号化する符号化ビット列か
   ら前記復号化されたコードワードを除いた新しい符号化
   ビット列をコードワードの最大の長さでパッキングして
   出力するためのパッキング部と、 前記パッキング部からの前記パッキングされた最大コー
   ドワードの長さのビット列の入力を受けてコードワード
   の境界線を検出するために最大コードワードの長さのビ
   ット列に対するノード位置の値を並列演算して出力し、
   前記演算されたノード位置の値の最上位ビットを出力す
   る境界線抽出部と、 前記ハフマンコードツリー構造の復号化するコードワー
   ドに対する当該レベル以前までの総ターミナルノード数
   をそれぞれ貯蔵している少なくとも一つ以上のレジスタ
   と、 前記境界線抽出部によって演算されたノード位置の値の
   最上位ビットに基づいて前記境界線抽出部からの符号化
   ビット列で復号処理される可変の長さコードワードのコ
   ード長さを検出して、前記境界線抽出部で演算されたノ
   ード位置の値の中で前記検出された可変長さコードワー
   ドのコード長さに対応する一つのノード位置の値を選択
   するための第１選択信号及び前記検出された可変の長さ
   コードワードのコード長さに対応するノードの位置した
   レベル以前までのターミナルノード数を貯蔵している前
   記少なくとも一つ以上のレジスタの中で該当する一つの
   レジスタを選択して可能にするための第２選択信号を発
   生するためのコード長さ検出部と、 前記コード長さ検出部の第１の選択信号に基づいて選択
   された前記境界線抽出部からの前記当該ノード位置の値
   を順次的に出力させるためのマルチプレックサと、 前記レジスタからの前記当該レベル以前までの総ターミ
   ナルノード数のなかで一つの総ターミナルノード数及び
   前記マルチプレックサからの前記当該ノードの位置の値
   をラッチするためのラッチと、 前記ラッチからの前記一つの総ターミナルノード数と前
   記当該ノード位置の値を加算してその加算値を出力する
   ための加算器と、 復号化コードワードを符号化されたコードワードのノー
   ド位置によってハフマンツリーのルートから順次的に貯
   蔵して、前記加算器からの加算値をアドレスにして当該
   復号化コードワードを出力するためのメモリで構成され
   ることを特徴とする可変長さコードの復号化装置。
6. 【請求項６】 前記パッキング部は前記符号化されたビ
   ット列から復号化されたコードワードをシフトアウトさ
   せるためのバレルシフタを含むことを特徴とする請求項
   ５記載の可変長さコードの復号化装置。
7. 【請求項７】 前記コード長さの検出部は前記境界線抽
   出部から入力される少なくとも一つ以上のノード位置の
   値の最上位ビットを論理組合する前記レジスタの一つの
   レジスタだけを可能にする複数の排他的論理和ゲートで
   構成されることを特徴とする請求項５記載の可変長さコ
   ードの復号化装置。
8. 【請求項８】 前記ラッチは前記レジスタからの前記当
   該レベル以前までの総ターミナルノード数の中で一つの
   総ターミナルノード数をラッチする第１ラッチ及び前記
   マルチプレックサからの前記当該ノードの位置の値をラ
   ッチするための第２ラッチを含むことを特徴とする請求
   項５記載の可変長さコードの復号化装置。
9. 【請求項９】 前記メモリはランダムアクセスメモリ，
   読み出し専用メモリ及びプログラム可能の論理アレイの
   中で一つであることを特徴とする請求項５記載の可変長
   さコードの復号化装置。
10. 【請求項１０】 前記ハフマンコードツリーはシンボル
    と該シンボルを貯蔵しているメモリアドレスでなされた
    ターミナルノード及びシンボルを有しない連結ノードで
    構成され、前記ターミナルノードは一つのレベルですべ
    ての連結ノードの左側に位置する構造を有するカノニカ
    ルハフマンコードツリーを含むことを特徴とする請求項
    ５記載の可変長さコードの復号化装置。
11. 【請求項１１】 前記ハフマンコードツリーは平均コー
    ド長さの増加なしでカノニカルハフマンコードツリーで
    変換できることを特徴とする請求項５記載の可変長さコ
    ードの復号化装置。