JP2831888B2 - Hdtv復号化器 - Google Patents
Hdtv復号化器Info
- Publication number
- JP2831888B2 JP2831888B2 JP4322079A JP32207992A JP2831888B2 JP 2831888 B2 JP2831888 B2 JP 2831888B2 JP 4322079 A JP4322079 A JP 4322079A JP 32207992 A JP32207992 A JP 32207992A JP 2831888 B2 JP2831888 B2 JP 2831888B2
- Authority
- JP
- Japan
- Prior art keywords
- length
- decoder
- variable
- hdtv
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Television Systems (AREA)
Description
コ−ド語を復号することのできる高速な可変長復号器を
備えたHDTV復号化機に関するものである。本発明
は、特に、データレ−トの高いデジタルビデオや画像圧
縮システムに適している。
ータ記憶容量を減少させるために、データの冗長度を縮
小するものである。デジタルビデオの処理システムにお
いては、ビデオ画像の送信に必要な帯域の最小化や、ビ
デオ画像を記憶するために必要なメモリの最小化が重要
である。このため、データ圧縮は、デジタルビデオの処
理システムにおいて特に重要である。
す)と可変長符号化(以下、「VLC」と記す)は、無
損失のデータ圧縮に広く用いられている技術である。
として、ハフマン符号がある。ハフマン符号の操作を図
1を用いて説明する。
る。このツリ−は、その事象の発生確率がそれぞれ0.
1、0.1、0.1、0.3、0.1、0.1、0.2
である、7つのキャラクタA、B、C、D、E、Fの集
合について構築されている。この発生確率は、図1の葉
ノ−ドに該当する円中に記した。図1のツリ−の中間の
ノ−ドを表す円は、自身の子ノ−ドの確率の和を含んで
いる。
は、ツリ−のル−トから、そのキャラクタを表す葉ノ−
ドまでのユニ−クなパス中の、0と1のシ−ケンスであ
る。たとえば、Aについての符号語は000であり、D
についての符号語は01である。また、キャラクタ列D
AFを圧縮するために、ハフマン符号化器は、3つのキ
ャラクタに対する符号語を連結し、バイナリ列0100
0100を生成する。
各率の高いキャラクタには短い符号語が、生起各率の低
いキャラクタには長い符号語が割り当てられている。
データレ−トはとても高い。そのため、このようなシス
テムに用いられる可変長符号化器、復号化器に、第1に
要求される点は高速性である。符号化、復号化の高速性
を達成するためには、並列処理を行うことが望ましい。
可変長符号化器の入力は、文字記号を表す固定長のデー
タ語であるため、これを並列処理のために分割すること
は容易である。
正に困難である。入力データは可変長符号化されている
ために、連続する符号語官の境界を認識するのは容易で
はない。したがい、並列処理を利用するために、入力デ
ータを容易に分割することができない。このようば制限
のために、入力データを復号化する最も簡単な方法は、
ビットシリアルデコ−ダとして知られているものを用い
て、ビット毎に順次処理することである。
は、1989,8,1にA.Mukherjeeに発行
された米国特許4,853,696号や、A.Mukh
erjeeらによる”Efficient VLSI
Designe for Data Transfor
mation of Tree−Based Code
s”(IEEE Transactions on C
ircuits and Systems,Vol.3
8,No.3,March 1991,pp.306−
314)に記載されているものが知られている。このビ
ットシリアルデコ−ダも、また、ハフマンツリ−を用い
て実施される。たとえば、前述したようなバイナリ列を
分解するために、バイナリ列を左から右に処理するのに
伴い、デコ−ダはツリ−を下に移動していく。したが
い、初めの0はデコ−ダをル−トの右側の子に枝分けさ
せる。次の1は、デコ−ダを、固有のキャラクタDを表
す外側ノ−ドに枝分けさせる。ビットシリアルデコ−ダ
の復号の速度は、1サイクル毎に1ビット(1bit/
cycle)である。このように、ビットシリアルデコ
−ダの場合は、入力ビットレ−トは固定であり、出力ビ
ットレ−トが変化する。
度が1bit/cycleに過ぎないために、ビデオシ
ステムの要求する高データレ−トに対応することができ
ない。 したがい、可変長復号化器のハ−ドウェアによ
る実施には、何らかの並列処理のテクニックが必要であ
る。最も簡単なテクニックは、符号化器において、符号
化するデータを複数のセグメントに分割し、隣接するセ
グメント間にユニ−クな語を挿入することである。ここ
で、ユニ−クな語とは、符号語のいかなる組み合わせに
よっても生成されることのない語である。ユニ−クな語
は、復号化器において、隣接するセグメントの境界を検
出するために用いる。これにより、複数の可変長復号化
器を、複数のセグメントを復号化するために、同時に利
用することができる。
性を達成することができる。しかしながら、このテクニ
ックには、いくつかの重大な不利益がある。第1には、
特別のハ−ドウェアが大量に必要となる。第2には、こ
のようなタイプのデコ−ダは、ユニ−クな語を送信する
符号化器と共にしか利用できない。さらには、ユニ−ク
な語の挿入は、圧縮率を劣化させる。
る符号語の長さが、あらかじめ分からないことである。
しかし、一旦、入来した符号語の長さが分かれば、復号
化器は次のコ−ドの復号化を始めることができる。
復号化器のための並列構造が、”Decompacti
on”(IBM Thecnical Disclos
ure Bulletin,Vol.26,No.9,
pp.4794−4797,February,198
4)において、J.W.Peake よって提案されて
いる。この可変長復号化器の構成を図2に示す。
圧縮データ12を格納する入力バッファ14を有してい
る。入力バッファ14は、2つのラッチL1、L2より
構成される。各ラッチL1、L2のビット位置数は、2
つのラッチ両方で当該システムで用いられる最長の符号
語の2倍(2pビット)に等しいビット位置数を持つよ
うに、このシステムで用いられる最長の符号語に等しく
している(pビット)。
を有している。バレルシフタ16は、2つのラッチL
1、L2に対する、長さpのウィンドウを定義する。こ
のウィンドウの位置は変更することができる。入力バッ
ファ14の2つのラッチL1、L2は、入来する圧縮デ
ータビットで満たされる。
入力バッファの第1のラッチL1と同じ長さのウィンド
ウを定める。バレルシフタ16から出力されたpビット
は、語長用プログラマブルロジックアレイ(PLA)に
ライン19を介して供給される。また、バレルシフタ1
6からの出力されたビットは、復号化用プログラマブル
ロジックアレイ(PLA)にも、ライン21を介して供
給される。語調用PLA22は、ライン23を介して、
復号化する最初のコ−ドの長さを出力する。復号化用P
LA20は、これに対応する、復号化した文字記号を出
力する。
て、バレルシフタ16にフィ−ドバックされる。そし
て、バレルシフタ16が定めたウィンドウは、前記最初
の符号語長と同じ位置数分シフトされる。もし、最初の
符号語長がQビットを含んでいるのであれば、第1のラ
ッチL1の初めのQビットがウィンドウから排除され、
第2のラッチの初めのQビットがウィンドウに含まれる
ように、バレルシフタ16が定めたウィンドウはシフト
される。これにより、復号化動作後の、バレルシフタ1
6が定めたウィンドウに含まれる未復号化ビット数は、
常に、当該システムにおいて発生しうる最長の符号語と
等しいpビットとなる。そして、バレルシフタ16の出
力ビットを符号語長用PLA22と復号化用PLA20
に与えることにより、次の符号語が復号化される。復号
化されたビット数がpと等しいか、それ以上になるくら
い、充分な圧縮データビットが復号化されたら、第2の
ラッチL2の内容が第1のラッチに移動され、第2のラ
ッチL2には、新しいデータビットが書き込まれる。そ
うしたならば、バレルシフタ16は、ウィンドウを、い
まや第1のラッチL1に格納された未復号化のビット
と、ウィンドウがpビットと等しくなるのに必要な第2
のラッチL2よりのビットとを含むように定める。そし
て、バレルシフタ16の出力ビットを符号語長用PLA
22と復号化用PLA20に与えることにより、さら
に、次の符号語が復号化される。
code/cycleであり。これは、先に示したビッ
トシリアルデコ−ダの1bit/cycleに比べ、非
常に高速である。また、図2の並列復号化器10は、符
号化ビット流をセグメントに分割するのに、ユニ−クな
語を必要としない。
ては、1989年8月にイタリアで行われた、第3回H
DTV国際ワ−クショップ(3rd internat
ional workshop on HDTV)にお
いて、”A parallel variable L
ength Code Decoder for Ad
vanced Television Applica
tions”の題目で紹介されている。
PLA22と符号化用PLA20は、共に、同じAND
面(AND−Plane)を有している。したがい、こ
の2つのPLAは1つにまとめることができる。図3
は、このような単一のPLAの例を示したものである。
また、図4は、図3のPLAを用いて復号化することの
できる可変長符号を説明するためのテ−ブルである。図
4に示すように、この符号系は、生起確率の異なる六つ
の記号を有している。対応する符号語は、記号の生起確
率によって、語長が変化する。
長用OR面(OR−Plane)34と、符号化用OR
面とを有している。AND面32は、入力ライン38上
よりの特定の符号語の入力を検出する。符号長用OR面
34は、図4に示した各符号語の長さを含むテ−ブルを
記憶している。復号化ようOR面36は、各符号語に対
応するデータの記号を含むテ−ブルを記憶している。P
LA30中には、図4に示す各符号語について一つの積
ラインが設けられている。入力ビットは入力ライン38
より受け取る。入力ライン数は、当該システムの最長符
号語の長さと等しい。図2のバレルシフタ16の各出力
位置について、一本の入力ライン38が設けられてい
る。ライン41aとライン41bに、それぞれ入力ビッ
トと入力ビットの補数が表われるように、入力入力ライ
ン38上の各入力ビットの補数が、対応するインバ−タ
−によって求められる。
38に与えられた入力データの並列マッチングを実行す
るために、AND面トランジスタ42を用いる。もし、
入ライン38にデータに含まれる符号語がマッチした場
合は、対応する特定の積ラインはハイに保持される。こ
れにより、ハイに保持された特定の積ラインに接続され
たOR面トランジスタ44は、インバ−タ−45を介し
て出力ライン47に符号長を出力する。同様に、積ライ
ン40がハイに保持されると、その積ラインに接続され
たOR面トランジスタ54は、インバ−タ−56を介し
て出力ライン57に復号化した符号語を出力する。
復号化器10のボトルネックは、符号語長用PLAとバ
レルシフタによってル−プが形成されていることであ
る。このため、各サイクルに、1符号語しか復号化する
ことができない。もし、もっと高速な復号化速度を望む
のであれば、2もしくはそれ以上の符号語を各サイクル
に復号化しなければならない。
符号語を復号化することのできる可変長復号化器を備え
た、小型なHDTV復号化器を提供することを目的とす
る。具体的には、本発明は、図2に示した可変長復号化
器を、1サイクルで2以上の符号語を復号化することが
できるよう、あまりハ−ドウェアの複雑さを増すことな
く、修正し、修正した可変長復号化機を利用して小型な
HDTV復号化器を提供することを目的とする。
な復号化処理を行うことのできるHDTV復号化器を提
供することを目的とする。
に、本発明は、HDTV(高精細テレビジョン)信号を
復号化するHDTV復号化器であって、可変長符号語を
並列に復号化して固定長符号語を生成する可変長復号化
器と、その入力が、前記可変重複号化器の出力に接続さ
れた、前記固定長符号語をバッファリングするためバッ
ファと、前記バッファの出力に接続された、前記固定長
符号語をランレングス復号化するランレングス復号化器
とを有し、前記可変長複化器の入力処理速度と出力処理
速度は等しく、前記処理速度は、前記バッファがない場
合に前記可変長復号化器が動作しなければならないバ−
スト速度よりは小さく、平均速度よりは大きいことを特
徴とするHDTV復号化器を提供する。
号化器の実現に用いられる図3のPLA30は、さらに
1以上の特別な積ラインを含み、また、復号化用OR面
に、さらに特別な1以上の出力ラインを持つように、修
正される。具体的には、図3のPLAは、1サイクル中
に、連続する2以上の符号語の組み合わせを検出し、復
号化する特別な出力ラインと特別な積ラインを含むよう
修正される。検出され復号化される連続する符号語の組
み合わせの結合した長さは、システムの最長符号語と等
しいか、それ以下である。
号、すなわち、符号長の短い符号に焦点を当てたもので
ある。本発明は、特定の短い符号の組み合わせについて
のみ、2つの符号語を1サイクルで復号化する。本実施
例においては、毎サイクル2符号語が復号化されるので
はなく、あらかじめ定めた特定の短い符号語の組み合わ
せが生じたサイクルでのみ2つの符号語を1サイクルで
復号化する。この場合、復号化速度を目覚ましく増加で
き、かつ、追加するハ−ドゥエアのオ−バ−ヘッドは少
ない。1サイクルにおいて、入力データビット中に適当
な符号語の組み合わせが表われなかった場合は、1符号
語のみが復号化される。
号語のAと名付ける第1のグル−プと、符号語のBと名
付ける第2のグル−プを考える。最初の符号がグル−プ
Aに屬し、2番目の符号がグル−プBに属する場合に
は、2つの連続する符号は、本発明に従い、検出され復
号化される。グル−プAとBは、グル−プAの符号がグ
ル−プBの符号と結合しても、システムの最長符号語よ
り長くならないように定められる。
確率Pは、数1式で与えられる。
与えられる。
与えられる。
切り上げる。
い符号語を用い、符号語の確率分布が等しくないような
システムに最も適していることが分かる。このようなケ
−スにおいては、必要となる追加的なハ−ドウェアの総
量は、ほとんど大きくない反面、復号化の高速化の効果
は高い。
システムにおいては、PLAにおける積ラインの必要数
は、復号化の対象とする記号数の二乗に等しい。30以
上の記号を符号化するシステムにおいて、これは、無駄
であるばかりでなく物理的に不可能である。
可変長符号語を並列に復号化して固定長符号語を生成す
る可変長復号化器を有している。また、可変重複号化器
の出力には、この固定長符号語を一時的に記憶するため
バッファが接続されている。また、このバッファの出力
には、固定長符号語をランレングス復号化するランレン
グス復号化器が接続されている。可変長複化器の入力処
理速度と出力処理速度は等しく、この処理速度は、平均
速度よりは大きくなくてはならないが、前記バッファが
ない場合に可変長復号化器が動作しなければならないバ
−スト速度よりは小さくてよい。
HDTV復号化器に編入することができる。この場合、
可変長復号化器が、1サイクルで、2以上の可変長符号
語を復号化できるので、必要となるバッファは非常に小
さいものとなる。おそらく、1Kバイト未満で足りるだ
ろうし、100バイト程度で間にあうかもしれない。こ
の場合は、可変長復号機とバッファは、単一の集積回路
中に統合することができる。
の特許出願として、同日に出願した「可変長復号化器」
がある。
の符号語を適当なサイクルにおいて復号化するために用
いることのできるPLAの構成を図5に示す。
0もしくは100であり、次の符号語が0である場合、
この2つの連続する符号語は、図5に示すPLA30a
を用いて、1サイクルで復号化することができる。この
例では、このように、グル−プAは0と100よりな
り、グル−プBは0よりなる。いいかえるならば、復号
化器に入来するビット流が00もしくは1000である
場合に、符号長ORプレ−ン34は、2つの符号語の合
計の長さを出力する。
a、40bで示した2本の特別な積ラインを、符号語の
組み合わせである00と1000の出現を、それぞれ検
出するために備えている。先に数2式で示したように、
特別な積ラインの数は、グル−プAの要素数にグル−プ
Bの要素数を掛けることにより定められる。
6に、特別な出力ライン60と、これに接続したインバ
−タ61を有している。先に示したように、この特別な
出力ラインの数は、数3式に従い、数4式で与えられ
る。
せが検出されたときに、積ライン40aによって、OR
面トランジスタ62を介して活性化される。また、特別
な出力ライン60は、1000の組み合わせが検出され
たときに、積ライン40bによって、OR面トランジス
タ64を介して活性化される。このように、図5に示し
たPLA30aにおいては、出力ライン60がロ−のと
きは、1符号語のみが復号化されたことを示している。
逆に、特別な出力ライン60がハイのときは、符号語0
もしくは100と、符号語0との組み合わせが検出され
たことを示している。復号化された1番目の符号語(0
または100)のバイナリ表現が出力ライン57に表わ
れる。そして、特別な積ライン60がハイのときは、復
号化された2番目の符号のバイナリ表現(すなわち、0
のバイナリ表現である000)が、ライン57上の復号
化された1番目の符号語のバイナリ表現の後に挿入され
なければならない。そこで、図5のプロセッサ回路70
を用いてこれを実施される。なぜならば、図5に示す修
正したPLA30aの出力は固定長であり、また、プロ
セッサ回路70は、復号化器のボトルネックにはならな
いからである。
ら、復号化した1符号語、もしくは、2符号語の長さを
出力する。この長さは、インバ−タ45とNORゲ−ト
46を用いて、ライン47を介して出力される。NOR
ゲ−ト46の目的は、1サイクルで2符号語が復号化さ
れた場合に、従来の1番目の符号語の長さの出力がマス
クされ、この2符号語のト−タルの長さが出力されるよ
うに、符号語長用OR面の出力を制御することである。
きる。
の符号が0と100より成るグル−プAに属し、2番目
の符号が0より成るグル−プBに属する場合には、1サ
イクルで復号化される。(図4より、グル−プAのいか
なる符号語と、グル−プBの符号符号語との組み合わせ
も、システムの最長符号語の長さと等しいか、それ以下
の長さとなることが分かる。)この場合、1サイクルで
2符号が復号化される確率Pは数5式で与えられる。
1サイクルは、2符号語が復号化される。これにより、
比較的小さなハ−ドウェアの増加と引替に、システムの
目覚ましい高速化が図られる。
を、前記数2式で与えられる数未満に減少させるのに、
論理最小化テクニックを利用することができる。ここ
で、たとえば、グル−プAの要素が符号語100と10
1であって(図4参照)、グル−プBの要素が符号語0
である場合(図4参照)に、復号化器に用いられるPL
Aの構成を図6に示す。
1000と1010に対応する2本の特別な積ライン4
0a、40b、または、組み合わせ10x0に対応する
1本の特別な積ライン40cと共に実現することができ
る。ここでxは、”任意の値”を表す。2つの組み合わ
せを1つの積ラインで検出できるのは、2本の積ライン
40a、40bのOR面部分が同じだからである。すな
わち、論理最小化テクニックによって、本実施例のPL
Aに必要となる特別な積ラインの数を、大幅に減少する
ことができる。
においては、可変長符号化(VLC)が、離散コサイン
変換(以下、「DCT」と記す)、動き圧縮、およびラ
ンレングス符号化(RLC)と組み合わされて利用され
ている。DCTの係数は、ゼロの生起確率が高くなるよ
うに量子化されている。そして、RLCは、連続するゼ
ロの流れを、その長さにより表現する。これにより、デ
ータレ−トを大きく減少させることができる。符号化処
理の最後の段階で、VLCは、さらなる圧縮のために、
RLCよりのデータを受け取る。
ブロックについてのDCT係数のための2次元ハフマン
符号のビット配置テ−ブルの例である。ハフマン符号化
の前に、全ての8×8ブロックの係数は、いわゆるジグ
ザグスキャンにより走査される。なぜならば、量子化さ
れたDCT係数のほとんどはゼロであり、ゼロで無い係
数のみがハフマンコ−ド化されるからである。全てのハ
フマン符号語は、2種類の情報を持っている。ゼロで無
い係数の大きさを表す”AMPLITUDE”と、この
ゼロで無い係数に先立つゼロのランレングスを表す”R
UNLENGTH”である。図7の各エントリ−は、対
応するハフマン符号語に割り当てられたビット数を表し
ている。なお、これには、各符号語に含まれるべき標識
ビットは含まれていない。たとえば、AMPLITUD
E=2、RUNLENGTH=6に対応するエントリ−
は11である。これは、これは、6つの連続するゼロ
と、これに続く2(もしくは−2)より成る係数列は、
11ビットのハフマン符号語に符号化されることを意味
している。
加え、DCTブロックの終わりで、全てゼロを表すのに
用いられるEOB(End Of Block)と呼ば
れる特別な2ビットの符号語がある。係数の大きさやラ
ンレングスがビット配置テ−ブルの範囲からはずれた場
合には、他の特殊な符号語が用いられる。従来は、この
ような符号テ−ブルが要求する258積ラインを備えた
PLAが、可変長復号化器の実現に用いられていた。
る。
−n乗である。グル−プAは、5ビット長以下の全ての
符号語を含み、全部で7要素を含む。グル−プBは、3
ビット長以下の全ての符号語を含み、全部で3要素を含
む。
−プBの1符号語の組み合わせを同時に検出、復号化す
るように、可変長復号化機を実現するPLAを修正す
る。
OB符号語を除き、全て標識ビットを含んでいる。従
い、数2式に従うと、必要となる特別な積ラインは、 (1+(8*2))*3=51 である。
を、この特別な積ラインに適用すると、グル−プAの長
さ5の符号語に対応する積ライン数を24から6に減少
させることができる。また、グル−プAの長さ4の符号
語に対応する積ライン数を12から6に減少させること
ができる。このように、全体で、積ライン数を51から
27に減少させることができる。
別な出力ライン数は、数6式より5となる。
クルで復号化される確率は、数7式より0.547とな
る。
号語が検出、復号化される。したがい、本実施例は、高
速なビデオや静止が装置にとても適している。
性を、ステップ8、図9を用いて説明する。
行われる8×8画素のブロック等についてのDCTによ
り符号化される。そして、DCT係数は、ジグザグスキ
ャンにより走査され、たとえばハフマン符号等を用いて
可変長符号化される。このような手法により符号化され
たHDTV信号の復号化器は、可変長復号化器(以下、
「VLD」と記す)と、ランレングス復号化器(以下、
「RLD」と記す)と、逆DCTに用いられるプロセッ
サを有している。
されるのは、可変長の符号語であり、VLDから出力さ
れるのは、2つの情報を持つ固定長の符号語である。2
つの情報とは、ゼロのランレングスと、ゼロで無いDC
T係数の大きさである。ランレングス復号化器は、この
固定長の符号語を受け取る。そして、この符号語を受け
取ると、ランレングス復号化器は、そのランレングスが
ゼロでない場合、これに対応して、ゼロで無いDCT係
数に先立つゼロのランを出力するために、(ランレング
ス+1の)クロックサイクルを獲得する。好ましくは、
ランレングス符号化器は、バ−ストレ−ト70MHzの
入力を有し、たとえば、HDTVにとって典型的である
70MHzの平滑なレ−トでシステムクロックに同期し
た出力を有するのが望ましい。逆DCTを行う回路は、
画素ブロックのDCT係数を受取り、画素ブロックを復
元する。
を示している。このHDTV復号化器100において、
符号化されたHDTV信号は、メインバッファ120に
受け入れられる。そして、可変長符号語は、シリアルV
LD140によって、固定長の符号語に復号化される。
サブバッファ160は、シリアルVLD240とランレ
ングス復号化器180の間で用いられる。シリアルVL
D140は、とても低速で、ランレングスのバ−スト入
力速度70MHzを達成できないからである。RLD1
80の、平滑な出力信号は、逆DCTを行う回路200
に接続される。図8Bは、図8AのシリアルVLDに代
えて、並列VLDを利用した場合の従来のHDTV復号
化器100aを示したものである。このようにして、H
DTV復号化器100aは、シリアルVLD140に代
えて、並列VLD140aを有している。並列VLD1
40aは、1サイクルに1符号語のみを復号化する従来
の並列復号化器である。この場合、ランレングス復号化
器180は、並列VLD140aから直接固定長の符号
を語受け取る。先に述べたように、ランレングス復号化
器の出力は、たとえば、HDTVにとって典型的である
70MHzの平滑なレ−トでシステムクロックに同期し
ている。ランレングスがゼロでない入力符号語を受け取
ると、ランレングス復号化器は、ゼロで無いDCT係数
に先立つゼロに対応するゼロのランを出力するために、
(ランレングス+1の)クロックサイクルを獲得する。
この間、ランレングス復号化器180は、最後のゼロを
出力し終えるまで並列VLD140aを一時停止させる
ために、ライン150上にSTOP信号を出力する。し
かし、ランレングスがゼロである場合には、ゼロで無い
係数が引き続くので、STOP信号は活性化されず、並
列VLD140aは、RLDのたとえば70MHzのバ
−スト入力レ−トで処理を行なわなければならない。他
方、典型的なHDTVシステムでは、ゼロであるDCT
係数が多いので、並列VLDの平均レ−トは、約5MH
zぐらいに過ぎない。
の技術では、70MHzのバ−ストレ−トで動作する並
列VLD140aを実現するのが、とても困難であるこ
とである。
器100bを用いる本実施例によって解決することがで
きる。すなわち、復号化器100a(図8b参照)にお
ける並列VLD140aとランレングス復号化器180
の間に、サブバッファ260を挿入する。サブバッフフ
ァ260の目的は、バ−ストレ−ト(たとえば70MH
z)と平均レ−ト(たとえば5MHz)の間の速度の違
いを調整することにある。サブバッファ260を用いた
場合、並列VLD符号化器140aは、たとえば35M
HZ等の中間的な速度で動作する。また、この場合、並
列VLD符号化器140aの入力および出力の速度は共
に前記中間的な速度となる。図9AのHDTV復号化器
100bにおいて、サブバッファ260が満杯になった
場合には、STOP信号が並列VLD140aに送ら
れ、並列VL復号化器140aの動作は一時停止され
る。図9AのHDTV復号化機100Bにおいては、並
列VLDがより高速であれば、サブバッファ260のサ
イズは、より小さくて済む。
サイクルに1符号語を復号化する従来の並列VLD14
0aに代えて、前述したような1サイクルに2符号語以
上を復号化することのできる修正した並列VLD140
bを利用するように修正することができる。この修正し
た並列VLD140bを取り入れた、修正HDTV復号
化器100cを図9Bに示す。
クルに2以上の可変長符号語を復号化することのできる
並列VLDの重要性を示している。図9AのHDTV復
号化器100bにおいては、従来の並列復号化器140
aは1サイクルに1語のみを復号化できるのみであり、
典型的なHDTVシステムではサブバッファ260のサ
イズは20〜30Kバイトとなる。他方、図9BのHD
TV復号化器100cにおいては、本実施例に係る並列
VLD140bは、いくつかサイクルにおいて、2以上
の符号語を復号化することができる。この場合、典型的
なHDTVシステムにおいて、サブバッファは、100
バイトのオ−ダ−の容量を持てば足りる。したがい、図
9Bにおいて、修正した並列VLD140bと小さなサ
ブバッファ260は、単一の集積回路300中に集積す
ることができる。
い。よって、本発明より当業者であれば読み取ることの
できる他の実施態様を採用するようにしてもよい。
クルで2以上の符号語を復号化することのできる可変長
復号化器を提供することができる。
る。
明図である。
説明図である。
した説明図である。
図である。
図である。
成を示すブロック図である。
Claims (5)
- 【請求項1】複数ブロックに分割された画素データに離
散コサイン変換(DCT)を施すことで得られた各ブロ
ックのDCT係数データをスキャンし、ゼロのランレン
グスと当該ランレングスに続くゼロでないDCT係数デ
ータとを可変長符号化することにより得られた、複数の
可変長符号語でなるHDTV(高精細テレビジョン)信
号を、復号化するHDTV復号化器であって、1サイクルにつき、少なくとも1つの前記可変長符号語
を、ゼロのランレングスと当該ランレングスに続くゼロ
でないDCT係数データとでなる固定長符号語に復号化
する可変長復号化器と、前記可変長復号化器で復号化された 前記固定長符号語を
バッファリングするバッファと、前記バッファにバッファリングされた 前記固定長符号語
をランレングス復号化するランレングス復号化器と、を
備え、 前記可変長復号化器の入出力処理速度は、前記ランレン
グス復号化器のバースト入力レートより低く、かつ前記
バッファがないと仮定した場合に、HDTV信号の復号
化に要する前記可変長復号化器の出力レートの平均より
も高いことを特徴とするHDTV復号化器。 - 【請求項2】請求項1記載のHDTV復号化器であっ
て、 前記可変長復号化器と前記バッファとは、単一の集積回
路中に統合化されていることを特徴とするHDTV復号
化器。 - 【請求項3】請求項1または2記載のHDTV復号化器
であって、前記バッファは、 満杯であるときに、前記可変長復号化
器に、前記可変長復号化器の処理を一時停止するための
信号を送信する手段をさらに有していることを特徴とす
るHDTV復号化器。 - 【請求項4】請求項1、2または3記載のHDTV復号
化器であって、 前記バッファの容量は、1キロバイトより小さいことを
特徴とするHDTV復号化器。 - 【請求項5】請求項1、2、3または4記載のHDTV
復号化器であって、 前記可変長復号化器は、 記憶デバイスと、1サイクル毎に、前記HDTV信号のビットストリーム
から、当該HDTV信号を構成する可変長符号語がとり
得る最長のビット長と等しいビット数のビットの集合を
順次とりだし、 前記記憶デバイスに与える付与手段と、
を有し、 前記記憶デバイスは、前記付与手段により与えられた 前記ビットの集合から、
1つの可変長符合語、あるいは、予め定めた複数の可変
長符号語の組合せのうちの1つを検出する第1の手段
と、前記HDTV信号を構成する各 可変長符号語のビット
数、および前記予め定められた複数の可変長符号語の組
合せ各々のビット数を記憶し、前記第1の手段によって
検出された、1つの可変長符合語のビット数、あるい
は、1つの可変長符号語の組合せのビット数を示すデー
タを出力する第2の手段と、前記HDTV信号を構成する 可変長符号語に各々対応す
る前記固定長符号語、および前記予め定められた複数の
可変長符号語の組合せに各々対応する前記固定長符号語
の組合せを記憶し、前記第1の手段により検出された、
1つの可変長符合語に対応する前記固定長符号語、ある
いは、1つの可変長符号語の組合せに対応する前記前記
固定長符号語の組合せを出力する第3の手段と、を有
し、前記付与手段は、1サイクル毎に、1つ前のサイクルで
与えたビットの集合の先頭ビットから、当該ビットの集
合について前記第2の手段から出力されたデータにより
特定されるビット数分のビットの後に続くビットの集合
を、前記HDTV信号のビットストリームから取り出し
て、前記記憶デバイスに与えるものであり、 前記予め定められた複数の 可変長符号語の組合せのビッ
ト数は、前記HDTV信号を構成する可変長符号語がと
り得る最長の長さ(前記ビットの集合のビット数)以下
であることを特徴とするHDTV復号化器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/836,062 US5280349A (en) | 1992-02-13 | 1992-02-13 | HDTV decoder |
US07/836,062 | 1992-02-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07123407A JPH07123407A (ja) | 1995-05-12 |
JP2831888B2 true JP2831888B2 (ja) | 1998-12-02 |
Family
ID=25271140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4322079A Expired - Lifetime JP2831888B2 (ja) | 1992-02-13 | 1992-12-01 | Hdtv復号化器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5280349A (ja) |
JP (1) | JP2831888B2 (ja) |
DE (1) | DE4217008C2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3136796B2 (ja) * | 1992-09-24 | 2001-02-19 | ソニー株式会社 | 可変長符号デコーダ |
KR100287624B1 (ko) * | 1992-09-28 | 2001-04-16 | 야스카와 히데아키 | 화상데이타의압축,해제방법및그장치 |
US5479527A (en) * | 1993-12-08 | 1995-12-26 | Industrial Technology Research Inst. | Variable length coding system |
US5467131A (en) * | 1993-12-30 | 1995-11-14 | Hewlett-Packard Company | Method and apparatus for fast digital signal decoding |
KR0134299B1 (ko) * | 1994-07-11 | 1998-04-29 | 김광호 | 가변장디코딩장치의 동기 복원방법 및 장치 |
US5740460A (en) * | 1994-07-29 | 1998-04-14 | Discovision Associates | Arrangement for processing packetized data |
KR0160668B1 (ko) * | 1994-12-30 | 1999-01-15 | 김광호 | 영상압축 비트스트림의 스타트코드 검출장치 |
US5712806A (en) * | 1995-10-30 | 1998-01-27 | International Business Machines Corporation | Optimized multiplexer structure for emulation systems |
US5663725A (en) * | 1995-11-08 | 1997-09-02 | Industrial Technology Research Institute | VLC decoder with sign bit masking |
US5767799A (en) * | 1995-12-05 | 1998-06-16 | Mitsubishi Semiconductor America, Inc. | Low power high speed MPEG video variable length decoder |
US5686915A (en) * | 1995-12-27 | 1997-11-11 | Xerox Corporation | Interleaved Huffman encoding and decoding method |
JP3371677B2 (ja) * | 1996-04-09 | 2003-01-27 | 富士ゼロックス株式会社 | 可変長復号化装置 |
US5808570A (en) * | 1996-06-28 | 1998-09-15 | Philips Electronics North America Corp. | Device and method for pair-match Huffman transcoding and high-performance variable length decoder with two-word bit stream segmentation which utilizes the same |
US6263023B1 (en) * | 1998-10-15 | 2001-07-17 | International Business Machines Corporation | High definition television decoder |
FI116813B (fi) * | 2002-06-20 | 2006-02-28 | Nokia Corp | Menetelmä ja järjestelmä vaihtuvapituisen koodauksen purkamiseksi, ja koodisanojen paikannuslaite |
KR100627329B1 (ko) * | 2004-08-19 | 2006-09-25 | 전자부품연구원 | H.264 비디오 코덱을 위한 적응형 움직임 예측 및 모드결정 장치 및 그 방법 |
US8250618B2 (en) * | 2006-09-18 | 2012-08-21 | Elemental Technologies, Inc. | Real-time network adaptive digital video encoding/decoding |
US8184715B1 (en) | 2007-08-09 | 2012-05-22 | Elemental Technologies, Inc. | Method for efficiently executing video encoding operations on stream processor architectures |
US8121197B2 (en) | 2007-11-13 | 2012-02-21 | Elemental Technologies, Inc. | Video encoding and decoding using parallel processors |
JPWO2010095181A1 (ja) * | 2009-02-23 | 2012-08-16 | パナソニック株式会社 | 可変長復号化装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4177456A (en) * | 1977-02-10 | 1979-12-04 | Hitachi, Ltd. | Decoder for variable-length codes |
US4188669A (en) * | 1978-01-13 | 1980-02-12 | Ncr Corporation | Decoder for variable-length codes |
US4853696A (en) * | 1987-04-13 | 1989-08-01 | University Of Central Florida | Code converter for data compression/decompression |
JP2766302B2 (ja) * | 1989-04-06 | 1998-06-18 | 株式会社東芝 | 可変長符号並列解読方法および装置 |
US5055841A (en) * | 1991-02-01 | 1991-10-08 | Bell Communications Research, Inc. | High-speed feedforward variable word length decoder |
US5225832A (en) * | 1992-02-13 | 1993-07-06 | Industrial Technology Research Institute | High speed variable length decoder |
-
1992
- 1992-02-13 US US07/836,062 patent/US5280349A/en not_active Expired - Lifetime
- 1992-05-22 DE DE4217008A patent/DE4217008C2/de not_active Expired - Lifetime
- 1992-12-01 JP JP4322079A patent/JP2831888B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
IBM Technical Disclosure Bulletin,Vol.26,No.9,February,1984,p.4794−4797 |
Also Published As
Publication number | Publication date |
---|---|
DE4217008A1 (de) | 1993-08-19 |
JPH07123407A (ja) | 1995-05-12 |
US5280349A (en) | 1994-01-18 |
DE4217008C2 (de) | 1994-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3007496B2 (ja) | 可変長復号化器 | |
JP2831888B2 (ja) | Hdtv復号化器 | |
US5491480A (en) | Variable length decoder using serial and parallel processing | |
US5818877A (en) | Method for reducing storage requirements for grouped data values | |
US5220325A (en) | Hierarchical variable length decoder for digital video data | |
US5471207A (en) | Compression of palettized images and binarization for bitwise coding of M-ary alphabets therefor | |
US6219457B1 (en) | Method and system for decoding data encoded in a variable length code word | |
JP2511788B2 (ja) | デジタル通信システム用の可変長符号語復号器 | |
US5973626A (en) | Byte-based prefix encoding | |
JP3136796B2 (ja) | 可変長符号デコーダ | |
US5463699A (en) | Data compression | |
US5808570A (en) | Device and method for pair-match Huffman transcoding and high-performance variable length decoder with two-word bit stream segmentation which utilizes the same | |
JP3022784B2 (ja) | 高速の可変長復号化装置 | |
US5710561A (en) | Method and apparatus for double run-length encoding of binary data | |
US5706001A (en) | Run-length decoding apparatus for use in a video signal decoding system | |
US5648774A (en) | Variable length coding with three-field codes | |
US5621405A (en) | Variable-length decoding apparatus using relative address | |
CN1119813A (zh) | 图像信号的可变长度译码器 | |
US5663725A (en) | VLC decoder with sign bit masking | |
JP3230933B2 (ja) | データ伸長装置、データ伸長方法、デコーディング装置、デコーディング方法、エンコーディング装置、及びエントロピー・デコーダ | |
US5648775A (en) | High speed variable length code decoding apparatus | |
JPH08275168A (ja) | ランレングス符号化方法及びその装置 | |
JPH0738445A (ja) | 可変長さ符号復号化装置 | |
US5701126A (en) | High speed variable length decoder | |
GB2319689A (en) | An entropy encoder using context modelling with data reordering |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120925 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130925 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130925 Year of fee payment: 15 |